JP2683310B2 - スピーカ駆動回路 - Google Patents
スピーカ駆動回路Info
- Publication number
- JP2683310B2 JP2683310B2 JP30457191A JP30457191A JP2683310B2 JP 2683310 B2 JP2683310 B2 JP 2683310B2 JP 30457191 A JP30457191 A JP 30457191A JP 30457191 A JP30457191 A JP 30457191A JP 2683310 B2 JP2683310 B2 JP 2683310B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- speaker
- ternary
- circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタルオーディオ信
号をスイッチング制御信号としてスピーカに供給する定
電圧をスイッチングするスピーカ駆動回路に関するもの
である。
号をスイッチング制御信号としてスピーカに供給する定
電圧をスイッチングするスピーカ駆動回路に関するもの
である。
【０００２】
【従来の技術】従来、デジタルオーディオ信号をもとに
してスピーカ駆動電力を得る場合、特に高速標本化技術
によりパルス密度変調された所謂１ビットデジタル信号
の２値に応じて駆動電圧をＯＮ，ＯＦＦするか若しくは
駆動電圧の方向を正，負に切換える等の手段を用いてデ
ジタル信号に応じたスピーカ駆動電力を生成していた。
してスピーカ駆動電力を得る場合、特に高速標本化技術
によりパルス密度変調された所謂１ビットデジタル信号
の２値に応じて駆動電圧をＯＮ，ＯＦＦするか若しくは
駆動電圧の方向を正，負に切換える等の手段を用いてデ
ジタル信号に応じたスピーカ駆動電力を生成していた。
【０００３】
【発明が解決しょうとする課題】上記１ビットデジタル
信号の２値に応じて駆動電圧をＯＮ，ＯＦＦする場合に
ついて記述すると、１ビットデジタル信号の２値（１，
０）の性質について、ａ） 元のアナログ音声信号が正
の振幅をもつとき、「１」の頻度が多い、ｂ） 元のア
ナログ音声信号の振幅が０（零）のとき、デジタル信号
として「１」と「０」が同等の頻度で出現する、ｃ）
元のアナログ音声信号が負の振幅をもつとき、「０」の
頻度が多い、という傾向がある。従って、元のアナログ
音声信号が正，負の情報をもっていても、駆動信号とし
ては、例えば「１」を「ＯＮ」，「０」を「ＯＦＦ」に
対応させると、駆動電力は正の領域のみに偏位した状態
で出現するため、これを正，負の情報をもった元の信号
と対応させるためには、何等かの形で駆動電力にバイア
スをかけてやる必要がある。
信号の２値に応じて駆動電圧をＯＮ，ＯＦＦする場合に
ついて記述すると、１ビットデジタル信号の２値（１，
０）の性質について、ａ） 元のアナログ音声信号が正
の振幅をもつとき、「１」の頻度が多い、ｂ） 元のア
ナログ音声信号の振幅が０（零）のとき、デジタル信号
として「１」と「０」が同等の頻度で出現する、ｃ）
元のアナログ音声信号が負の振幅をもつとき、「０」の
頻度が多い、という傾向がある。従って、元のアナログ
音声信号が正，負の情報をもっていても、駆動信号とし
ては、例えば「１」を「ＯＮ」，「０」を「ＯＦＦ」に
対応させると、駆動電力は正の領域のみに偏位した状態
で出現するため、これを正，負の情報をもった元の信号
と対応させるためには、何等かの形で駆動電力にバイア
スをかけてやる必要がある。
【０００４】また、上記（ｂ）項のように元のアナログ
音声信号の振幅が「０」の場合でも約１／２頻度で駆動
電圧が「ＯＮ」となり、電力効率が悪い。
音声信号の振幅が「０」の場合でも約１／２頻度で駆動
電圧が「ＯＮ」となり、電力効率が悪い。
【０００５】次に、上記１ビットデジタル信号の２値
（１，０）に応じて駆動電圧の方向を正，負に切り換え
る場合について記述すると、１ビットデジタル信号の２
値（１，０）の性質は上記した傾向があるので、デジタ
ル信号として「１」を正方向駆動、「０」を負方向駆動
に対応した場合、元アナログ信号の振幅が「０」の場合
でも、常に「正」，「負」どちらかの駆動電圧が印加さ
れることになり、電力効率が極端に悪いという問題が残
る。
（１，０）に応じて駆動電圧の方向を正，負に切り換え
る場合について記述すると、１ビットデジタル信号の２
値（１，０）の性質は上記した傾向があるので、デジタ
ル信号として「１」を正方向駆動、「０」を負方向駆動
に対応した場合、元アナログ信号の振幅が「０」の場合
でも、常に「正」，「負」どちらかの駆動電圧が印加さ
れることになり、電力効率が極端に悪いという問題が残
る。
【０００６】
【課題を解決するための手段】本発明は、上記したよう
な従来のデジタル信号によるスピーカ駆動回路の課題を
解決するため、高速標本化ΔΣ変調方式により得られた
１ビット・デジタルオーディオ信号の２値（１，０）を
３値信号（＋１，０，−１）に変換し、該３値信号を制
御信号としてスイッチング信号を制御し、３値信号の符
号（＋，−）によりスピーカに印加する定電圧の符号を
設定し、且つ３値信号の絶対値（１，０）により、スピ
ーカに印加する定電圧のＯＮ，ＯＦＦを設定してスピー
カに音響再生駆動電力が供給されることを特徴とするも
のである。
な従来のデジタル信号によるスピーカ駆動回路の課題を
解決するため、高速標本化ΔΣ変調方式により得られた
１ビット・デジタルオーディオ信号の２値（１，０）を
３値信号（＋１，０，−１）に変換し、該３値信号を制
御信号としてスイッチング信号を制御し、３値信号の符
号（＋，−）によりスピーカに印加する定電圧の符号を
設定し、且つ３値信号の絶対値（１，０）により、スピ
ーカに印加する定電圧のＯＮ，ＯＦＦを設定してスピー
カに音響再生駆動電力が供給されることを特徴とするも
のである。
【０００７】
【作用】上記本発明によるスピーカ駆動回路は、１ビッ
ト・デジタルオーディオ信号から得られた３値信号（＋
１，０，−１）により、スイッチング回路は以下のよう
に作用する。
ト・デジタルオーディオ信号から得られた３値信号（＋
１，０，−１）により、スイッチング回路は以下のよう
に作用する。
【０００８】 ３値信号が「＋１」の場合、スピーカ
には正の定電圧Ｅ0が印加され、駆動電流が正方向に流
れる。
には正の定電圧Ｅ0が印加され、駆動電流が正方向に流
れる。
【０００９】 ３値信号が「０」の場合、スピーカに
は電流が流れない。
は電流が流れない。
【００１０】 ３値信号が「−１」の場合、スピーカ
には負の定電圧−Ｅ0が印加され、駆動電流が負方向に
流れる。
には負の定電圧−Ｅ0が印加され、駆動電流が負方向に
流れる。
【００１１】以上のようなスイッチング回路の作用によ
り、スピーカに音響再生駆動電力が供給されるが、これ
は元のアナログ信号の振幅に応じて電力が供給されてい
る状況と同様である。
り、スピーカに音響再生駆動電力が供給されるが、これ
は元のアナログ信号の振幅に応じて電力が供給されてい
る状況と同様である。
【００１２】
【実施例】本発明のスピーカ駆動回路について以下図面
と共に説明すると，図１は本発明の実施例の概略ブロッ
ク回路図であり、図２は本発明の他の実施例の概略ブロ
ック回路図であり、図３は本発明のスピーカ駆動回路中
のスイッチング回路図である。
と共に説明すると，図１は本発明の実施例の概略ブロッ
ク回路図であり、図２は本発明の他の実施例の概略ブロ
ック回路図であり、図３は本発明のスピーカ駆動回路中
のスイッチング回路図である。
【００１３】図１において、符号１はアナログオーディ
オ信号源であり、順次Ａ／Ｄ変換回路２でデジタルオー
ディオ信号に変換し、デジタル・ローパス・フィルタ３
を介してデジタル処理回路４で４８ＫＨｚ，１６ビット
の形態で、伝送，記憶，デジタルイコライジング等の処
理がされ、デジタルオーディオ信号の出力を得、次段の
オーバーサンプリング・デジタル・ローパスフィルタ５
により通過帯域外の信号を減衰させるが、この際オーバ
ーサンプリングにより標本化周波数の高いサンプル値を
得る。
オ信号源であり、順次Ａ／Ｄ変換回路２でデジタルオー
ディオ信号に変換し、デジタル・ローパス・フィルタ３
を介してデジタル処理回路４で４８ＫＨｚ，１６ビット
の形態で、伝送，記憶，デジタルイコライジング等の処
理がされ、デジタルオーディオ信号の出力を得、次段の
オーバーサンプリング・デジタル・ローパスフィルタ５
により通過帯域外の信号を減衰させるが、この際オーバ
ーサンプリングにより標本化周波数の高いサンプル値を
得る。
【００１４】上記サンプル値をもとに高速標本化ΔΣ変
調回路６でノイズシェーピングされた１ビットのデジタ
ルオーディオ信号が生成される。このデジタルオーディ
オ信号は２値（１，０）の信号であるので、次段の３値
化（ＰＤＭ）回路７の３値信号（＋１，０，−１）に変
換するが、この変換は以下の通りである。
調回路６でノイズシェーピングされた１ビットのデジタ
ルオーディオ信号が生成される。このデジタルオーディ
オ信号は２値（１，０）の信号であるので、次段の３値
化（ＰＤＭ）回路７の３値信号（＋１，０，−１）に変
換するが、この変換は以下の通りである。
【００１５】 ・時刻Ｔにおける２値信号をＤ2（Ｔ） ・時刻Ｔにおける３値信号をＤ3（Ｔ） ・高速標本化のサンプリング周期をΔＴとすると、
【００１６】
【数１】 Ｄ3（Ｔ）＝Ｄ2（Ｔ−ΔＴ）＋Ｄ2（Ｔ）−１ の式によって３値信号Ｄ3（Ｔ）が得られる。上記変換
が３値化回路７で実行され、該３値化回路７から出力さ
れる信号を制御信号としてスイッチング回路９が制御さ
れる。
が３値化回路７で実行され、該３値化回路７から出力さ
れる信号を制御信号としてスイッチング回路９が制御さ
れる。
【００１７】該スイッチング回路９は、図３に示すよう
に、スイッチ９ａ，９ｂからなり、各スイッチ９ａ，９
ｂはそれぞれ３値信号「＋１」，「０」，「−１」に対
応した端子ａ１，ａ２，ａ３，及び端子ｂ１，ｂ２，ｂ
３を有し、３値化回路７より出力される信号１１によっ
て接続端子が決定される。尚、上記スイッチング回路９
は機械的なスイッチシンボルで示しているが、実際の回
路はＦＥＴやサイリスタ等を用いた高速動作可能な電子
スイッチで構成される。
に、スイッチ９ａ，９ｂからなり、各スイッチ９ａ，９
ｂはそれぞれ３値信号「＋１」，「０」，「−１」に対
応した端子ａ１，ａ２，ａ３，及び端子ｂ１，ｂ２，ｂ
３を有し、３値化回路７より出力される信号１１によっ
て接続端子が決定される。尚、上記スイッチング回路９
は機械的なスイッチシンボルで示しているが、実際の回
路はＦＥＴやサイリスタ等を用いた高速動作可能な電子
スイッチで構成される。
【００１８】上記スイッチング回路９とスピーカ１０の
動作は、３値信号が「＋１」の場合、スイッチ９ａは端
子ａ１に、スイッチ９ｂは端子ｂ１に閉成してスピーカ
１０には正の定電圧Ｅ0 が印加され、駆動電流が正方向
に流れ、スピーカ振動板の前面の気圧が上昇し、３値信
号が「０」の場合、スイッチ９ａは端子ａ２に、スイッ
チ９ｂは端子ｂ２に接触してスピーカの端子は開放状態
となり、駆動電流は流れないためスピーカ振動板の前面
の気圧は変化せず、３値信号が「−１」の場合、スイッ
チ９ａは端子ａ３に、スイッチ９ｂは端子ｂ３に閉成し
てスピーカ１０には負の定電圧−Ｅ0 が印加され、駆動
電流が負方向に流れ、スピーカ振動板の前面の気圧が下
降する、ことになる。
動作は、３値信号が「＋１」の場合、スイッチ９ａは端
子ａ１に、スイッチ９ｂは端子ｂ１に閉成してスピーカ
１０には正の定電圧Ｅ0 が印加され、駆動電流が正方向
に流れ、スピーカ振動板の前面の気圧が上昇し、３値信
号が「０」の場合、スイッチ９ａは端子ａ２に、スイッ
チ９ｂは端子ｂ２に接触してスピーカの端子は開放状態
となり、駆動電流は流れないためスピーカ振動板の前面
の気圧は変化せず、３値信号が「−１」の場合、スイッ
チ９ａは端子ａ３に、スイッチ９ｂは端子ｂ３に閉成し
てスピーカ１０には負の定電圧−Ｅ0 が印加され、駆動
電流が負方向に流れ、スピーカ振動板の前面の気圧が下
降する、ことになる。
【００１９】連続した３値信号によりスイッチング回路
９がスイッチング制御された場合、元のアナログ信号に
応じたアナログ音波がスピーカ１０から得られる。この
際、スピーカ１０の再生帯域の上限が音響振動系により
可聴帯域以下に制限されるように設定されていれば、従
来のＤ／Ａ変換後の帯域制限用ローパスフィルタ（アン
チェリアスフィルタ）の役割をスピーカ１０の音響振動
系が果すことになるので電気回路としてのアナログ・ロ
ーパスフィルタを省略することができる。
９がスイッチング制御された場合、元のアナログ信号に
応じたアナログ音波がスピーカ１０から得られる。この
際、スピーカ１０の再生帯域の上限が音響振動系により
可聴帯域以下に制限されるように設定されていれば、従
来のＤ／Ａ変換後の帯域制限用ローパスフィルタ（アン
チェリアスフィルタ）の役割をスピーカ１０の音響振動
系が果すことになるので電気回路としてのアナログ・ロ
ーパスフィルタを省略することができる。
【００２０】次に、図２において、アナログオーディオ
信号源１から出力されたオーディオ信号は、整流回路１
２及び１３で正の振幅をもつ成分と負の振幅をもつ成分
に分離され、それぞれ高速標本化ΔΣ変調Ａ／Ｄ変換回
路１４及び１５に入力され、２系統の１ビット・デジタ
ルオーディオ信号（２値信号）を得る。ここで、 ・時刻Ｔにおける正の振幅をもつ成分に関する１ビット
デジタル信号をＤP（Ｔ） ・時刻Ｔにおける負の振幅をもつ成分に関する１ビット
デジタル信号をＤM（Ｔ） ・時刻Ｔにおける３値信号をＤ3（Ｔ）とすると、
信号源１から出力されたオーディオ信号は、整流回路１
２及び１３で正の振幅をもつ成分と負の振幅をもつ成分
に分離され、それぞれ高速標本化ΔΣ変調Ａ／Ｄ変換回
路１４及び１５に入力され、２系統の１ビット・デジタ
ルオーディオ信号（２値信号）を得る。ここで、 ・時刻Ｔにおける正の振幅をもつ成分に関する１ビット
デジタル信号をＤP（Ｔ） ・時刻Ｔにおける負の振幅をもつ成分に関する１ビット
デジタル信号をＤM（Ｔ） ・時刻Ｔにおける３値信号をＤ3（Ｔ）とすると、
【００２１】
【数２】Ｄ3（Ｔ）＝ＤP（Ｔ）＋ＤM（Ｔ）−１ の式によって３値信号Ｄ3（Ｔ）が得られる。上記変換
が３値化回路７で実行され、該３値化回路７から出力さ
れる信号を制御信号としてスイッチング回路９が制御さ
れる。上記３値信号によるスイッチング制御は、図１の
実施例と同様の動作をし、元のアナログ信号に応じたア
ナログ音波がスピーカ１０から得られる。上記図２の実
施例ではＡ／Ｄ変換部で得られる１ビット・デジタルオ
ーディオ信号を用いて３値化する手段について記述した
が、図１に示すデジタル処理回路４で正，負の信号成分
をデジタル信号として分離し、オーバーサンプリング・
デジタル・ローパスフィルタ５と高速標本化ΔΣ変調回
路６を用いてＤ／Ａ変換部でも３値化することが可能で
ある。また、上記駆動回路においては、スピーカ１０か
ら出力される音量を調節するのに、スピーカ１０に印加
される定電圧の大きさを変化させる手段の他に、サンプ
リング周期 ΔＴの時間内で電圧印加の時間幅τ を、０
＜τ＜ΔＴの範囲で設定することにより音量調整が可能
である。
が３値化回路７で実行され、該３値化回路７から出力さ
れる信号を制御信号としてスイッチング回路９が制御さ
れる。上記３値信号によるスイッチング制御は、図１の
実施例と同様の動作をし、元のアナログ信号に応じたア
ナログ音波がスピーカ１０から得られる。上記図２の実
施例ではＡ／Ｄ変換部で得られる１ビット・デジタルオ
ーディオ信号を用いて３値化する手段について記述した
が、図１に示すデジタル処理回路４で正，負の信号成分
をデジタル信号として分離し、オーバーサンプリング・
デジタル・ローパスフィルタ５と高速標本化ΔΣ変調回
路６を用いてＤ／Ａ変換部でも３値化することが可能で
ある。また、上記駆動回路においては、スピーカ１０か
ら出力される音量を調節するのに、スピーカ１０に印加
される定電圧の大きさを変化させる手段の他に、サンプ
リング周期 ΔＴの時間内で電圧印加の時間幅τ を、０
＜τ＜ΔＴの範囲で設定することにより音量調整が可能
である。
【００２２】
【発明の効果】本発明によれば、比較的簡単な回路構成
で、アナログ信号増幅時のような電力増幅回路を使用す
ることなく、デジタル信号により直接スピーカでアナロ
グ音波を得ることができる。また、無音時にはスピーカ
側に電流が流れることがないので、電力効率の高いスピ
ーカ駆動ができる。
で、アナログ信号増幅時のような電力増幅回路を使用す
ることなく、デジタル信号により直接スピーカでアナロ
グ音波を得ることができる。また、無音時にはスピーカ
側に電流が流れることがないので、電力効率の高いスピ
ーカ駆動ができる。
【００２３】また、アナログ音波の音量は、定電圧源の
値を可変する以外に、電圧印加のパルス幅をサンプル周
期内で可変することにより制御することができる。
値を可変する以外に、電圧印加のパルス幅をサンプル周
期内で可変することにより制御することができる。
【図１】本発明のスピーカ駆動回路における一実施例の
概略ブロック回路図である。
概略ブロック回路図である。
【図２】本発明のスピーカ駆動回路における他の実施例
の概略ブロック回路図である。
の概略ブロック回路図である。
【図３】本発明のスピーカ駆動回路中のスイッチング回
路図である。
路図である。
１ アナログオーディオ信号源 ２ Ａ／Ｄ変換回路 ３，５ デジタル・ローパスフィルタ ４ デジタル処理回路 ６ 高速標本化ΔΣ変調回路 ７ ３値化回路 ９ スイッチング回路 １２，１３ 整流回路 １４，１５ 高速標本化ΔΣ変調Ａ／Ｄ変換回路
Claims (3)
- 【請求項１】 高速標本化ΔΣ変調により得られた１ビ
ット・デジタルオーディオ信号の２値信号をもとに、時
刻Ｔにおける２値信号をＤ2（Ｔ）とし、サンプリング
周期をΔＴ とすると、時刻Ｔにおける３値信号Ｄ
3（Ｔ）はＤ3（Ｔ）＝Ｄ2（Ｔ−ΔＴ）＋Ｄ2（Ｔ）−１
として与えられ、該３値信号を制御信号としてスイッチ
ング回路を制御し、該３値信号の符号によりスピーカに
印加する定電圧の符号を設定し、且つ３値信号の絶対値
により、スピーカに印加する定電圧のＯＮ，ＯＦＦを設
定してスピーカに音響再生電力が供給されることを特徴
とするスピーカ駆動回路。 - 【請求項２】 Ａ／Ｄ変換されるべきアナログ信号に対
して、正の振幅のみ整流したアナログ信号と負の振幅の
み整流したアナログ信号とに分離したうえでそれぞれ高
速標本化ΔΣ変調を行い、前者の時刻Ｔにおける１ビッ
トデジタル信号をＤP（Ｔ）、後者の時刻Ｔにおける１
ビットデジタル信号をＤM（Ｔ）とすると、時刻Ｔにお
ける３値信号Ｄ3（Ｔ）は、Ｄ3（Ｔ）＝ＤP（Ｔ）＋ＤM
（Ｔ）−１として与えられ、この３値信号を制御信号と
したことを特徴とする、請求項１に記載のスピーカ駆動
回路。 - 【請求項３】 定電圧の印加される時刻τを、０＜τ＜
ΔＴの範囲で可変することにより、スピーカに供給され
る駆動電力を制御し、音響変換される音量を制御するこ
とを特徴とする、請求項１または請求項２に記載のスピ
ーカ駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30457191A JP2683310B2 (ja) | 1991-11-20 | 1991-11-20 | スピーカ駆動回路 |
| US07/956,358 US5347587A (en) | 1991-11-20 | 1992-10-05 | Speaker driving device |
| DE69226066T DE69226066T2 (de) | 1991-11-20 | 1992-11-04 | Steuervorrichtung für Lautsprecher |
| EP92118912A EP0543224B1 (en) | 1991-11-20 | 1992-11-04 | Speaker driving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30457191A JP2683310B2 (ja) | 1991-11-20 | 1991-11-20 | スピーカ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145988A JPH05145988A (ja) | 1993-06-11 |
| JP2683310B2 true JP2683310B2 (ja) | 1997-11-26 |
Family
ID=17934598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30457191A Expired - Fee Related JP2683310B2 (ja) | 1991-11-20 | 1991-11-20 | スピーカ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2683310B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007135928A1 (ja) | 2006-05-21 | 2007-11-29 | Trigence Semiconductor, Inc. | デジタルアナログ変換装置 |
| JP5552614B2 (ja) | 2008-06-16 | 2014-07-16 | 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ | デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器 |
| EP2391014B1 (en) | 2009-12-09 | 2017-12-27 | Trigence Semiconductor, Inc. | Selection device |
| KR20120101186A (ko) | 2009-12-16 | 2012-09-13 | 트라이젠스 세미컨덕터 가부시키가이샤 | 음향 시스템 |
-
1991
- 1991-11-20 JP JP30457191A patent/JP2683310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145988A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347587A (en) | Speaker driving device | |
| EP0525777B1 (en) | Speaker driving circuit | |
| CN100586026C (zh) | △-∑调制装置和信号放大设备 | |
| US6107876A (en) | Digital input switching audio power amplifier | |
| US5398003A (en) | Pulse width modulation speaker amplifier | |
| US6429737B1 (en) | Method and apparatus for multi-channel digital amplification | |
| US7058464B2 (en) | Device and method for signal processing | |
| CA2554515C (en) | Output stage for a hearing aid and method of driving output stage | |
| US5613010A (en) | Apparatus for reproducing sound with a reduced dynamic range | |
| EP1985018B1 (en) | Systems and methods for pulse width modulating asymmetric signal levels | |
| JP2004214998A (ja) | デジタルアンプ | |
| JP2001502156A (ja) | ディジタル信号増幅装置 | |
| JP2683310B2 (ja) | スピーカ駆動回路 | |
| JP2002158549A (ja) | デジタルパワーアンプ装置 | |
| JP2004032501A (ja) | デジタル信号変換装置及び方法 | |
| KR20040041065A (ko) | 3개의 물리적 레벨들에 의한 다중-레벨 ｄ급 증폭기 | |
| JP2945570B2 (ja) | 信号処理装置 | |
| JP2004088430A (ja) | Ｄ級増幅器 | |
| JPH07307994A (ja) | スピーカー駆動装置 | |
| JP3527133B2 (ja) | １ビット信号再生装置 | |
| JP2793731B2 (ja) | スピーカ駆動装置 | |
| JPH07123061A (ja) | オーディオ信号の伝送方法および送受信機 | |
| JP2003229768A (ja) | パルス符号変調信号再生装置 | |
| JP4343011B2 (ja) | デジタルアンプ | |
| JP3741962B2 (ja) | スイッチングアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20070808 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |