CN104901693A - 选择装置 - Google Patents

选择装置 Download PDF

Info

Publication number
CN104901693A
CN104901693A CN201510274847.3A CN201510274847A CN104901693A CN 104901693 A CN104901693 A CN 104901693A CN 201510274847 A CN201510274847 A CN 201510274847A CN 104901693 A CN104901693 A CN 104901693A
Authority
CN
China
Prior art keywords
selection
unit cell
output
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510274847.3A
Other languages
English (en)
Other versions
CN104901693B (zh
Inventor
安田彰
冈村淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trigence Semiconductor Inc
Original Assignee
Trigence Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trigence Semiconductor Inc filed Critical Trigence Semiconductor Inc
Publication of CN104901693A publication Critical patent/CN104901693A/zh
Application granted granted Critical
Publication of CN104901693B publication Critical patent/CN104901693B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2420/00—Details of connection covered by H04R, not provided for in its groups
    • H04R2420/03—Connection circuits to selectively connect loudspeakers or headphones to amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Electronic Switches (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

本发明提供一种选择装置，具有将表示多个单位单元中输出正值的单位单元的数的信号和表示多个单位单元中输出负值的单位单元的数的信号进行输出的电路；基于表示多个单位单元中输出正值的单位单元的数的信号，根据单位单元的选择频度，从多个单位单元中选择输出正值的单位单元的正侧选择电路；以及基于表示多个单位单元中输出负值的单位单元的数的信号，根据单位单元的选择频度，从多个单位单元中选择输出负值的单位单元的负侧选择电路，由正侧选择电路选择的输出正值的单位单元和由负侧选择电路选择的输出负值的单位单元的输出的值的和的时间平均值为与数字信号对应的值。

Description

选择装置
本案是申请号为201080029610.4、申请日为2010年5月31日的同名专利申请的分案申请
技术领域
本发明涉及对在数字/模拟(D/A)转换器中的多个电流源和电压源的输出进行选择的选择装置。本发明尤其涉及应用于使用由多个数字信号驱动的多个线圈(单元)将数字信号转换为模拟声音的数字扬声器系统的选择装置。
背景技术
通常，在构成D/A转换器的情况下，为获得与来自D/A转换器的数字输出信号对应的电流输出，选择n个单位单元(U)。由此，输出(Y)成为Y＝U×n且进行数字模拟转换。在将单位单元设为电流源(IU)的情况下，输出电流为Y＝IU×n，在将单位单元设为电压源(VU)的情况下，输出电压为Y＝VU×n。
但是，通常构成单位单元的电流源和电压源以因制造的偏差等的影响等为原因，在输出值(电流值和电压值等)方面具有误差。若将单位单元具有的各种误差设为εi，则输出Y能够用下面的式子表示。
[数1]
Y = U × n + Σ i = 1 n ϵ i
即，在表现输出Y的式中含有误差项。为了该误差作为D/A转换器的性能的目标即微分直线误差(DNL)为DNL＝εi。因此，存在单位单元的制造偏差等的程度决定D/A转换的转换精度的问题。
为了克服这种问题，提案有不依赖于输入单位单元地进行选择的动态元件匹配(dynamic element matching)法(以下称为“误差扩散技术”)。例如，在“Delta-Sigma Data Converters”IEEE Press1997 1SBN0-7803-1045-4的8.8.3节中描述的误差扩散电路的动作原理。
单位单元中有误差时，在作为值进行0的输出(0值的输出)时，误差用加法器不能抵消而剩余。该误差如上述使DNL恶化。于是，在误差扩散技术中使用在D/A转换器和单位单元之间插入的选择装置。通过选择装置，即使对选择装置的输入相同，通过改变单位单元的选择方法也能够使误差平滑化。在此所谓“选择”是对于单位单元，输出命令以规定的值进行输出的信号。另外，有时将对于单位单元输出命令进行0值的输出的信号称为“不选择其单位单元”。另外，有时将由选择信号命令0以外的值的输出的单位单元称为“选择的单位单元”。
作为选择装置选择单位单元的算法提案有随机地改变选择的方法和按顺序选择未选择的单元的方法等。应用过渡取样(over sampling)技术，若用D/A转换能够比需要的频率(波频带(band)宽度)更快地使误差平滑化，则能够使误差向D/A转换器的输出中比所需要的频率区域高的频率区域移动。
在特开平9-186601号公报中提案有以下控制选择装置的方法：将驱动多个单位单元的信号输入选择装置，通过利用来自积分一次以上的电路的输出控制单位单元的使用的有无，来对单位单元的使用频率进行积分并且以将该积分结果保持为一定的方式控制选择装置。
以下，说明例如在使用3值的选择信号(-1、0、1)选择单位单元的电路中使用现有的选择装置的误差扩散技术的动作。而且，选择信号为对输出选择信号的单位单元命令其输出的信号。另外，在记为“选择信号(-1、0、1)”等情况下，在单位单元通过选择信号命令与为负值的-1值对应的输出、0值的输出、与为正值的1值对应的输出中的任一种。另外，在该情况下，由于命令与-1、0、1中任意值对应的输出，因此有时称为3值的选择信号。而且，在对单位单元命令0值的输出的情况下，也包含单位单元不动作没有信号等的输出的情况。
使用图1简单地说明使用了的3值的选择信号(-1、0、1)的误差扩散法的动作。进行误差扩散的D/A转换器由数字信号X(301)、D/A转换器(302)、来自D/A转换器(302)的多个数字选择信号Dn(303)、选择装置(304)、来自选择装置(304)的选择信号Sn(305)、多个单位单元(306)、来自单位单元的多个输出Ym(307)和对Ym进行加法运算的加法器(308)构成。数字选择信号Dn表示由加法器(308)合计单位单元(306)的输出的值的结果。
表1表示来自D/A转换器(302)的数字选择信号Dn(303)的真值表(表1的左侧)和单位单元的输出信号Ym(307)的真值表(表1的右侧)。D/A转换器的输出为2值的温度计代码，在单位单元中使用2值的温度计代码的2比特量进行与3值的选择信号对应的以下那样的加权。
[表1]
在此，i＝(1～n/2)，j＝(n/2+1～n)。
如图1、表1所示，在有4个(m＝4)单位单元的情况下，输出Y能取-4、-3、-2、-1，0、1、2、3、4的(2m+1＝9)值。例如在输出0的情况下，只要以0选择8个单位单元内的4个，就能够输出0。
如这样的图1、表1所示，使用了3值等多值的选择信号的D/A转换器，能使单位单元的数量比输出Y的能得到的值的数量少。因此，为了构成D/A转换器需要的单位单元数量减少，由于能够减少必要的电路规模、零件个数和安装中所需要的面积等，所以能够实现消耗电力的削减。
现有技术文献
专利文献1：特开平9-186601号公报
专利文献2：WO2007/135928Al
非专利文献
非专利文献1：“Delta-Sigma Data Converters”IEEE Press1997 ISBN0-7803-1045-4
发明内容
发明的公开
发明要解决的问题
但是，在使用了3值等多值的选择信号(-1、0、1)的现有的选择装置中存在以下的问题。
例如，通过加法器单位单元的输出的合计应成为0时，在使用3值的选择信号(-1、0、1)的情况下，在8个单位单元中，命令0值的输出。换言之，通过对8个单位单元一个也不选择，输出0作为合计。在过渡取样D/A转换器输出0附近的值的情况下，通过选择8个单位单元内的一个的状态和8个单位单元内哪一个也不选择的状态的时间平均，输出0附近的值。也就是，选择信号之中，输出-1、1的频率变小。换言之，在3值的选择信号(-1、0、1)的情况下，在进行Y＝0附近的值的输出中，不为0的选择信号的输出的频率变小。由此，选择单位单元的个数变少。
图2中表示，在使用3值的选择信号(-1、0、1)的情况下，对在时间方向选择单位单元Ym的形态，在不使用选择装置的情况(a)和使用的情况(b)进行比较。
在图2的例子中，D/A转换器以交替选择0附近的信号即从4个中选择0个或1个的方式输出选择信号。如图所示，来自选择装置的选择信号也同样输出从4个中交替选择0个或1个这样的选择信号。在这两种情况下，在选择同样个数的单位单元的、未使用选择装置的情况下，来自D/A转换器的选择信号通常选择相同的单位单元，与之相对，在使用选择装置的情况下，来自选择装置的选择信号所选择的单位单元随时间一同改变。在图2中，在使用选择装置的情况下，使用按顺序选择未被选择的单元的算法。因此，最初与输入同样选择(0001)，在下一时间选择(0000)，在接下来的时间也选择(0000)，因此成为全部的单位单元均等地进行输出要耗费时间。
如上述，在误差扩散技术中通过每次改变单位单元的选择的方法，而均等地利用全部单位单元，由此使误差平滑化。因此，均等地使用单位单元所需的时间变长时，误差扩散的效果弱，单位单元的误差的影响不能排除。
如以上说明，在使用3值选择信号(-1、0、1)选择单位单元的选择装置中应用了误差扩散技术的情况下，能使单位单元的数量比输出获取的值的数量更少，因此为了构成D/A转换器需要的单位单元数量减少，能够减少必要的电路规模、零件个数和用半导体进行实现的情况下的需要的面积等，同时也能够减少消耗电力。但是，通过来自D/A转换器的选择信号，在使单位单元的输出的合计为0附近的值时，由来自选择装置的选择信号选择的单位单元的数量减小。因此，存在使误差平滑化的时间变长，误差扩散的效果弱的问题。
尤其是，在WO2007/135928A1中提案一种数字扬声器系统，其使用输入数字声音信号且输出多个数字信号的电路、和使用由上述多个数字信号驱动的多个线圈(单元)将数字信号直接转换为模拟声音。为了实现该数字扬声器系统，优选为了以尽可能少的线圈确保必要的SNR而使用3值的选择信号(-1、0、1)选择单位单元。另外，得到充分的误差扩散效果的选择装置在实现数字扬声器系统中是必要的，上述误差扩散效果是在不能忽视作为机构部件的线圈的制造误差比半导体等的电子部件大且不均的误差下的效果。
本发明的目的之一是解决以下问题：在使用3值的选择信号(-1、0、1)的情况下，在选择单位单元的选择装置使用误差扩散技术时，尤其是通过来自D/A转换器的选择信号来选择的单位单元的输出的合计设为0附近时，通过来自选择装置的选择信号来选择的单位单元的数量变小的问题。另外，目的之一是解决通过选择信号选择的单位单元的数量变小，由此使误差平滑化的时间变长，误差扩散的效果弱的问题。
作为本发明的一实施方式，提供一种选择装置，其特征在于，具有：获取数字选择信号的获取部；和对能被命令进行0值的输出的多个单位单元分别输出选择信号的输出部，所述选择信号命令所述单位单元进行与所述选择信号相对应的值的输出，对所述多个单位单元输出的选择信号所命令的输出的值的合计值为与所述数字选择信号相对应而决定的值，存在与所述数字选择信号相对应的输出为0值时，输出命令进行不为0的N值的输出的选择信号的单位单元。在此，所谓“0值的输出”称为值成为0的输出。另外，所谓“不为0的N值的输出”称为值不为0的输出，测定输出的结果称为被表示为称N的数值。
发明的效果
根据本发明，在应用3值的选择信号(-1、0、1)选择单位单元的选择装置中应用误差扩散技术的情况下，能够防止在输出0值或0值附近的值时误差扩散的效果变弱。另外在本发明中，与应用3值的选择信号(-1、0、1)，单位单元数进行2值的输出的情况相比，单位单元的数量能够减半。
附图说明
图1是应用了3值的选择装置的现有例子的D/A转换器构成图；
图2是说明应用了3值的选择信号的现有例子的D/A转换器中使用的选择装置的动作原理的图；
图3是说明应用了3值的选择信号的本发明的一实施方式的D/A转换器中使用的选择装置的动作原理的图；
图4是在现有例子中在3值的选择信号中选择0的选择装置的动作和在本发明中在3值的选择信号中选择0的选择装置的动作的比较图；
图5是应用本发明的第一实施例子的选择装置的D/A转换装置的构成图；
图6是应用本发明的第二实施例子的选择装置的D/A转换装置的构成图；
图7是使用于本发明的实施例子的选择装置的转换图表的电路图；
图8是本发明的第三实施例子的选择装置的构成图；
图9是应用本发明的第四实施例子的选择装置的数字扬声器装置的构成图；
图10是说明在本发明的实施例子的3值的选择信号中选择0的选择装置的动作原理的图；
图11是说明在本发明的实施例子的3值的选择信号选择0的选择装置的动作原理的图；
图12是使用了本发明的第五实施例子的选择装置的数字扬声器装置的构成图；
图13是本发明第六实施例子的选择装置的构成图；
图14是应用了本发明的一实施方式的2值的选择装置的D/A转换器的构成图；
图15是说明在应用了本发明的一实施方式的2值的选择装置的D/A转换器中使用的选择装置的动作原理的图；
图16是本发明的第七实施例子的选择装置的构成图；
图17是本发明一实施方式的选择装置的选择电路的构成图；
图18是本发明一实施方式的选择装置的选择电路的构成图；
图19是本发明一实施方式的选择装置的选择电路的构成图；
图20是本发明一实施方式的选择装置的选择电路的构成图；
图21是本发明一实施方式的选择装置的选择电路的构成图。
具体实施方式
下面，参照附图作为实施方式说明本发明的动作原理。另外，本发明不限于以下说明的实施方式。本发明在不脱离其宗旨的范围内，能附加各种变形来实施。例如，在以下的说明中，对主要使用3值的选择信号的情况进行说明，但是本发明不限于3值的选择信号，在使用一般的多值的选择信号的情况下也能够实施。
图3是表示比较作为本发明的一种实施方式使用3值的选择信号(-1、0、1)的情况下的单位单元Ym的选择的时间方向的选择形态，和未使用本发明的选择装置的情况下(a)和使用本发明的选择装置的情况下(b)的单位单元Ym的选择的时间方向的选择形态的图。
在该例子中D/A转换器以通过交替0附近的信号即4个中的0个或1个而进行选择的方式输出选择信号。在未被选择的单元中，以输出0值的方式输出选择信号。另一方面，来自本发明的选择装置的选择信号，在单位单元的输出合计成为0时不从4个中选择0个单位单元(哪个单位单元也不选择)，而对2个单位单元输出进行输出+1和-1的命令的选择信号。2个单位单元进行分别与+1和-1对应的输出时，这些输出在加法电路中可以相抵消，因此能够输出与0相当的值。另外，有时将进行输出+1的命令的选择信号称为“命令进行+1值的输出的选择信号”。同样，有时将进行输出-1的命令的选择信号称为“命令进行-1值的输出的选择信号”。
这样在单位单元的输出的合计为0时，不从4个中选择0个单位单元(哪个单位单元也不选择)而是选择装置对2个单位单元输出进行输出+1和-1的命令的选择信号。通过这样做，不延长使误差平滑化的时间，不会损害误差扩散的效果。
在现有例子的选择装置中，通过输入选择信号的信号(例如，称为数字选择信号)，在以单位单元的输出的合计成为0的方式实施命令的情况下，仅是从4个中选择0个。换言之，以所有的单位单元输出0值的方式输出选择信号。但是，在本发明的选择装置中，通过以进行与+1和-1相当的输出的方式对单位单元实施命令，而能输出加算结果0值的点为特征之一。另外，也能够以对各个单位单元进行与+2和-2分别相当的输出的方式实施命令。而且，能够以对2个单位单元进行与+1相当的输出的方式实施命令，也能够以对1个单位单元进行与-2相当的输出的方式实施命令。一般而言，以进行与正值相当的输出的方式被命令的单位单元的输出的合计值、跟以进行与负值相当的输出的方式被命令的单位单元的输出的合计值之和成为0是本发明的特征之一。
在图4中，针对在单位单元的输出合计为0的情况下，选择装置输出的信号的组合，将现有例子作为(a)表示，将本发明一实施方式的例子作为(b)表示，进行比较。根据本发明一实施方式的选择装置可知，通过选择信号命令以0输出的单位单元的数量增加。另外，在上述的说明中，仅对单位单元的输出合计为0的情况进行说明，但是对于0以外的合计的输出、即选择m个单位单元内m-2个以下进行输出的情况，本发明的一实施方式也有效。在选择m-2个以上进行输出的情况下，选择的单位单元的数量多，即使在使用3值的选择信号(-1、0、1)来选择单位单元的情况下也不会损害误差扩散的效果，因此不成问题。
图5表示利用了本发明的选择装置(700)的D/A转换器的第一实施例子。将把数字信号X(701)输入D/A转换器(702)而得到的多个第一数字选择信号Dn(703)输入转换图表电路(710)获得多个第二数字选择信号Fn(711)。将第二数字信号输入选择装置(704)而获得来自选择装置(704)的多个选择信号Sn(705)。多个选择信号Sn(705)选择多个单位单元(706)，用加法器(708)合计单位单元的多个输出Ym(707)获得输出信号Y。
表2表示来自D/A转换器的多个第一数字选择信号Dn、来自转换图表电路的多个第二数字选择信号Fn、和单位单元的输出信号Ym的真值表。第一数字选择信号Dn的真值表表示于表2的左侧，第二数字选择信号Fn的真值表表示于表2的中央，单位单元的输出信号Ym的真值表表示于表2的右侧。
[表2]
在对转换图表电路输入了Dn＝(00000000)的情况下输出Fn＝(00011000)，由此在单位单元的输出的合计成为0时，能够输出选择信号使得按照不从4个单位单元中选择0个而2个单位单元进行与+1和-1相当的输出的方式实施命令。
如本发明的选择装置(700)所示，通过在现有的选择装置的前段设置任意的转换图表电路能够获得本发明的一个效果。
图6表示利用了本发明一实施方式的选择装置(800)的D/A转换器的第二实施例子。将把数字信号X(801)输入D/A转换器(802)而得到的多个第一数字选择信号Dn(803)输入转换图表电路(810)获得多个第二数字选择信号Fn(811)。将第二数字信号输入选择装置(804)获得来自选择装置(804)的多个选择信号Sn(805)。多个选择信号Sn(805)选择多个单位单元(806)，将单位单元的多个输出Ym(807)用加法器(808)进行合计获得输出信号Y。对转换图表电路(810)输入来自顺序控制电路(820)的控制信号(821)。
在第二实施例子的转换图表电路(810)中编入多个转换表，通过来自顺序控制电路(820)的控制信号(821)能选择多个转换表内的一个。若用计数器电路构成顺序控制电路，则能够以从多个转换表按顺序选择一致的转换表的方式构成。顺序控制电路能够由随机信号发生电路等任意的顺序电路构成。
表3表示在第二实施例子的D/A转换器的、第一数字选择信号Dn、来自转换图表电路的第二数字选择信号Fn和单位单元的输出信号Ym的真值表。第一数字选择信号Dn的真值表表示于表3的左侧，第二数字选择信号Fn的真值表表示于表3的中央，单位单元的输出信号Ym的真值表表示于表3的右侧。转换图表电路在输入了Dn＝(00000000)的情况下能够选择Fn＝(00011000)和Fn＝(00111100)的两种类的信号。在选择装置输出0时，通过来自顺序控制电路的控制信号选择：是不从4个中选择0个而以2个单位单元成为+1和-1的方式输出选择信号；还是以4个单位单元成为+1+1和-1-1的方式输出选择信号。
[表3]
表3表示转换图表电路相对于Dn＝(00000000)具有多个种类、例如两种类的输出Fn＝(00011000)和Fn＝(00111100)的例子，但是也可以相对于任意的Dn使多个Fn对应。另外，也可以相对于现有例子的Dn＝(00000000)使输出Fn＝(00000000)对应。在输出Fn＝(00000000)没有能被选择的单位单元，因此具有在选择单元中消耗的电力小的特征。相对现有例子的Dn＝(00000000)以适当的频率将输出Fn＝(00000000)进行输出，由此能够使在选择单元的消耗电力和误差扩散效果最优化。
图7表示本发明的转换图表电路(900)的实施例子。本实施例子的转换图表电路相对于Dn＝(00000000)将输出Fn＝(00011000)进行输出。其由检测出Dn为(00000000)的电路(901)和接受来自检测电路的信号输出Fn＝(00011000)的固定电路(902)构成。除了本实施例子之外，任意的逻辑电路和存储电路或加减运算能够在转换图表电路利用。
图8表示本发明的第三实施例子。有第一数字选择信号Dn(1001)和来自转换图表电路(1002)的多个第二数字选择信号Fn(1003)，第二数字选择信号Fn输入选择电路(1004)。来自选择电路的3值的选择信号Sn(1005)，通过由延迟元件和加法器构成的至少2个以上的积分电路(1010a、1010b)，由选择信号计算单位单元的使用频率，以按选择的频率小的顺序选择单位单元的方式使选择电路动作。对转换图表电路(1002)输入来自顺序控制电路(1020)的控制信号(1021)。
本发明的实施例子不限于第一～三实施例。例如，在D/A转换器和误差扩散用的选择电路之间配置任意的转换图表电路，按照代替输出0而偶数个单位单元输出+1和-1的方式，也能构成输出选择信号的选择装置。这时，输出+1的单位单元的数量和输出-1的单位单元的数量相等。
在作为本发明的实施例子所表示的第一～三实施例子中，使用通常的D/A转换器的例子。作为D/A转换器的具体的例子，能够采用数字扬声器系统。例如，如WO2007/135928A1中提案所示，也能将本发明的一实施方式应用于：输入数字声音信号并输出多个数字信号的电路；和使用由上述多个数字信号驱动的多个线圈(unit：单元)将数字信号直接转换为模拟声音的数字扬声器系统用的选择装置。也可以将本发明应用于：为了用少的线圈确保需要的SNR而使用3值的选择信号驱动线圈的数字扬声器系统用的选择装置。
图9表示利用了本发明的选择装置(1100)的数字扬声器系统的第四实施例。将把数字信号X(110l)输入D/A转换器(1102)而得到的多个第一数字选择信号Dn(1103)输入转换图表电路(1110)获得多个第二数字选择信号Fn(1111)。对选择装置(1104)输入第二数字信号而获得来自选择装置(1104)的多个选择信号Sn(1105)。多个选择信号Sn(1105)选择多个单位单元(1106)，用由多个线圈(单元)构成的扬声器装置(1108)合计单位单元的多个输出Ym(1107)获得输出信号Y。对转换图表电路(1110)输入来自顺序控制电路(1120)的控制信号(1111)。
图10表示本发明的选择装置的第二动作例。图10对使用了3值的选择信号(-1、0、1)的情况下的单位单元Ym的选择的时间方向的选择形态，在未使用本发明的一实施方式的选择装置的情况(a)和使用了本发明的一实施方式的选择装置的情况(b)进行了比较。
与上述的说明相同，在图10所示的未使用本发明的一实施方式的选择装置的情况下和使用的情况下，通过单位单元的输出的合计输出0附近的信号。也就是输出从4个单位单元中交替选择0个或1个的选择信号。在本发明的一实施方式的选择装置的第二动作例中，选择信号以下面的方式进行动作：在单位单元的输出合计为0时不从4个单位单元中选择0个，而是输出在以输出一次+1的方式实施命令后再一次输出0时以输出-1的方式实施命令的选择信号。在本发明一实施方式的选择装置的第一动作例子中，输出能够输出一次+1和-1这样的选择信号，与之相对，在本发明的选择装置的第二动作例中，通过以向时间序列输出+1和-1的方式对单位单元实施命令来输出0。由于+1和-1在加法电路中时间序列性地相抵消，因此能输出0。即，通过取得时间平均，单位单元输出的合计为0。
与本发明的一实施方式的选择装置的第一动作例子相同，在输出0时若不从4个单位单元中选择0个而在时间序列中以1个单位单元成为+1和-1的方式选择装置输出选择信号，则使误差平滑化的时间不变长，不会损害误差扩散的效果。
图11表示本发明的一实施方式的选择装置的第三动作例。图11对使用了3值的选择信号(-1、0、1)的情况下的单位单元Ym的选择的时间方向的选择形态，在未使用本发明的一实施方式的选择装置的情况(a)和使用了本发明的一实施方式的选择装置的情况(b)进行了比较。
与上述的说明相同，在图11中D/A转换器也是以交替选择0附近的信号即从4个单位单元中选择0个或1个的方式输出选择信号。在本发明的一实施方式的选择装置的第三动作例子中，选择信号按照以下的方式进行动作：在输出0时不从4个单位单元中选择0个，而是按照在以输出一次+1(-1)的方式对单位单元命令后再一次输出0时以输出-2(+2)的方式对单位单元实施命令，进而再一次输出0时以输出+1(-1)的方式对单位单元实施命令。在本发明的一实施方式的选择装置的第一动作例子中，例如，一次输出+1和-1分别通过偶数个单位单元输出的选择信号，与之相对，在本发明的一实施方式的选择装置的第二动作例子中，1或多个单位单元在时间序列上通过输出+1、-2和+1而输出0。+1和-2和+1在加法电路中时间序列的相抵消因此输出0。在该情况下计算单位单元的输出的合计的时间平均时成为0。
与本发明的一实施方式的选择装置的第一动作例子相同，输出0时若不从4个单位单元中选择0个而在时间序列中以单位单元的输出成为+1和-2和+1的方式选择装置输出选择信号，则使误差平滑化的时间不变长，不会损害误差扩散的效果。
图12表示利用了本发明一实施方式的选择装置(1400)的数字扬声器系统的第五实施例子。将把数字信号X(140l)输入D/A转换器(1402)而得到的多个第一数字选择信号Dn(1403)输入转换图表电路(1410)获得多个第二数字选择信号Fn(1411)。对选择装置(1404)输入第二数字信号而获得来自选择装置(1404)的多个选择信号Sn(1405)。多个选择信号Sn(1405)选择多个单位单元(1406)，用由多个线圈(单元)构成的扬声器装置(1408)合计单位单元的多个输出Ym(1407)获得输出信号Y。对转换图表电路(1410)输入来自顺序控制电路(1420)的控制信号(1421)。上述控制信号(1411)被输入到包含至少一个以上的延迟元件(1430)的电路，通过其输出信号(1431)实现向顺序控制电路(1420)的返回。
如图12所示，将MAP电路(1410)的控制信息经由延迟装置回归到顺序控制电路，由此能够实现在上述的选择装置的第二和第三动作例子那样的时间序列使输出值相抵消的电路。
图13表示本发明一实施方式的选择装置的第六实施例。有第一数字选择信号Dn(1501)和来自转换图表电路(1502)的多个第二数字选择信号Fn(1503)，且第二数字选择信号Fn被输入到选择电路(1504)。来自选择电路的3值的选择信号Sn(1505)通过由延迟元件和加法器构成的至少两个以上的积分电路(1510a、1510b)，计算根据选择信号的单位单元的选择频率，以按选择频率小的顺序选择单位单元的方式使选择电路动作。对转换图表电路(1502)输入来自顺序控制电路(1520)的控制信号(1521)，上述积分电路的内部状态值(1521)也被输入到顺序控制电路(1520)。
这样，通过将积分电路的内部状态值输入顺序控制电路，能够根据选择电路的内部状态适当地控制顺序控制电路的动作。即，在控制选择电路的积分器的内部状态成为不稳定(使误差平滑化的时间变长)的情况下，适当地使MAP电路(1502)动作，能够使选择电路稳定地动作。由此，能够使将误差平滑化的时间和消耗电力的关系最佳化。
图14简单地说明在本发明的其它实施方式的选择装置中使用的误差扩散电路的动作。进行误差扩散的D/A转换器由数字信号X(101)、D/A转换器(102)、来自D/A转换器的多个数字选择信号Dn(103)、选择装置(104)、来自选择装置的选择信号Sn(105)、多个单位单元(106)、来自单位单元的多个输出Yn(107)和对Yn进行加法运算的的加法器(108)构成。
表4表示来自D/A转换器的数字选择信号Dn(103)的真值表(表4的左侧)和单位单元的输出信号Yn(107)的真值表(表4的右侧)。如表4所示，D/A转换器的输出为温度计代码。另外，单位单元相对于2值的选择信号进行表5的加权。
[表4]
[表5]
Sn Yn
0 +0.5
1 -0.5
如图14、表4所示，在有8个(n＝8)单位单元的情况下，输出Y可取-4、-3、-2，-1、0、1、2、3、4的(n+1＝9)值。例如，在输出0的情况下，若以在8个单位单元内的4个中输出+0.5的方式实施命令，并且以剩余的4个单位单元输出-0.5的方式实施命令，则在加法器中-2和+2相抵消而能输出0。
图15对单位单元Yn的选择的时间方向的选择形态，在未装入误差扩散用的选择装置的情况和装入了的情况下进行比较。在图15的例子中D/A转换器以输出0附近的信号的方式，即以从8个中交替选择4个或5个的方式输出选择信号。如图所示，来自选择装置的选择信号也同样地输出从8个中交替选择4个或5个这样的选择信号。两者都是选择同样个数的单位单元的信号，但是相对于来自D/A转换器的选择信号通常选择相同的单位单元，来自选择装置的选择信号选择的单位单元与时间同时改变。在图15(b)中使用依次选择未被选择的单元的算法，因此最初在与输入同样选择了(00011111)的下一个时间中(11100001)在其下一时间以(00011110)的方式被选择的单元改变，在短时间期间全部的单位单元均等地被使用，因此误差被平滑化。
以上，用单位单元相对于2值的选择信号进行了(-0.5，+0.5)的加权的例子说明了动作，但是在进行除此之外的加权的情况下当然也可获得同样的效果。例如，在进行(0、1)的加权的情况下能取Y＝0、1、2、3、4、5、6、7、8的(n+1＝9)值，因此例如在输出4的情况下，如果由1选择8个单位单元内的4个而由0选择剩余的4个单位单元，则与能够输出4的(-0.5、+0.5)的情况相同每次输出4时，依次改变选择8个单位单元内的4个的方法，由此可利用误差扩散技术。
图16表示本发明一实施方式的选择装置的第七实施例。有第一数字选择信号Dn(1603)和来自转换图表电路(1610)的多个第二数字选择信号Fn(1611)。多个第二数字选择信号Fn(1611)被输入到正侧的选择电路(1604a)和负侧的选择电路(1604b)。在此，“正侧的选择电路”是选择使正值的输出进行的单位单元的电路。例如，正侧的选择电路(1604a)输出0或1作为选择信号。同样，“负侧的选择电路”是选择使负值的输出进行的单位单元的电路。例如，负侧的选择电路(1604a)输出0或-1作为选择信号。另外，将对正侧的选择电路输入的第二数字选择信号称为“正侧的第二数字选择信号”，将对负侧的选择电路输入的第二数字选择信号称为“负侧的第二数字选择信号”。另外，将正侧的选择电路输出的信号称为“正侧的选择信号”，将负侧的选择电路输出的信号称为“负侧的选择信号”。
而且，在以下的说明中，转换图表电路(1610)使用的真值表(决定数字信号X(1610)和第二数字选择信号(1611)的值的关系的数据)，不限于在上述第一实施例到第六实施例中使用的表。能使用任意的真值表。
两个选择电路(1604a、1604b)作为整体输出的3值的选择信号Sn(1605a、1605b)由选择信号计算单位单元的选择的频率而输出。此时，正侧的选择器(1604a)、负侧的选择器(1604b)分别以按选择的频率小的顺序选择单位单元的方式进行动作。另外，对转换图表电路(1602)输入来自顺序控制电路(1620)的控制信号(1621)。
这样，通过将第二数字选择信号Fn的正侧和负侧分别输入选择电路，能够使在选择正侧的单元的情况下的使误差平滑化的动作和在选择负侧的单元的情况下的使误差平滑化的动作独立稳定地动作。由此，能将使误差平滑化的时间和消耗电力的关系最佳化。
图17表示在本发明一实施方式中使用的选择电路(1700)的实施例。有来自转换图表电路的多个第二数字选择信号Fn(1701)，且第二数字选择信号Fn被输入到选择电路(1702)。选择电路输出的3值的选择信号Sn(1705)被输入到具有由延迟元件和加法器构成的至少两个以上的积分电路的电路。将来自第一积分电路(1705)的输出信号(1707)输入第二积分电路(1706)来累积选择信号Sn(1705)。根据该积算的结果表示单位单元的使用频率。通过将来自第二积分电路(1706)的输出信号(1708)输入分类(sort)电路(1710)，生成按选择频率小的顺序选择单位单元的信号(1703)来控制选择电路。
图18表示本发明一实施方式中使用的选择电路(1800)的其它实施例。来自转换图表电路的多个第二数字选择信号Fn被分为正侧(1801a)和负侧(1801b)，正侧的第二数字选择信号(1801a)被输入选择电路(1802a)且选择信号Sn(1804a)被输出。选择信号Sn被依次输入由延迟元件和加法器构成的至少两个以上的积分电路(1805a，1806a)，积分电路(1806a)的输出被输入分类电路(1810a)。分类电路(1810a)产生选择按选择频率小的顺序输出正值的单位单元的信号(1803a)而控制选择电路(1802a)。另外，负侧的第二数字选择信号(1801b)被输入选择电路(1802b)且选择信号Sn(1804b)被输出。选择信号Sn被依次输入由延迟元件和加法器构成的至少两个以上的积分电路(1805b，1806b)，积分电路(1806b)的输出被输入到分类电路(1810b)。分类电路(1810b)产生选择按选择频率小的顺序输出负值的单位单元的信号(1803b)而控制选择电路。通过将负侧第二数字选择信号向选择电路(1802b)输入且选择信号Sn(1804b)被输出。通过将正侧第二数字选择信号和负侧第二数字选择信号分别输入选择电路，能够使选择输出正值的单位单元的情况下的使误差平滑化的动作和选择输出负值的单位单元的情况下的使误差平滑化的动作独立稳定地动作，能够将使误差平滑化的时间和消耗电力的关系最佳化。
图19表示在本发明一实施方式中使用的选择电路(1900)的其它实施例。来自转换图表电路的多个第二数字选择信号Fn被分为正侧的第二选择信号(1901a)和负侧的选择信号(1901b)，正侧的第二数字选择信号(1901a)被输入到选择电路(1902a)且选择信号Sn(1905a)被输出。负侧的第二数字选择信号(1901b)被输入到选择电路(1902b)且选择信号Sn(1905b)被输出。在正侧的选择电路(1902a)和负侧的选择电路(1902b)输出的选择信号Sn通过加法器(1905)进行加法运算后，被依次输入由延迟元件和加法器构成的至少两个以上的积分电路(1906、1907)输入。积分电路(1907)的输出被输入到分类电路(1908)输入。分类电路(1908)产生选择按选择频率小的顺序选择正侧的单位单元的信号(1903a)和选择负侧的单位单元的信号(1903b)，而控制各个选择电路。在本实施例子中，通过用加法器对来自正侧的选择电路的信号和来自负侧的选择电路的信号进行加法运算，能够减少需要的积分电路的数量。另外，由于有各种选择电路，所以能够使选择正侧的单位单元的情况下的使误差平滑化的动作和选择负侧的单位单元的情况下的使误差平滑化的动作独立稳定地动作，能够将使误差平滑化的时间和消耗电力的关系最佳化。
图20表示在本发明一实施方式中使用的选择电路(2000)的其它实施例。来自转换图表电路的多个第二数字选择信号Fn被分为正侧的数字选择信号(2001a)和负侧的数字选择信号(2001b)，分别输入选择电路。正侧的第二数字选择信号(2001a)被输入到选择电路(2002a)且选择信号Sn(2005a)被输出。负侧的第二数字选择信号(2001b)被输入到选择电路(2002b)且选择信号Sn(2005b)被输出。在正侧和负侧的选择信号Sn通过加法器(2005a)进行加法运算后，依次输入由延迟元件和加法器构成的至少两个以上的积分电路(2006a、2007a)。积分电路(2007a)的输出被输入到分类电路(2008a)。分类电路(2008a)产生按选择频率小的顺序选择正侧的单位单元的信号(2003a)而控制选择电路(2002a)。同样，在正侧和负侧的选择信号Sn通过加法器(2005b)进行加法运算后，依次输入由延迟元件和加法器构成的至少两个以上的积分电路(2006b、2007b)。积分电路(2007b)的输出被输入到分类电路(2008b)。分类电路(2008b)产生按选择频率小的顺序选择正侧的单位单元的信号(2003b)而控制选择电路(2002b)。在用加法器对来自正侧和负侧的选择电路的信号进行加法运算时独立地选择加法系数，进行根据加法系数的加权而进行加法运算，由此能够实现误差扩散的动作的最佳化。另外，由于有各种选择电路，所以能够使选择正侧的单位单元的情况下的使误差平滑化的动作和选择负侧的单位单元的情况下的使误差平滑化的动作独立稳定地动作，能够将使误差平滑化的时间和消耗电力的关系最佳化。
在本发明的一实施方式中，如在以上的实施例子中那样，使用分类电路产生按选择频率小的顺序选择单位单元的信号来控制选择电路。但是，在本发明的一实施方式中，不限于使用分类电路，代替分类电路也能够利用根据任意的算法(algorithm)的逻辑电路。
图21表示在本发明一实施方式中使用的选择电路(2100)的其它实施例。来自转换图表电路的多个第二数字选择信号Fn被分为正侧的第二数字选择信号(2101a)和负侧的第二数字选择信号(2101b)，正侧的第二数字选择信号(2101a)被输入到选择电路(2102a)且选择信号Sn(2105a)被输出。负侧的第二数字选择信号(2101b)被输入到选择电路(2102b)且选择信号Sn(2105b)被输出。在正侧和负侧的选择信号Sn通过加法器(2105)进行加法运算后，依次输入由延迟元件和加法器构成的至少三个以上的积分电路(2106、2107、2108)。积分电路(2108)的输出被输入到逻辑电路(2109)，根据逻辑电路的算法产生选择正侧的单位单元的信号(2103a)和选择负侧的单位单元的信号(2103b)。通过信号(2103a)和信号(2103b)控制各自的选择电路。在本实施例子中，使用至少3个以上的积分电路过滤计算选择信息。通过应用3个以上的积分电路，能够获得与每个时间的元件的选择的个数无关的稳定的误差扩散效果，因此能够将本发明应用于使用组合装置(multiunit)的数字扬声器装置。
在以上的说明中，公开一种选择装置，特征在于：其具有获取数字选择信号的获取部(例如，转换图表电路(710))和对能命令0值的输出的多个单位单元分别输出选择信号的输出部(例如，选择电路(704))，数字选择信号为命令对单位单元输出与选择信号对应的值的信号，对多个单位单元输出的选择信号的值的合计为与数字选择信号对应决定的值，存在若与数字选择信号对应的输出为0值，则输出命令不是0的N值的输出的选择信号的单位单元。在此，选择信号也可以是3值信号(1、0、-1)、5值信号(2、1、0、-1、-2)等多值信号。
另外，在假设单位单元的输出中没有误差的情况下，能够使命令正值的输出的选择信号被输出的单位单元的输出的合计值和命令负值的输出的选择信号被输出的单位单元的输出的合计值之间的加法运算(在“加法运算”中也可能包含求时间平均)的结果成为0值。
另外，存在若与数字选择信号对应的输出不为0值则命令进行正值的输出的选择信号被输出的单位单元和命令进行负值的输出的选择信号被输出的单位单元，命令进行正值的输出的选择信号被输出的单位单元的输出的合计值、和命令进行负值的输出的选择信号被输出的单位单元的输出的合计值也能够成为与数字选择信号对应的输出的值。
另外，公开一种选择装置，特征在于：其具有获取数字选择信号的获取部(例如，转换图表电路(1610))和对多个单位单元分别输出选择信号的输出部(例如，选择电路(1604a，1604b))，输出部具有输出正值的第一选择电路(例如，选择电路(1604a))和输出负值的第二选择电路(例如，选择电路(1604b))。
另外，该选择装置也可以具有积算第一选择电路输出的选择信号的第一积分部(例如，积分电路(1805a、1806a))和积算第二选择电路输出的选择信号的第二积分部(例如，积分电路(1805b、1806b))。在该情况下，第一选择电路能按第一积分部的积算的结果所示的选择频率小的顺序选择单位单元，第二选择电路能按第二积分部的积算的结果所示的选择频率小的顺序选择单位单元。
另外，第一积分部也可以积算通过加法系数将第一选择电路输出的选择信号和所述第二选择电路输出的选择信号进行加权的和。另外，第二积分部也可以积算通过加法系数将第二选择电路输出的选择信号和所述第一选择电路输出的选择信号进行加权的和。这时，第一积分部应用的加法系数和第二积分部应用的加法系数不需要是同样的。
另外，选择装置不需要具有两个积分部，也可以具备一个积分部(第三积分部)。在该情况下，第三积分部积算第一选择电路输出的选择信号和第二选择电路输出的选择信号之和。而且，第一选择电路和第二选择电路分别按第三积分部的积算结果所示的选择频率小的顺序选择单位单元。
而且，第一积分部、第二积分部、第三积分部可以具备1个、2个或3个以上。在积分电路具备2个以上的情况下，如图17、图21所示，积分电路能够串联连接。

Claims (8)

1.一种选择装置，其获取数字信号，将能够输出正值和负值的多个单位单元的输出的值的和进行输出，其特征在于，具有：
将表示所述多个单位单元中输出正值的单位单元的数的信号和表示所述多个单位单元中输出负值的单位单元的数的信号进行输出的电路；
基于表示所述多个单位单元中输出正值的单位单元的数的信号，根据单位单元的选择频度，从所述多个单位单元中选择输出正值的单位单元的正侧的选择电路；以及
基于表示所述多个单位单元中输出负值的单位单元的数的信号，根据单位单元的选择频度，从所述多个单位单元中选择输出负值的单位单元的负侧的选择电路，
由所述正侧的选择电路选择的输出正值的单位单元和由所述负侧的选择电路选择的输出负值的单位单元的输出的值的和的时间平均值为与所述数字信号对应的值。
2.如权利要求1所述的选择装置，其特征在于：
所述正侧的选择电路和所述负侧的选择电路的各个，依各自选择的单位单元的选择频率的大小以由小到大的顺序进行所述选择。
3.如权利要求2所述的选择装置，其特征在于：
所述正侧的选择电路和所述负侧的选择电路的各个，具有算出各自选择的单位单元的选择频率的第一积分部，基于所述第一积分部的输出，依各自选择的单位单元的选择频率的大小以由小到大的顺序进行所述选择。
4.如权利要求1所述的选择装置，其特征在于：
所述正侧的选择电路和所述负侧的选择电路的各个，向所选择的单位单元输出选择信号，
具有：输入所述正侧的选择电路和所述负侧的选择电路的各个输出的选择信号的第一加法运算器；和
输入所述第一加法运算器的输出的第二积分部，
所述正侧的选择电路和所述负侧的选择电路的各个，基于所述第二积分部的输出进行所述选择。
5.如权利要求4所述的选择装置，其特征在于：
具有输入有所述第二积分部的输出的第一分类电路，
所述正侧的选择电路和所述负侧的选择电路的各个，基于所述第一分类电路的输出，依选择的单位单元的选择频率的大小以由小到大的顺序进行所述选择。
6.如权利要求4或5所述的选择装置，其特征在于：
所述第二积分部由多个积分电路构成。
7.如权利要求1所述的选择装置，其特征在于：
所述正侧的选择电路和所述负侧的选择电路的各个，向所选择的单位单元输出选择信号，
具有：输入所述正侧的选择电路和所述负侧的选择电路的各个输出的选择信号、加法系数的加权不同的第二和第三加法运算器；和
输入所述第二加法运算器的输出的第三积分部；和
输入所述第三加法运算器的输出的第四积分部，
所述正侧的选择电路基于所述第三积分部的输出进行所述选择，所述负侧的选择电路基于所述第四积分部的输出进行所述选择。
8.如权利要求7所述的选择装置，其特征在于：
具有输入有所述第三积分部的输出的第二分类电路；和
输入有所述第四积分部的输出的第三分类电路，
所述正侧的选择电路和所述负侧的选择电路的各个，基于所述第二和第三分类电路各自的输出，依选择的单位单元的选择频率的大小以由小到大的顺序进行所述选择。
CN201510274847.3A 2009-12-09 2010-05-31 选择装置 Expired - Fee Related CN104901693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009279805 2009-12-09
JP2009-279805 2009-12-09
CN201080029610.4A CN102474266B (zh) 2009-12-09 2010-05-31 选择装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080029610.4A Division CN102474266B (zh) 2009-12-09 2010-05-31 选择装置

Publications (2)

Publication Number Publication Date
CN104901693A true CN104901693A (zh) 2015-09-09
CN104901693B CN104901693B (zh) 2018-07-10

Family

ID=44145365

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080029610.4A Expired - Fee Related CN102474266B (zh) 2009-12-09 2010-05-31 选择装置
CN201510274847.3A Expired - Fee Related CN104901693B (zh) 2009-12-09 2010-05-31 选择装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080029610.4A Expired - Fee Related CN102474266B (zh) 2009-12-09 2010-05-31 选择装置

Country Status (6)

Country Link
US (2) US9300310B2 (zh)
EP (1) EP2391014B1 (zh)
JP (3) JP5568752B2 (zh)
KR (1) KR101615400B1 (zh)
CN (2) CN102474266B (zh)
WO (1) WO2011070810A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684699B (zh) 2006-05-21 2015-03-18 株式会社特瑞君思半导体 声音再现用数据变换装置
JP5552614B2 (ja) 2008-06-16 2014-07-16 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
KR101851041B1 (ko) * 2011-08-12 2018-04-20 트라이젠스 세미컨덕터 가부시키가이샤 구동 회로
US8842032B2 (en) * 2012-11-30 2014-09-23 Analog Devices, Inc. Enhanced second order noise shaped segmentation and dynamic element matching technique
CN104581589B (zh) * 2014-12-31 2018-01-02 苏州上声电子有限公司 基于三态编码的通道状态选取方法和装置
KR102563736B1 (ko) * 2016-04-08 2023-08-08 삼성디스플레이 주식회사 터치 스크린 및 이를 구비하는 표시 장치
WO2017179219A1 (ja) 2016-04-12 2017-10-19 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ スピーカ駆動装置、スピーカ装置およびプログラム
KR20180050123A (ko) 2016-11-04 2018-05-14 삼성전자주식회사 평면형 마그넷 스피커
WO2019069466A1 (ja) 2017-10-06 2019-04-11 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ スピーカ駆動装置、スピーカ装置およびプログラム
KR20200101968A (ko) 2018-01-04 2020-08-28 트라이젠스 세미컨덕터 가부시키가이샤 스피커 구동 장치, 스피커 장치 및 프로그램

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192703A1 (en) * 2005-02-17 2006-08-31 Yung-Chih Yen Method and Related Apparatus for Digital-Analog Conversion
CN101160723A (zh) * 2005-04-18 2008-04-09 模拟设备股份有限公司 用于过采样数据转换的三层逻辑数据混洗的系统和方法
CN101207384A (zh) * 2006-12-18 2008-06-25 财团法人工业技术研究院 模/数转换系统
CN101558567A (zh) * 2006-12-13 2009-10-14 摩托罗拉公司 用于使用非均匀采样检测频带中的信号存在的方法和装置

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2008121A (en) 1933-02-14 1935-07-16 Fred C Armbruster Portable beverage dispenser
JPS5648698A (en) 1979-09-28 1981-05-01 Hitachi Ltd Sound generation circuit
JPS573498A (en) 1980-06-06 1982-01-08 Mitsubishi Electric Corp Multiway speaker device
JPS57138293A (en) 1981-02-20 1982-08-26 Pioneer Electronic Corp Dynamic speaker system
JPS58127795A (ja) 1982-01-25 1983-07-29 Yushiro Do Brazil Ind Chem Ltd 水性作動流体原液
NL8303186A (nl) 1983-09-15 1985-04-01 Philips Nv Luidsprekersysteem en een luidspreker te gebruiken in een luidspreker voor het omzetten van een in n bits gedigitaliseerd electrisch signaal in een akoestisch signaal.
NL8303185A (nl) 1983-09-15 1985-04-01 Philips Nv Hybried luidsprekersysteem eventueel met een of meer korrektieketens.
JPH02121497A (ja) 1988-10-31 1990-05-09 Victor Co Of Japan Ltd デジタルスピーカユニツト及びその駆動装置
JPH0748914B2 (ja) 1989-08-05 1995-05-24 松下電器産業株式会社 デジタルプリアンプ
JPH03216025A (ja) 1990-01-22 1991-09-24 Nec Corp 並列直列変換器
JPH05199575A (ja) 1990-12-25 1993-08-06 Sakai Shoji Kk スピーカ装置
JPH04355599A (ja) 1991-05-31 1992-12-09 Matsushita Electric Ind Co Ltd ディジタルスピーカ
JP2828543B2 (ja) 1991-08-02 1998-11-25 シャープ株式会社 スピーカ駆動回路
US5347587A (en) 1991-11-20 1994-09-13 Sharp Kabushiki Kaisha Speaker driving device
JP2683310B2 (ja) 1991-11-20 1997-11-26 シャープ株式会社 スピーカ駆動回路
JP3123286B2 (ja) 1993-02-18 2001-01-09 ソニー株式会社 ディジタル信号処理装置又は方法、及び記録媒体
JP2880372B2 (ja) 1993-05-18 1999-04-05 シャープ株式会社 スピーカ駆動装置
US5404142A (en) 1993-08-05 1995-04-04 Analog Devices, Incorporated Data-directed scrambler for multi-bit noise shaping D/A converters
JP2945570B2 (ja) 1993-10-29 1999-09-06 シャープ株式会社 信号処理装置
JP3469326B2 (ja) * 1994-08-16 2003-11-25 バー−ブラウン・コーポレーション デジタル−アナログ変換器
JPH0865791A (ja) 1994-08-25 1996-03-08 Fujitsu Ten Ltd スピーカのボイスコイル
JP3367800B2 (ja) 1994-09-30 2003-01-20 株式会社東芝 選択装置およびこれを用いたａ／ｄ変換器並びにｄ／ａ変換器
JP3338268B2 (ja) * 1995-12-28 2002-10-28 株式会社東芝 選択装置
US5872532A (en) * 1994-09-30 1999-02-16 Kabushiki Kaisha Toshiba Selection apparatus
GB9506725D0 (en) 1995-03-31 1995-05-24 Hooley Anthony Improvements in or relating to loudspeakers
JPH0918660A (ja) 1995-06-27 1997-01-17 Ricoh Co Ltd 原稿読取装置
JP3185963B2 (ja) 1995-07-28 2001-07-11 日本電信電話株式会社 スピーカ駆動回路
JPH1051888A (ja) 1996-05-28 1998-02-20 Sony Corp スピーカ装置および音声再生システム
JPH1013986A (ja) 1996-06-18 1998-01-16 Sony Corp スピーカ装置
US6216052B1 (en) 1996-10-23 2001-04-10 Advanced Micro Devices, Inc. Noise elimination in a USB codec
JPH10145887A (ja) * 1996-11-07 1998-05-29 Sony Corp スピーカ装置
JPH10276093A (ja) 1997-03-28 1998-10-13 Sony Corp Ｄ／ａ変換器
JPH10276490A (ja) 1997-03-31 1998-10-13 Sony Corp 音響変換器
US5982317A (en) 1997-04-18 1999-11-09 Jesper Steensgaard-Madsen Oversampled digital-to-analog converter based on nonlinear separation and linear recombination
US6243472B1 (en) 1997-09-17 2001-06-05 Frank Albert Bilan Fully integrated amplified loudspeaker
JP3369448B2 (ja) 1997-09-29 2003-01-20 シャープ株式会社 ディジタルスイッチングアンプ
JPH11122110A (ja) * 1997-10-15 1999-04-30 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JP4221792B2 (ja) 1998-01-09 2009-02-12 ソニー株式会社 スピーカ装置及びオーディオ信号送信装置
US6492761B1 (en) 1998-01-20 2002-12-10 Ericsson Inc. Digital piezoelectric transducers and methods
JP3369503B2 (ja) 1998-03-10 2003-01-20 シャープ株式会社 ディジタルスイッチングアンプ
JP2000078015A (ja) 1998-09-02 2000-03-14 Asahi Kasei Microsystems Kk マルチビット型ｄ／ａ変換器及びデルタシグマ型ａ／ｄ変換器
JP3232457B2 (ja) 1999-02-05 2001-11-26 日本プレシジョン・サーキッツ株式会社 デルタシグマ方式ｄ／ａ変換器
JP3516878B2 (ja) 1999-03-16 2004-04-05 シャープ株式会社 Δς変調を用いるスイッチング増幅器
GB2349756B (en) 1999-05-06 2003-05-14 Sony Uk Ltd Signal processors
JP2000341794A (ja) 1999-05-28 2000-12-08 Nec Viewtechnology Ltd 密閉箱型直接放射平面スピーカ
DE69939976D1 (de) 1999-05-28 2009-01-08 Texas Instruments Inc Digitaler Lautsprecher
JP3789685B2 (ja) 1999-07-02 2006-06-28 富士通株式会社 マイクロホンアレイ装置
JP3340404B2 (ja) 1999-07-23 2002-11-05 株式会社 デジアン・テクノロジー Ｄ／ａ変換器
JP5306565B2 (ja) 1999-09-29 2013-10-02 ヤマハ株式会社 音響指向方法および装置
JP4583689B2 (ja) * 1999-10-27 2010-11-17 エヌエックスピー ビー ヴィ デジタル−アナログ・コンバータ
US20040223622A1 (en) 1999-12-01 2004-11-11 Lindemann Eric Lee Digital wireless loudspeaker system
US6531973B2 (en) 2000-09-11 2003-03-11 Broadcom Corporation Sigma-delta digital-to-analog converter
DE60119476T2 (de) 2000-10-26 2006-11-23 Fujitsu Ltd., Kawasaki Segmentierte Schaltungsanordnung
JP2002216026A (ja) 2000-11-17 2002-08-02 Sony Corp 情報通信システム、エージェント端末、情報配信システム、エージェントプログラムが記憶された記憶媒体、エージェントアクセスプログラムが記憶された記憶媒体、専用処理プログラムが記憶された記憶媒体、エージェントプログラム、エージェントアクセスプログラム、及び、専用処理プログラム
US7058463B1 (en) 2000-12-29 2006-06-06 Nokia Corporation Method and apparatus for implementing a class D driver and speaker system
JP2002374170A (ja) 2001-06-12 2002-12-26 Nippon Precision Circuits Inc １ビットｄ／ａ変換器
WO2003017717A2 (en) 2001-08-17 2003-02-27 Carnegie Mellon University Method and apparatus for reconstruction of soundwaves from digital signals
US6697004B1 (en) 2001-10-01 2004-02-24 Silicon Wave, Inc. Partial mismatch-shaping digital-to-analog converter
JP2003157972A (ja) 2001-11-21 2003-05-30 Sharp Corp 無機ｅｌ素子およびその製造方法
AU2002358454A1 (en) 2001-11-30 2003-06-10 Sonion A/S A high efficiency driver for miniature loudspeakers
US6983052B2 (en) 2001-12-29 2006-01-03 Alpine Electronics, Inc Vehicle power amplifier and voltage supply thereof
US6606044B2 (en) 2002-01-02 2003-08-12 Motorola, Inc. Method and apparatus for generating a pulse width modulated signal
JP2003216163A (ja) 2002-01-21 2003-07-30 Denso Corp 騒音制御装置
WO2003063158A2 (en) 2002-01-23 2003-07-31 Koninklijke Philips Electronics N.V. Mixing system for mixing oversampled digital audio signals
GB0203895D0 (en) 2002-02-19 2002-04-03 1 Ltd Compact surround-sound system
US7483540B2 (en) 2002-03-25 2009-01-27 Bose Corporation Automatic audio system equalizing
US6563448B1 (en) 2002-04-29 2003-05-13 Texas Instruments Incorporated Flexible sample rate converter for multimedia digital-to-analog conversion in a wireless telephone
KR20030086896A (ko) 2002-05-03 2003-11-12 톰슨 라이센싱 소시에떼 아노님 온도계 코드 디지털-오디오 변환기
EP1504367A4 (en) 2002-05-09 2009-04-08 Netstreams Llc AUDIO NETWORK DISTRIBUTION SYSTEM
CN1388729A (zh) 2002-07-01 2003-01-01 斯贝克电子（嘉善）有限公司 双对称磁路双音圈双定心支片扬声器
US6738003B2 (en) 2002-07-08 2004-05-18 Cirrus Logic, Inc. Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same
US6940343B2 (en) 2002-08-14 2005-09-06 Ami Semiconductor, Inc. Amplifier
US6738004B2 (en) 2002-08-15 2004-05-18 Cirrus Logic, Inc. Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator
JP4067548B2 (ja) 2002-10-29 2008-03-26 シャープ株式会社 デジタル信号処理装置及び音声信号再生装置
US6853325B2 (en) 2002-12-27 2005-02-08 Renesas Technology Corp. Pulse width modulation digital amplifier
JP4326933B2 (ja) 2002-12-27 2009-09-09 株式会社ルネサステクノロジ デジタルアンプ
US20050031151A1 (en) 2003-04-30 2005-02-10 Louis Melillo Speaker with adjustable voice coil impedance
US7053700B2 (en) 2003-06-02 2006-05-30 Nortel Networks Limited High-efficiency amplifier and method
US7058464B2 (en) 2003-07-17 2006-06-06 Ess Technology, Inc. Device and method for signal processing
US6885330B2 (en) 2003-09-05 2005-04-26 Cirrus Logic, Inc. Data converters with ternary pulse width modulation output stages and methods and systems using the same
US6940436B2 (en) 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
CN100581032C (zh) 2003-12-01 2010-01-13 音频专用集成电路公司 具有电压泵的麦克风
US7193548B2 (en) 2004-01-30 2007-03-20 Hrl Laboratories, Llc Switching arrangement and DAC mismatch shaper using the same
EP1596625A1 (en) 2004-05-11 2005-11-16 AKG Acoustics GmbH Circuit for the control of a loudspeaker
US7792311B1 (en) 2004-05-15 2010-09-07 Sonos, Inc., Method and apparatus for automatically enabling subwoofer channel audio based on detection of subwoofer device
KR20050112363A (ko) 2004-05-25 2005-11-30 삼성전자주식회사 표시 장치
US6930625B1 (en) 2004-06-04 2005-08-16 Realtek Semiconductor Corp Multi-thread parallel processing sigma-delta ADC
US7378903B2 (en) 2004-06-07 2008-05-27 Sonos, Inc. System and method for minimizing DC offset in outputs of audio power amplifiers
JP3970266B2 (ja) 2004-06-23 2007-09-05 株式会社半導体理工学研究センター 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機
JP3819010B2 (ja) 2004-06-30 2006-09-06 日本テキサス・インスツルメンツ株式会社 デジタルエンコーダ、および、それに用いたデジタルアナログ変換器
JP2006067008A (ja) 2004-08-24 2006-03-09 Yamaha Corp スピーカ
JP4568572B2 (ja) 2004-10-07 2010-10-27 ローム株式会社 音声信号出力回路、および音声出力を発生する電子機器
TWI253055B (en) 2004-10-11 2006-04-11 Sunplus Technology Co Ltd Sound playing device using sigma-delta pulse width modulation
US7653447B2 (en) 2004-12-30 2010-01-26 Mondo Systems, Inc. Integrated audio video signal processing system using centralized processing of signals
US8880205B2 (en) 2004-12-30 2014-11-04 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US7825986B2 (en) 2004-12-30 2010-11-02 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals and other peripheral device
DE602005018012D1 (de) 2005-02-10 2010-01-14 St Microelectronics Srl Dynamikbereichsverbesserung eines Multibit-Analog-Digital-Wandlers
JP2006303618A (ja) 2005-04-15 2006-11-02 Hosiden Corp スピーカ駆動システム
JP2006319535A (ja) 2005-05-11 2006-11-24 Yamaha Corp 音響再生装置
JP2006339852A (ja) 2005-05-31 2006-12-14 Toshiba Corp 情報処理装置およびモジュール選択方法
JP4483707B2 (ja) 2005-06-01 2010-06-16 船井電機株式会社 ディスクローダ内蔵型テレビ、ディスク有無表示装置
US7317413B2 (en) 2005-06-23 2008-01-08 Ying Lau Lee Multi-channel digital to analog (D/A) conversion
US20070032895A1 (en) 2005-07-29 2007-02-08 Fawad Nackvi Loudspeaker with demonstration mode
JP4859925B2 (ja) 2005-08-30 2012-01-25 エルジー エレクトロニクス インコーポレイティド オーディオ信号デコーディング方法及びその装置
WO2007028094A1 (en) 2005-09-02 2007-03-08 Harman International Industries, Incorporated Self-calibrating loudspeaker
KR100622078B1 (ko) 2005-11-21 2006-09-13 주식회사 솔리토닉스 초지향성 스피커 시스템 및 신호처리 방법
US8036402B2 (en) 2005-12-15 2011-10-11 Harman International Industries, Incorporated Distortion compensation
US8385561B2 (en) 2006-03-13 2013-02-26 F. Davis Merrey Digital power link audio distribution system and components thereof
JP4887875B2 (ja) * 2006-04-06 2012-02-29 日本テキサス・インスツルメンツ株式会社 ダイナミック・エレメント・マッチング方法及び装置
GB2446966B (en) 2006-04-12 2010-07-07 Wolfson Microelectronics Plc Digital circuit arrangements for ambient noise-reduction
CN102684699B (zh) 2006-05-21 2015-03-18 株式会社特瑞君思半导体 声音再现用数据变换装置
SG171693A1 (en) 2006-05-22 2011-06-29 Audio Pixels Ltd Volume and tone control in direct digital speakers
US7492297B2 (en) 2006-08-11 2009-02-17 Realtek Semiconductor Corp. Digital-to-analog converter and method thereof
US8392366B2 (en) 2006-08-29 2013-03-05 Microsoft Corporation Changing number of machines running distributed hyperlink database
JP4844306B2 (ja) 2006-09-07 2011-12-28 ヤマハ株式会社 アレイスピーカ装置
JP5143748B2 (ja) 2006-12-27 2013-02-13 シャープ株式会社 Δς変調型デジタルアナログ変換器、デジタル信号処理方法、およびａｖ装置
JP4805177B2 (ja) 2007-01-31 2011-11-02 シャープ株式会社 ディジタルアンプ、および、ディジタルアンプの制御方法
JP4882773B2 (ja) 2007-02-05 2012-02-22 ソニー株式会社 信号処理装置、信号処理方法
JP5439707B2 (ja) 2007-03-02 2014-03-12 ソニー株式会社 信号処理装置、信号処理方法
US20110051954A1 (en) 2008-01-29 2011-03-03 Audioasics A/S Signal conditioner with suppression of interfering signals
US7656337B2 (en) * 2008-03-31 2010-02-02 Linear Technology Corporation Method and system for bit polarization coding
US7710300B2 (en) 2008-04-03 2010-05-04 Broadcom Corporation Segmented data shuffler apparatus for a digital to analog converter (DAC)
US8335327B2 (en) 2008-04-18 2012-12-18 Csr Technology Inc. Audio signal amplifier for karaoke player
JP5552614B2 (ja) 2008-06-16 2014-07-16 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
KR101649390B1 (ko) 2009-03-11 2016-08-19 미쓰비시 엔피쯔 가부시키가이샤 스피커 유닛
JP5324308B2 (ja) 2009-04-30 2013-10-23 三菱鉛筆株式会社 スピーカユニット
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8098718B2 (en) 2009-07-01 2012-01-17 Qualcomm Incorporated Apparatus and methods for digital-to-analog conversion with vector quantization
CN101986721B (zh) 2010-10-22 2014-07-09 苏州上声电子有限公司 全数字式扬声器装置
JP2012227589A (ja) 2011-04-15 2012-11-15 Clarion Co Ltd デジタルスピーカーシステム
JP2012227598A (ja) 2011-04-15 2012-11-15 Ricoh Co Ltd 画像処理装置、画像形成装置、画像処理方法、画像処理プログラム及び記録媒体
CN103167380B (zh) 2011-12-13 2015-09-09 中国科学院声学研究所 一种数字化超指向性扬声器系统
JP2013157972A (ja) 2012-02-01 2013-08-15 Onkyo Corp デジタルスピーカー装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192703A1 (en) * 2005-02-17 2006-08-31 Yung-Chih Yen Method and Related Apparatus for Digital-Analog Conversion
TW200631326A (en) * 2005-02-17 2006-09-01 Via Tech Inc Method and related apparatus for digital/analogue conversion
CN101160723A (zh) * 2005-04-18 2008-04-09 模拟设备股份有限公司 用于过采样数据转换的三层逻辑数据混洗的系统和方法
CN101558567A (zh) * 2006-12-13 2009-10-14 摩托罗拉公司 用于使用非均匀采样检测频带中的信号存在的方法和装置
CN101207384A (zh) * 2006-12-18 2008-06-25 财团法人工业技术研究院 模/数转换系统

Also Published As

Publication number Publication date
JPWO2011070810A1 (ja) 2013-04-22
KR101615400B1 (ko) 2016-04-25
EP2391014A4 (en) 2014-01-08
US9735796B2 (en) 2017-08-15
WO2011070810A1 (ja) 2011-06-16
JP2014187711A (ja) 2014-10-02
EP2391014B1 (en) 2017-12-27
CN102474266B (zh) 2015-06-24
JP5945618B2 (ja) 2016-07-05
US20120057727A1 (en) 2012-03-08
CN104901693B (zh) 2018-07-10
EP2391014A1 (en) 2011-11-30
CN102474266A (zh) 2012-05-23
JP5738458B2 (ja) 2015-06-24
KR20120099809A (ko) 2012-09-12
US9300310B2 (en) 2016-03-29
US20160036459A1 (en) 2016-02-04
JP5568752B2 (ja) 2014-08-13
JP2015165697A (ja) 2015-09-17

Similar Documents

Publication Publication Date Title
CN102474266B (zh) 选择装置
US8482446B2 (en) A/D converter circuit, electronic apparatus and A/D conversion method
CN101345526B (zh) 模拟-数字转换器及其控制方法以及无线收发两用电路
CN102843137B (zh) 同时采样的单端和差分二输入模数转换器
CN100512016C (zh) 模数转换器
CN1286273C (zh) 将多位数字输入信号转换成模拟输出信号的数模转换器
EP2475102A1 (en) Switched capacitor circuit and ad conversion circuit
CN101939918A (zh) 具有可变增益的模数转换器及其方法
CN100530978C (zh) 半导体电路装置
CN102130688A (zh) 电阻网络型数模转换器结构
CN103095300A (zh) 逐次逼近模拟至数字转换器及转换方法
CN1809962A (zh) 高分辨率数字模拟转换器装置
CN104917528A (zh) Ad 变换电路
US20030164786A1 (en) Programmable architecture analog-to-digital converter
US20090167582A1 (en) Sample and hold circuit, multiplying D/A converter having the same, and A/D converter having the same
US7911369B2 (en) Pipelined AD converter
US7471227B2 (en) Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter
KR100685191B1 (ko) 아날로그 신호 출력 회로 및 이 아날로그 신호 출력회로를 사용한 멀티 레벨 δ∑변조기
US7746261B2 (en) Variable gain amplifier and D/A converter
JP4442703B2 (ja) サンプルホールド回路、マルチプライングｄ／ａコンバータおよびａ／ｄコンバータ
JP4506864B2 (ja) 可変ゲイン増幅器
CN112838866A (zh) 校准逻辑控制电路及方法、逐次逼近型模数转换器
EP1763140B1 (en) Capacitive digital to analog and analog to digital converters
CN101615908B (zh) 模数转换器
US20100134337A1 (en) Analog-digital conversion cell and analog-digital converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180710

Termination date: 20210531

CF01 Termination of patent right due to non-payment of annual fee