CN101160723A - 用于过采样数据转换的三层逻辑数据混洗的系统和方法 - Google Patents

用于过采样数据转换的三层逻辑数据混洗的系统和方法 Download PDF

Info

Publication number
CN101160723A
CN101160723A CNA200680012171XA CN200680012171A CN101160723A CN 101160723 A CN101160723 A CN 101160723A CN A200680012171X A CNA200680012171X A CN A200680012171XA CN 200680012171 A CN200680012171 A CN 200680012171A CN 101160723 A CN101160723 A CN 101160723A
Authority
CN
China
Prior art keywords
data
thermometer
output
negative
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680012171XA
Other languages
English (en)
Other versions
CN101160723B (zh
Inventor
K·Q·纽耶恩
R·舒瑞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101160723A publication Critical patent/CN101160723A/zh
Application granted granted Critical
Publication of CN101160723B publication Critical patent/CN101160723B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/067—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using different permutation circuits for different parts of the digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Communication Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

揭示了一种用于在数据转换器中处理数字信号的系统。该系统包括温度计编码器，用于接收带符号的二进制数据并提供带符号的温度计数据。带符号的温度计数据包括正的温度计数据和负的温度计数据。该系统还包括混洗器，它接收响应于正的温度计数据的正的输入数据，它还接收响应于负的温度计数据的负的输入数据。该系统还包括解码器，用于接收来自混洗器的输出数据并将解码后的数据提供到模拟输出级。

Description

用于过采样数据转换的三层逻辑数据混洗的系统和方法
发明背景
本发明一般涉及∑-Δ噪声整形类型的混合信号转换器，尤其涉及使用均匀加权元素的混合信号数模转换器。
∑-Δ数模转换器(DAC)提供了一种以与常规Nyquist转换器相比相对较低的成本来实现高分辨率和低失真的手段。在典型的多位噪声整形过采样DAC中，首先按过采样比(OSR)对数字输入进行提升采样，并且对其进行滤波以抑制频带外的图像。然后，使用∑-Δ调制器以将字宽减小到可管理的大小，同时将频带内的噪声整形到更高的频率范围中。使用二进制到温度计编码器将二进制数据转换成温度计-代码数据。例如，美国专利5,404,142揭示了一种数据定向扰频技术，其中量化的经噪声整形的字首先被转换成温度计代码。然后，使用数据定向混洗器(shuffler)，以动态地选择输出级的一组元件。所选元件的个数等于有效的温度计代码的个数。然后，根据混洗器的决定，模拟输出级通过接通所选的那组元件，将混洗器的输出转换成模拟量。
现有技术的温度计代码DAC包括电流导引部分和I-V转换器，该I-V转换器包括用于控制BIT和
Figure S200680012171XD00011
(或BITB)信号的DAC单元驱动器。通过将BIT和BITB信号的交叉点设计成一个在普通模式电压之上的Vgs，DAC单元输出波形中的符号间干扰(ISI)将达到最小。Vgs被定义成当各自传导输出电流的一半时DAC开关的栅极-源极电压。
因为真实器件总有缺陷，所以电流单元将不会精确地匹配。这种失配问题使重新构造出的模拟信号中有谐波失真和噪声。由此，转换器的性能受限于这些元件的匹配。市售的硅处理工艺只能够提供12位的无需校准或修整的匹配。
已对这种元件失配进行了充分地研究并且提出了许多方法以将这种失配误差转换成频谱整形噪声。通过将这种失配误差整形成频带外的频率范围，转换器的信噪比(SNR)和动态范围(DNR)都得到了极大地提高。在这些方法中，使用混洗器(有时候也被称为扰频器)，以针对每一个数字输入代码动态地选择一组元件，使得随着时间的推移每一个元件都得到等同利用。这意味着每一对元件之间的差异的初积分是零，因此，等价于一阶噪声整形∑-Δ转换器。唯一的差别是，在正常的∑-Δ转换器中振幅误差经噪声整形，而在数据混洗器中该元件的使用过程中的误差经噪声整形。美国专利6,614,377揭示了现有技术蝶式混洗器的一个示例。然而，常规温度计代码电流导引DAC的缺点是热噪声性能。特别是，当数据是零时，一半的切换电流源中连接到I-V转换器的一个求和点，而另一半则连接到其它求和点。此外，顶部电流源总是连接到求和点。这些电流源是DAC输出中的主要噪声源并且指示了该转换器的SNR。
另一种没有上述噪声问题的常规DAC体系结构包括三层逻辑温度计电流导引DAC，它包括用于位0-15中的每一个的一对电流源(正的和负的)。因为每一对电流源可以以三种不同的方式连接到求和点，所以每一对可能贡献正的电荷量、负的电荷量、或根本没有贡献。当数据是零时，所有的电流源都连接到缓冲放大器以维持其恰当的漏极电压。因此，转换器的主要噪声源现在就来自I-V放大器，通过设计这比上述电流源的情况要小很多。因此，SNR得到了显著的提高。然而，这种体系结构的困难在于它同样会产生上述的元件失配。现有技术的元件混洗器不适用于这种体系结构，因为它们只能混洗“1”和“0”。
因此，需要一种能进一步减小元件失配的改进型∑-Δ噪声整形DAC。
发明内容
根据一个实施方式，本发明提供了一种用于在数据转换器中处理数字信号的系统。该系统包括用于接收带符号的二进制数据并用于提供带符号的温度计数据的温度计编码器。带符号的温度计数据包括正的温度计数据和负的温度计数据。该系统还包括混洗器，该混洗器接收响应于正温度计数据的正输入数据并且还接收响应于负温度计数据的负输入数据。该系统还包括解码器，用于接收来自混洗器的输出数据并将解码后的数据提供给模拟输出级。
根据另一个实施方式，本发明提供了一种用于在数据转换器中处理数字信号的系统，该系统包括温度计编码器、混洗器和解码器。该温度计编码器用于接收带符号的二进制数据，并且还用于提供带符号的温度计数据。该混洗器接收带符号的温度计数据并且提供三层逻辑输出，该输出包括正状态输出、负状态输出和零状态输出。该解码器用于接收来自混洗器的输出数据并且将解码后的数据提供到模拟输出级。
根据另一个实施方式，本发明提供了一种在数据转换器中处理数字信号的方法，该方法包括如下步骤：在温度计编码器处接收带符号的二进制数据；提供带符号的温度计数据；在混洗器处接收带符号的温度计数据；提供包括正状态输出、负状态输出和零状态输出的三层逻辑输出；在解码器处接收来自混洗器的输出数据；以及将解码后的数据提供给模拟输出级。
附图说明
参照附图可以对下面的描述作进一步理解，其中：
图1示出了根据本发明一实施方式的系统的功能框图；
图2A-2C示出了根据本发明一实施方式的3位桶形移位器的图解功能描绘；
图3示出了根据本发明一实施方式的3位带符号的温度计逻辑编码器的图解功能视图；
图4示出了根据本发明一实施方式的三层逻辑混洗单元的图解视图；
图5示出了根据本发明一实施方式的混洗单元的真值表；
图6示出了根据本发明一实施方式的3位三层逻辑混洗器的图解视图；
图7示出了根据本发明另一实施方式的4位三层逻辑混洗器的图解视图；
图8示出了根据本发明一实施方式的DAC单元的示意图；
图9示出了根据本发明一实施方式的基于或非门的DAC单元驱动器的示意图；
图10示出了根据本发明另一实施方式的基于与非门的DAC单元驱动器的示意图；
图11示出了在以及失配为0.5％的情况下用于4位二阶DAC的仿真的图示；以及
图12示出了在-60 dBFS输入的情况下图11的仿真的图示。
这些附图仅用于说明。
具体实施方式
本发明提供了一种能处理“+1”、“0”和“-1”或三层逻辑数据的混洗器，还特别提供了一种DAC单元驱动器，该驱动器能产生用于驱动BIT、BITB和ZERO的三种信号同时使输出波形中的ISI达到最小。
本发明提供了三层逻辑温度计(带符号的温度计)编码器、混洗器、控制逻辑解码器以及DAC单元驱动器。三层逻辑温度计编码器的功能是将带符号的二进制数据编码成带符号的温度计代码。控制逻辑解码器的功能是将混洗器的输出解码成用于输出级的控制信号。混洗器的功能是将失配误差整形到频带外频率范围中。图1示出了根据本发明一实施方式的系统10的框图。
如图1所示，带符号的二进制数据被带符号的二进制温度计编码器12接收到，该编码器12将带符号的温度计数据提供给用于正数据的随机桶形移位器14和用于负数据的随机桶形移位器16。随机桶形移位器14和16的输出分别被提供给三层逻辑混洗器18，并且混洗器18所输出的带符号的经混洗的温度计数据被提供给控制逻辑解码器20，该解码器20向DAC提供控制信号。
元件ui的失配误差被定义成元件真实数值与所有元件的平均数值之差。具体来讲，对于N-元件温度计DAC而言，元件ui的误差是：
e i = u i - 1 N Σ k = 0 N - 1 u k
每一次当数据是“+1”且元件ui被选中时，贡献到该输出的误差就是+ei。每一次当数据是“-1”且元件ui被选中时，贡献到该输出的误差就是-ei。当数据是零时，在该特定时钟周期内由元件ui贡献的误差是零。
混洗器具有两种功能。首先，它选择这些元件，使得每一个元件的误差的平均贡献是零。第二，每一个元件的平均使用情况与所有其它元件相比保持均等。第一个功能是由根据本发明一实施方式的混洗器单元来实现的，而第二个功能是由整个混洗器中的蝶式连接来实现的。通过以数据定向方式使这些元件的使用情况混洗，失配误差便被转换成噪声并且被整形到频带外的频率范围中。
本发明还提供了由随机数发生器来控制的两种桶形移位器。这些筒形移位器用于对混洗器的数字输入信号进行解相关处理，使得混洗器单元不产生闲音(idle tone)。图2A、2B和2C示出了当数据是3且移位分别是0、2和6时3位随机桶形移位器的操作过程。例如，在图2A中，数据是代码3(如图中22处所示)，并且伪随机发生器所产生的移位控制是0，该数据将占据底部3位。当移位控制大于0时，数据将向上移动相应个数的位置(比如图2B和2C中的24和26处所示的2或6个位置)并且如有必要的话(比如如图2C所示那样)将回绕。
图3示出了3位带符号的温度计逻辑编码器30，同时出于说明的目的提供了关于代码的描述。输入数据是带符号的二进制数据(其中包括符号位数据[2]和幅值位数据[1]以及零位数据[0])，而输出数据是带符号的温度计数据(其中包括pos_out[0]、pos_out[1]、pos_out[2]、neg_out[0]、neg_out[1]、neg_out[2]和neg_out[3])。如代码中32处所示，正输出和负输出都首先初始化为0，然后，根据输入的数据数值，像图中34和36处所示那样正输出位或负输出位被确立(assert)为1。永远不会有正输出和负输出都被断言的情况，因为这代表了非法条件。
图4示出了根据本发明的一实施方式的混洗器单元40的示意图。混洗器单元40包括D触发器42和44，它们分别在输入46和48处接收时钟输入信号以及current_state_a和current_state_b信号。触发器42和44的Q输出被提供给或非门50和52，一起提供的还有如图所示的其它各触发器的
Figure S200680012171XD00051
输出。触发器42的Q输出提供了next_state_a，而触发器44的Q输出则提供了next_state_b。或非门50的输出被提供给异或(XOR)门54，一起提供的还有a_in_pos数据，并且或非门52的输出被提供给异或门56，一起提供的还有a_in_neg数据。异或门54的输出被提供给异或门58，一起提供的还有b_in_pos数据，并且异或门56的输出被提供给异或门60，一起提供的还有b_in_neg数据。异或门58的输出被提供给与门62和与非门64。异或门60的输出被提供给与门66，并且还被提供给与非门64。与非门64的输出被提供给与门62和66的输入。与门62和66的输出被分别提供给触发器42和44的D输入46和48。
用于正电路和负电路的a/b均衡是由加法器72、74、76和78提供的。特别是，异或门54的输出提供了swap pos信号以使加法器70和72的信号同步，并且异或门56提供了swap_neg信号以使加法器74和76的信号同步。
混洗器单元40的操作如下。在该时钟的上升沿，状态变量state_a和state_b得到更新。变量state_a记录了2个正输出中的哪一个先前曾使用过，而state_b则记录了2个负输出中的哪一个先前曾使用过。具体来讲，如果state_a是1，则先前曾使用过a_out_pos。同样，如果state_b是1，则先前曾使用过a_out_neg。当state_a和state_b都是1时，它们表示a_out_pos和a_out_neg先前都曾使用过，这意味着连接到a_out_pos和a_out_neg的元件所贡献的误差最终得到平衡并等于零。
图5中的80处示出了用于图4的混洗器单元40的逻辑电路的有效数值的真值表。尽管总共有64种输入组合，但是某些组合是不准许的，因为它们同时具有正的和负的输入(都是1)或者state_a和state_b同时等于1。图中82处示出了有效的输入可能组合，图中84处示出了有效的可能输出组合。
图6示出了3位三层逻辑混洗器，它接收8行输入并产生8行输出。该单元使用蝶式连接，其中成对的数据行像图示那样交叉耦合。特别是，该电路包括交换单元90，它接收输入数据neg_in[3]、pos_in[3]、neg_in[2]和pos_in[2]。交换单元92接收输入数据neg_in[1]、pos_in[1]、neg_in[0]和pos_in[0]。来自单元90的a_out_neg数据和a_out_pos数据被直接转移到单元94的a_in_neg和a_in_pos输入，而来自单元90的b_out_neg数据和b_out_pos数据被交叉到单元96的a_in_neg和a_in_pos输入。来自单元90的a_out_neg数据和a_out_pos数据被交叉到单元94的b_in_neg和b_in_pos输入，而来自单元90的b_out_neg数据和b_out_pos数据则被直接转移到单元96的b_in_neg和b_in_pos输入。
图7示出了4位三层逻辑混洗器电路，它接收8对输入并产生8对输出。该电路包括交换单元100、102、108和110，它们像上文结合图6的电路所描述的那样起作用。该电路还包括单元104、106、112和114，它们也像上文参照图6所描述那样起作用。在图7的电路中还提供了第二级，其中b_out_neg和b_out_pos数据被直接提供给单元116、118、120和122，而a_out_neg和a_out_pos数据则被交叉。特别是，单元108的a_out_neg和a_out_pos数据被交叉到单元120的a_in_neg和a_in_pos数据输入；单元110的a_out_neg和a_out_pos数据被交叉到单元122的a_in_neg和a_in_pos数据输入；单元112的a_out_neg和a_out_pos数据被交叉到单元116的a_in_neg和a_in_pos数据输入；并且单元114的a_out_neg和a_out_pos数据被交叉到单元118的a_in_neg和a_in_pos数据输入。因为每一个混洗器具有4个输出，因此它将连接到2对推挽电流单元。
图8示出了根据本发明一实施方式的DAC单元130，它包括放大器132、正电流源134、负电流源136以及开关138、140、142、144、146和148，它们被用于提供如图所示的BIT_PMOS、BITB_PMOS、BITB_NMOS和BIT_MOS输出。
图9示出了根据本发明一实施方式的DAC单元150，它使用了基于或非门的设计。特别是，电路150包括或非门152、160、162和164以及缓冲器154、156、158、168、172和176、以及反相器166、170和174。图10示出了根据本发明一实施方式的DAC单元180，它使用基于与非门的设计。特别是，该电路180包括或非门182以及与非门190、192和194，还包括缓冲器184、186、188、196、200、204以及反相器198、202和206。
图11示出了根据本发明一实施方式的三层逻辑数据定向混洗器的二阶4位DAC的输出频谱图。该DAC具有16个单位元件，它们具有0.5％rms的失配误差。图11示出了在210处的二阶噪声整形器的40dB/dec以及在212处的元件失配噪声整形的20dB/dec。图12示出了同一转换器的-60dBFS输出。特别是，图12示出了在214处的-100到-50 dBFS，其峰值示出在216处，220处示出了带有元件失配的仿真结果，而218处则示出了不带元件失配的理想结果。图11和12将混洗器的噪声整形效果显示成频谱图的20dB/dec斜率。
因此，在各种实施方式中，本发明提供了一种从带符号的二进制数据输入中产生带符号的温度计数据输出的方法，其中该方法包括产生两个温度计数据输出的步骤；一个对应于正输入数据，而另一个则对应于负输入数据。在其它实施方式中，本发明提供了一种用于对正的和负的温度计数据组进行预随机化处理的方法，并且可以进一步包括如下步骤：产生伪随机数；以及利用该伪随机数来控制两个桶形移位器以便在桶形移位器内移动温度计数据字的位置。
根据另一个实施方式，本发明提供了一种在带符号的温度计数据进入混洗器之前对这些数据先进行分组的方法，该方法包括如下步骤：将正的温度计数据分成两组；以及将负的温度计数据分成两组。
根据另一个实施方式，本发明提供了一种对带符号的温度计数据进行混洗的方法，该方法包括如下步骤：产生混洗器单元；产生状态变量，并且基于先前的状态变量和当前的输入在混洗器单元中产生交换控制信号；将混洗器单元的输入直接连接到上述输出；或者根据交换控制信号的数值在将输入连接到输出之前先交换这些输入。
根据另一个实施方式，本发明提供了带符号的温度计数据混洗器单元，它包括：一对正的温度计数据输入；一对负的温度计数据输入；一对正的温度计数据输出；一对负的温度计数据输出；以及数字信号和复位信号。
根据另一个实施方式，本发明还提供了：先前的混洗器单元的正的输出对可以连接到后面的混洗器单元的正的输入对；以及先前的混洗器单元的负的输出对可以连接到后面的混洗器单元的负的输入对；其中两种连接都遵循上述蝶式连接。
根据另一个实施方式，本发明提供了一种对混洗器的输出进行解码的方法，该方法包括如下步骤：从正的和负的输入中产生新的控制信号，其中当两种输入都较低时该控制信号被确立；将正的输入连接到一对开关；以及将负的输入连接到一对开关。
根据另一个实施方式，本发明提供了一种用于使电流源的漏电压保持在一已知的电平处的方法，该方法包括如下步骤：当输入控制信号都是零时，将电流源连接到参考电压缓冲器输出。
本领域的技术人员将会理解，在不背离本发明的精神和范围的情况下可以对上述各实施方式作出各种改变和修改。

Claims (17)

1.一种用于在数据转换器中处理数字信号的系统，所述系统包括：
温度计编码器，用于接收带符号的二进制数据并提供带符号的温度计数据，所述带符号的温度计数据包括正的温度计数据和负的温度计数据；
混洗器，接收响应于正的温度计数据的正的输入数据，并且还接收响应于负的温度计数据的负的输入数据；以及
解码器，用于接收来自所述混洗器的输出数据并且将解码后的数据提供给模拟输出级。
2.如权利要求1所述的系统，其特征在于，所述系统还包括：正的数据桶形移位器，插放在所述温度计编码器和所述混洗器之间；以及负的桶形移位器，插放在所述温度计编码器和所述混洗器之间。
3.如权利要求1所述的系统，其特征在于，所述温度计编码器包括：第一正的输出数据节点，用于提供正的温度计数据；以及负的输出节点，用于提供负的温度计数据。
4.如权利要求1所述的系统，其特征在于，所述混洗器包括多个混洗器单元，每一个混洗器单元都接收两对输入并提供两对输出，其中所述两对输出中的一对输出耦合到第二混洗器单元，而另一对输出则耦合到第三混洗器单元。
5.如权利要求4所述的系统，其特征在于，所述混洗器接收四对数据输入并提供四对数据输出。
6.如权利要求4所述的系统，其特征在于，每一个所述的混洗器单元都包括一对正的温度计数据输入、一对负的温度计数据输入、一对正的温度计数据输出、一对负的温度计数据输出、时钟信号以及复位信号。
7.如权利要求1所述的系统，其特征在于，所述模拟输出级包括三层逻辑输出驱动器，它提供正的输出、负的输出以及零输出。
8.如权利要求7所述的系统，其特征在于，每一个所述的混洗器单元都包括触发器。
9.一种用于在数据转换器中处理数字信号的系统，所述系统包括：
温度计编码器，用于接收带符号的二进制数据并提供带符号的温度计数据；
混洗器，接收所述带符号的温度计数据并且提供包括正的状态输出、负的状态输出和零状态输出的三层逻辑输出；以及
解码器，用于接收来自所述混洗器的输出数据并且将解码后的数据提供到模拟输出级。
10.如权利要求9所述的系统，其特征在于，所述带符号的温度计数据包括正的温度计数据和负的温度计数据。
11.如权利要求9所述的系统，其特征在于，所述系统还包括：正的数据桶形移位器，插放在所述温度计编码器和所述混洗器之间；以及负的桶形移位器，插放在所述温度计编码器和所述移位器之间。
12.如权利要求9所述的系统，其特征在于，所述混洗器包括多个混洗器单元，每一个混洗器单元都接收两对输入并提供两对输出，其中所述两对输出中的一对输出耦合到第二混洗器单元，而另一对输出则耦合到第三混洗器单元。
13.如权利要求12所述的系统，其特征在于，所述混洗器接收四对数据输入并提供四对数据输出。
14.如权利要求12所述的系统，其特征在于，每一个所述的混洗器单元都包括一对正的温度计数据输入、一对负的温度计数据输入、一对正的温度计数据输出、一对负的温度计数据输出、时钟信号以及复位信号。
15.如权利要求9所述的系统，其特征在于，所述混洗器用于：当所述零状态输出由所述混洗器提供时，电流源都耦合到参考电压。
16.一种用于在数据转换器中处理数字信号的方法，所述方法包括如下步骤：
在温度计编码器处接收带符号的二进制数据；
提供带符号的温度计数据；
在混洗器处接收所述带符号的温度计数据；
提供包括正的状态输出、负的状态输出和零状态输出的三层逻辑输出；
在解码器处接收来自所述混洗器的输出数据；以及
将解码后的数据提供到模拟输出级。
17.如权利要求16所述的方法，其特征在于，所述提供三层逻辑输出的步骤包括：当电流源都耦合到参考电压时，提供零状态输出。
CN200680012171XA 2005-04-18 2006-04-13 用于过采样数据转换的三层逻辑数据混洗的系统和方法 Expired - Fee Related CN101160723B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/108,443 2005-04-18
US11/108,443 US7079063B1 (en) 2005-04-18 2005-04-18 System and method for tri-level logic data shuffling for oversampling data conversion
PCT/US2006/013761 WO2006113299A1 (en) 2005-04-18 2006-04-13 System and method for tri-level logic data shuffling for oversampling data conversion

Publications (2)

Publication Number Publication Date
CN101160723A true CN101160723A (zh) 2008-04-09
CN101160723B CN101160723B (zh) 2012-05-23

Family

ID=36659126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680012171XA Expired - Fee Related CN101160723B (zh) 2005-04-18 2006-04-13 用于过采样数据转换的三层逻辑数据混洗的系统和方法

Country Status (7)

Country Link
US (1) US7079063B1 (zh)
EP (1) EP1872477B1 (zh)
JP (2) JP5063588B2 (zh)
CN (1) CN101160723B (zh)
AT (1) ATE483276T1 (zh)
DE (1) DE602006017193D1 (zh)
WO (1) WO2006113299A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577129A (zh) * 2009-09-22 2012-07-11 联发科技（新加坡）私人有限公司 具有三位准扰乱的数模转换系统与方法
CN104901693A (zh) * 2009-12-09 2015-09-09 株式会社特瑞君思半导体 选择装置
WO2017101302A1 (zh) * 2015-12-15 2017-06-22 深圳市中兴微电子技术有限公司 一种电流舵数模转换器及电流舵数模转化方法、存储介质
CN108847849A (zh) * 2018-07-25 2018-11-20 张家口浩扬科技有限公司 一种基本编解码单元以及编解码器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705757B2 (en) * 2007-11-30 2010-04-27 Analog Devices, Inc. Gain matching method and system for single bit gain ranging analog-to-digital converter
US7679539B2 (en) * 2008-03-25 2010-03-16 Megawin Technology Co., Ltd. Randomized thermometer-coding digital-to-analog converter and method therefor
US7777658B2 (en) * 2008-12-12 2010-08-17 Analog Devices, Inc. System and method for area-efficient three-level dynamic element matching
EP2237424B1 (en) 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8022850B2 (en) * 2009-09-25 2011-09-20 Freescale Semiconductor, Inc. Multiple-bit, digital-to-analog converters and conversion methods
US8847807B2 (en) 2012-11-26 2014-09-30 Analog Devices, Inc. Switching scheme for ISI mitigation in data converters
US8842032B2 (en) 2012-11-30 2014-09-23 Analog Devices, Inc. Enhanced second order noise shaped segmentation and dynamic element matching technique
US9065477B2 (en) 2013-09-03 2015-06-23 Analog Devices Global Linear and DC-accurate frontend DAC and input structure
US9065463B2 (en) 2013-10-11 2015-06-23 Analog Devices Global Method and apparatus for reducing capacitor induced ISI in DACS
EP2993787B1 (en) * 2014-09-05 2020-07-15 Dialog Semiconductor (UK) Ltd Generalized data weighted averaging method for equally weighted multi-bit D/A elements
US9397676B1 (en) 2015-09-29 2016-07-19 Analog Devices, Inc. Low power switching techniques for digital-to-analog converters
US10187230B1 (en) * 2017-09-08 2019-01-22 Inphi Corporation Equalization for transmitter input buffer array
KR102440369B1 (ko) 2018-01-22 2022-09-05 삼성전자주식회사 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법
US10581448B1 (en) * 2018-05-28 2020-03-03 Ali Tasdighi Far Thermometer current mode analog to digital converter
US10819365B1 (en) 2020-02-06 2020-10-27 Analog Devices, Inc. Utilizing current memory property in current steering digital-to-analog converters
US11658678B2 (en) 2020-08-10 2023-05-23 Analog Devices, Inc. System and method to enhance noise performance in a delta sigma converter
US11757466B2 (en) 2020-08-10 2023-09-12 Analog Devices, Inc. System and method for dynamic element matching for delta sigma converters
CN116488648B (zh) * 2023-05-23 2024-06-07 成都电科星拓科技有限公司 一种消除连续bubble的模糊处理方法、设备及存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3785137D1 (de) * 1986-09-26 1993-05-06 Siemens Ag Impulsformer.
JP2874218B2 (ja) * 1989-10-20 1999-03-24 ソニー株式会社 Ａ−ｄコンバータ
US5404142A (en) * 1993-08-05 1995-04-04 Analog Devices, Incorporated Data-directed scrambler for multi-bit noise shaping D/A converters
EP1071218B1 (en) * 1999-07-19 2009-09-09 Texas Instruments Inc. Differential unary coding for digital audio signals
US6414615B1 (en) 2000-03-22 2002-07-02 Raytheon Company Excess delay compensation in a delta sigma modulator analog-to-digital converter
EP1139571B1 (en) * 2000-03-31 2005-11-16 Texas Instruments Incorporated Pulse width modulation D/A-converter
IT1320694B1 (it) * 2000-10-06 2003-12-10 St Microelectronics Srl Metodo di equalizzazione dinamica degli elementi di un convertitoredigitale/analogico multibit integrato con uscita bilanciata per
US6518899B2 (en) * 2001-06-13 2003-02-11 Texas Instruments Incorporated Method and apparatus for spectral shaping of non-linearity in data converters
US6762702B2 (en) * 2002-01-24 2004-07-13 Broadcom Corporation Shuffler apparatus and related dynamic element matching technique for linearization of unit-element digital-to-analog converters
US6614377B1 (en) * 2002-02-08 2003-09-02 Analog Devices, Inc. Data-directed scrambler for noise-shaping mixed-signal converters with an arbitrary number of quantization levels
KR20030086896A (ko) * 2002-05-03 2003-11-12 톰슨 라이센싱 소시에떼 아노님 온도계 코드 디지털-오디오 변환기
KR100555498B1 (ko) * 2003-04-18 2006-03-03 삼성전자주식회사 데이터 전송속도를 향상시키는 송신기, 수신기 및 이를포함하는 데이터 인터페이스 시스템

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577129A (zh) * 2009-09-22 2012-07-11 联发科技（新加坡）私人有限公司 具有三位准扰乱的数模转换系统与方法
CN102577129B (zh) * 2009-09-22 2014-12-17 联发科技（新加坡）私人有限公司 具有三位准扰乱的数模转换系统与方法
CN104901693A (zh) * 2009-12-09 2015-09-09 株式会社特瑞君思半导体 选择装置
CN104901693B (zh) * 2009-12-09 2018-07-10 株式会社特瑞君思半导体 选择装置
WO2017101302A1 (zh) * 2015-12-15 2017-06-22 深圳市中兴微电子技术有限公司 一种电流舵数模转换器及电流舵数模转化方法、存储介质
CN108847849A (zh) * 2018-07-25 2018-11-20 张家口浩扬科技有限公司 一种基本编解码单元以及编解码器

Also Published As

Publication number Publication date
JP4991012B2 (ja) 2012-08-01
EP1872477A1 (en) 2008-01-02
JP2011125062A (ja) 2011-06-23
JP5063588B2 (ja) 2012-10-31
JP2008538483A (ja) 2008-10-23
WO2006113299A1 (en) 2006-10-26
CN101160723B (zh) 2012-05-23
DE602006017193D1 (de) 2010-11-11
ATE483276T1 (de) 2010-10-15
US7079063B1 (en) 2006-07-18
EP1872477B1 (en) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101160723B (zh) 用于过采样数据转换的三层逻辑数据混洗的系统和方法
US5404142A (en) Data-directed scrambler for multi-bit noise shaping D/A converters
EP2449681B1 (en) Current steering digital-to-analog converter
US7777658B2 (en) System and method for area-efficient three-level dynamic element matching
US8022850B2 (en) Multiple-bit, digital-to-analog converters and conversion methods
Nguyen et al. A 108 dB SNR, 1.1 mW oversampling audio DAC with a three-level DEM technique
CN101567692B (zh) 一种并行的高速动态元件匹配方法
CN106341134B (zh) 具有局部交错和重采样的数模转换器
KR100291233B1 (ko) 바이폴라소자균분디지탈아날로그신호변환을수행하는방법및장치
US6476748B1 (en) Method and apparatus for cyclic return to zero techniques for digital to analog convertors
CN109672444B (zh) 一种多通道时钟交织的超高速数模转换器
CN107947798A (zh) 电流舵型数模转换器高位电流源单元开关解码电路及方法
WO2013048450A1 (en) Resistor-based sigma-delta dac
US7205913B2 (en) Efficient data-directed scrambler for noise-shaping mixed-signal converters
US8085177B2 (en) Digital to analog converter system and method with multi-level scrambling
US7348813B1 (en) Circuits and methods for reducing the effects of level shifter delays in systems operating in multiple voltage domains
US10778240B1 (en) Device and method for digital to analog conversion
CN211959177U (zh) 图像传感器斜坡信号产生电路
CN109639276B (zh) 具有drrz校正功能的双倍时间交织电流舵型dac
CN114124052A (zh) 开关驱动器和包括开关驱动器的dac系统
Dutta et al. Analog to information converter based on random demodulation
JP3723362B2 (ja) フラッシュ方式アナログ／デジタル変換装置
US6903672B1 (en) Apparatus for and method of performing an analog to digital conversion
CN112290951B (zh) 数字模拟转换装置及其数字模拟转换方法
JP4704746B2 (ja) Ｄ／ａ変換器及びδσａ／ｄ変換器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

CF01 Termination of patent right due to non-payment of annual fee