JPH04355599A - ディジタルスピーカ - Google Patents
ディジタルスピーカInfo
- Publication number
- JPH04355599A JPH04355599A JP15789591A JP15789591A JPH04355599A JP H04355599 A JPH04355599 A JP H04355599A JP 15789591 A JP15789591 A JP 15789591A JP 15789591 A JP15789591 A JP 15789591A JP H04355599 A JPH04355599 A JP H04355599A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pwm
- audio
- pcm
- speaker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005236 sound signal Effects 0.000 claims abstract description 30
- 238000007493 shaping process Methods 0.000 claims abstract description 10
- 230000005284 excitation Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- BGPVFRJUHWVFKM-UHFFFAOYSA-N N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] Chemical compound N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] BGPVFRJUHWVFKM-UHFFFAOYSA-N 0.000 description 1
- 230000004323 axial length Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Audible-Bandwidth Dynamoelectric Transducers Other Than Pickups (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、 ディジタル音声信号
を直接音声に変換するディジタルスピーカに関するもの
である。
を直接音声に変換するディジタルスピーカに関するもの
である。
【０００２】
【従来の技術】近年、パルス符号変調（ＰＣＭ）された
ディジタル音声信号を直接音声に変換するディジタルス
ピーカが研究されている。ディジタル音声信号から音声
に高忠実度再生する際、その信号を電力増幅して発音さ
せる手段として、以下のようなものがある。 （１）ディジタル音声信号をＤ／Ａ変換した後、このア
ナログ音声信号をＡＢ級特性を有する電力増幅器に入力
してスピーカを発音させる。 （２）ＰＣＭ信号をパルス幅変調（ＰＷＭ）の信号に変
換した後、この信号をＤ級特性を有する電力増幅器でス
ピーカを発音させる。 （３）ＰＣＭ信号を並列のスイッチング信号に変換して
夫々複数のボイスコイルを直接励磁してディジタルスピ
ーカを発音させる。 前述した（１）の方法は現在最も一般的に行なわれてい
るものである。（２）の手段は、（１）における電力効
率を改善する方法として用いられる。
ディジタル音声信号を直接音声に変換するディジタルス
ピーカが研究されている。ディジタル音声信号から音声
に高忠実度再生する際、その信号を電力増幅して発音さ
せる手段として、以下のようなものがある。 （１）ディジタル音声信号をＤ／Ａ変換した後、このア
ナログ音声信号をＡＢ級特性を有する電力増幅器に入力
してスピーカを発音させる。 （２）ＰＣＭ信号をパルス幅変調（ＰＷＭ）の信号に変
換した後、この信号をＤ級特性を有する電力増幅器でス
ピーカを発音させる。 （３）ＰＣＭ信号を並列のスイッチング信号に変換して
夫々複数のボイスコイルを直接励磁してディジタルスピ
ーカを発音させる。 前述した（１）の方法は現在最も一般的に行なわれてい
るものである。（２）の手段は、（１）における電力効
率を改善する方法として用いられる。
【０００３】又（３）の方法は、ディジタル信号のビッ
ト数に対応した巻数比のボイスコイルを直接駆動するも
のである。しかしＰＣＭ信号の量子化ビット数が増加し
た場合、サンプリング周波数が高くなり、ＰＣＭ−ＰＷ
Ｍ変換器の機能を実現する回路素子に大きな制限を受け
る。例えば音声信号を４０ＫＨｚでサンプリングすると
、量子化ビット数を１６ビットとした場合、 ＰＣＭ−
ＰＷＭ変換器のクロック周波数Ｆｃ はＦｃ ≧４０Ｋ
Ｈｚ×２１６＝４０ＫＨｚ×６５５３６ ＝２．６ ×
１０９ Ｈｚとなる。このため回路素子やスイッチング
素子は実際に入手しにくい問題が起こる。
ト数に対応した巻数比のボイスコイルを直接駆動するも
のである。しかしＰＣＭ信号の量子化ビット数が増加し
た場合、サンプリング周波数が高くなり、ＰＣＭ−ＰＷ
Ｍ変換器の機能を実現する回路素子に大きな制限を受け
る。例えば音声信号を４０ＫＨｚでサンプリングすると
、量子化ビット数を１６ビットとした場合、 ＰＣＭ−
ＰＷＭ変換器のクロック周波数Ｆｃ はＦｃ ≧４０Ｋ
Ｈｚ×２１６＝４０ＫＨｚ×６５５３６ ＝２．６ ×
１０９ Ｈｚとなる。このため回路素子やスイッチング
素子は実際に入手しにくい問題が起こる。
【０００４】（３）の方法を改善したものとしては、例
えば特願昭５７ー１４５００６号のディジタル信号再生
装置の例がある。以下に従来のディジタルスピーカの一
例について説明する。図５はディジタル信号再生部を含
むディジタルスピーカの全体構成を示すブロック図であ
る。本図において、複数ビットのディジタル信号Ｓは一
旦下位のビットと上位のビットに分割され、例えば下位
のビットはＰＣＭ−ＰＷＭ変換器１に、上位のビットは
ＰＣＭ−ＰＷＭ変換器２に与えられ、夫々ＰＷＭ信号に
変換される。そしてこれらのＰＷＭ信号はスイッチング
部３及び４で電力増幅されてパルス電流となる。スピー
カ５の振動板を駆動するボビン６には巻数の異なる２種
類のボイスコイル７及び８が形成されている。ボイスコ
イル８の巻数はボイスコイル７の巻数より２のｎ乗倍に
なるよう構成されている。このボイスコイル７及び８に
スイッチング部３及び４のパルス電流が与えられと、ス
ピーカ５はディジタル信号Ｓの大きさに対応して音声を
出力する。
えば特願昭５７ー１４５００６号のディジタル信号再生
装置の例がある。以下に従来のディジタルスピーカの一
例について説明する。図５はディジタル信号再生部を含
むディジタルスピーカの全体構成を示すブロック図であ
る。本図において、複数ビットのディジタル信号Ｓは一
旦下位のビットと上位のビットに分割され、例えば下位
のビットはＰＣＭ−ＰＷＭ変換器１に、上位のビットは
ＰＣＭ−ＰＷＭ変換器２に与えられ、夫々ＰＷＭ信号に
変換される。そしてこれらのＰＷＭ信号はスイッチング
部３及び４で電力増幅されてパルス電流となる。スピー
カ５の振動板を駆動するボビン６には巻数の異なる２種
類のボイスコイル７及び８が形成されている。ボイスコ
イル８の巻数はボイスコイル７の巻数より２のｎ乗倍に
なるよう構成されている。このボイスコイル７及び８に
スイッチング部３及び４のパルス電流が与えられと、ス
ピーカ５はディジタル信号Ｓの大きさに対応して音声を
出力する。
【０００５】このようなディジタルスピーカでは、ＰＣ
Ｍ信号の単位符号が１２ビットで構成される場合、分割
しない場合のクロック周波数をＦ１ とし、２分割の場
合のクロック周波数をＦ２ として、サンプリング周波
数を４０ＫＨｚの場合で比較すると次のようになる。 Ｆ１ ＝４０ＫＨｚ×２１２≒４０ＫＨｚ×４０９６＝
１６３ ＭＨｚＦ２ ＝４０ＫＨｚ×２６ ≒４０ＫＨ
ｚ× ６４＝２．５ ＭＨｚこのようにディジタル信
号Ｓを２分割すると、クロック信号は極端に低い周波数
になる。従ってこのようなＰＣＭ−ＰＷＭ変換器を用い
るとスイッチング時に発生する問題を少なくできる利点
がある。
Ｍ信号の単位符号が１２ビットで構成される場合、分割
しない場合のクロック周波数をＦ１ とし、２分割の場
合のクロック周波数をＦ２ として、サンプリング周波
数を４０ＫＨｚの場合で比較すると次のようになる。 Ｆ１ ＝４０ＫＨｚ×２１２≒４０ＫＨｚ×４０９６＝
１６３ ＭＨｚＦ２ ＝４０ＫＨｚ×２６ ≒４０ＫＨ
ｚ× ６４＝２．５ ＭＨｚこのようにディジタル信
号Ｓを２分割すると、クロック信号は極端に低い周波数
になる。従ってこのようなＰＣＭ−ＰＷＭ変換器を用い
るとスイッチング時に発生する問題を少なくできる利点
がある。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、各ボイスコイルの重みづけは２，２１
・・・２ｎ−１ ， ２ｎ とするものであるが、現実
のボイスコイルでは、重みづけの精度を最下位ビットの
１／２ 程度まで実現することができない。即ちボイス
コイル７， ８の巻き数比の精度を最下位ビットの１／
２ 程度まで確保することは困難である。また、音声帯
域以外の信号、例えばサンプリング周波数に起因するス
イッチングノイズ等が外部に輻射されたり、ＰＷＭの変
調波が直接スピーカのボイスコイル７，８に印加された
りする。この結果音声信号と音声帯域以外の信号が混変
調歪を起こし、スピーカ５に不要な雑音を発生するとい
う問題点を有していた。
来の構成では、各ボイスコイルの重みづけは２，２１
・・・２ｎ−１ ， ２ｎ とするものであるが、現実
のボイスコイルでは、重みづけの精度を最下位ビットの
１／２ 程度まで実現することができない。即ちボイス
コイル７， ８の巻き数比の精度を最下位ビットの１／
２ 程度まで確保することは困難である。また、音声帯
域以外の信号、例えばサンプリング周波数に起因するス
イッチングノイズ等が外部に輻射されたり、ＰＷＭの変
調波が直接スピーカのボイスコイル７，８に印加された
りする。この結果音声信号と音声帯域以外の信号が混変
調歪を起こし、スピーカ５に不要な雑音を発生するとい
う問題点を有していた。
【０００７】本発明はこのような従来の問題点を鑑みて
なされたものであって、ボイスコイルの巻き数比の精度
を高くする必要がなく、混変調歪による雑音の発生を防
止することのできるディジタルスピーカを提供すること
を目的とする。
なされたものであって、ボイスコイルの巻き数比の精度
を高くする必要がなく、混変調歪による雑音の発生を防
止することのできるディジタルスピーカを提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明は、ディジタル音
声信号をボイスコイルの励磁信号に変換して音声を出力
するディジタルスピーカであって、パルス符号変調され
た音声信号を所定周期でパルス幅変調信号に変換するＰ
ＣＭ−ＰＷＭ変換器と、パルス幅変調の信号をそのパル
ス周期毎に夫々遅延する複数の遅延器を縦続接続した遅
延回路部と、遅延回路部の各遅延器の入出力部から励磁
信号が与えられる複数のボイスコイルと、各ボイスコイ
ルを同一の可動体に保持し、該可動体と連結されて振動
する音声振動板と、を具備することを特徴とするもので
ある。
声信号をボイスコイルの励磁信号に変換して音声を出力
するディジタルスピーカであって、パルス符号変調され
た音声信号を所定周期でパルス幅変調信号に変換するＰ
ＣＭ−ＰＷＭ変換器と、パルス幅変調の信号をそのパル
ス周期毎に夫々遅延する複数の遅延器を縦続接続した遅
延回路部と、遅延回路部の各遅延器の入出力部から励磁
信号が与えられる複数のボイスコイルと、各ボイスコイ
ルを同一の可動体に保持し、該可動体と連結されて振動
する音声振動板と、を具備することを特徴とするもので
ある。
【０００９】
【作用】このような特徴を有する本発明によれば、ＰＣ
Ｍ音声信号をＰＣＭ−ＰＷＭ変換器に与えてＰＷＭ信号
に変換する。このＰＷＭ音声信号を縦続接続された遅延
器に与えると、スピーカの可動体に回巻された各ボイス
コイルにパルス周期の時間毎に遅延されたＰＷＭ音声信
号が印加される。このとき各遅延器及びボイスコイルは
ＦＩＲ型のローパスフィルタを形成しているので、混変
調歪みを減少させた音声をスピーカ本体から出力させる
ようにしている。
Ｍ音声信号をＰＣＭ−ＰＷＭ変換器に与えてＰＷＭ信号
に変換する。このＰＷＭ音声信号を縦続接続された遅延
器に与えると、スピーカの可動体に回巻された各ボイス
コイルにパルス周期の時間毎に遅延されたＰＷＭ音声信
号が印加される。このとき各遅延器及びボイスコイルは
ＦＩＲ型のローパスフィルタを形成しているので、混変
調歪みを減少させた音声をスピーカ本体から出力させる
ようにしている。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は本発明の一実施例におけるデ
ィジタルスピーカの全体構成を示すブロック図である。 まずパルス符号変調（ＰＣＭ）された音声信号はノイズ
シェイピング型符号変換器１１に与えられる。ノイズシ
ェイピング型符号変換器１１は、例えば１６ビットで構
成されるＰＣＭ音声信号を、後述するようなパルス幅変
調（ＰＷＭ）された信号に変換する符号変換器である。 ノイズシェイピング型符号変換器１１の出力は遅延器１
２ａに与えられる。遅延器１２ａは遅延器１２ｂ，１２
ｃ・・・１２ｍと共に，縦続接続されている。各遅延器
１２ａ，１２ｂ・・・１２ｍはＰＷＭ音声信号を夫々パ
ルス周期の時間だけ遅延する回路である。各遅延器１２
ａ〜１２ｍは、例えばノイズシェイピング型符号変換器
１１から出力されるＰＷＭ信号を微分して、立ち上がり
部分及び立ち下がり部分から得られる信号をセットパル
ス及びリセットパルスとする。これらのセットパルス及
びリセットパルスをシフトレジスタを介し遅延させ、こ
れによりＲ−Ｓフリップフロップ（ＦＦ）を駆動するこ
とによってＰＷＭの遅延回路が実現される。又ＰＷＭ信
号を一旦メモリに格納し、一パルス周期遅れた時点でそ
の信号を読出するようにした回路でもよい。遅延器１２
ａ，１２ｂ・・・１２ｍは、時間軸上の入力信号をラプ
ラス変換して周波数及び位相角軸上で伝達特性を表示し
た、いわゆるＺ変換された回路と等価である。
しながら説明する。図１は本発明の一実施例におけるデ
ィジタルスピーカの全体構成を示すブロック図である。 まずパルス符号変調（ＰＣＭ）された音声信号はノイズ
シェイピング型符号変換器１１に与えられる。ノイズシ
ェイピング型符号変換器１１は、例えば１６ビットで構
成されるＰＣＭ音声信号を、後述するようなパルス幅変
調（ＰＷＭ）された信号に変換する符号変換器である。 ノイズシェイピング型符号変換器１１の出力は遅延器１
２ａに与えられる。遅延器１２ａは遅延器１２ｂ，１２
ｃ・・・１２ｍと共に，縦続接続されている。各遅延器
１２ａ，１２ｂ・・・１２ｍはＰＷＭ音声信号を夫々パ
ルス周期の時間だけ遅延する回路である。各遅延器１２
ａ〜１２ｍは、例えばノイズシェイピング型符号変換器
１１から出力されるＰＷＭ信号を微分して、立ち上がり
部分及び立ち下がり部分から得られる信号をセットパル
ス及びリセットパルスとする。これらのセットパルス及
びリセットパルスをシフトレジスタを介し遅延させ、こ
れによりＲ−Ｓフリップフロップ（ＦＦ）を駆動するこ
とによってＰＷＭの遅延回路が実現される。又ＰＷＭ信
号を一旦メモリに格納し、一パルス周期遅れた時点でそ
の信号を読出するようにした回路でもよい。遅延器１２
ａ，１２ｂ・・・１２ｍは、時間軸上の入力信号をラプ
ラス変換して周波数及び位相角軸上で伝達特性を表示し
た、いわゆるＺ変換された回路と等価である。
【００１１】さてスピーカ本体１３の音声振動板の後方
に可動体１４が一体に形成されている。可動体１４は円
筒状の形状を有し、コイルボビンの働きをするものであ
る。従来のコーン型スピーカと同様に、可動体１４の内
部には図示しないセンターポールが形成され、可動体１
４の外周部にはヨークが形成されマグネットの磁路が作
られている。本実施例では、可動体１４は従来のスピー
カのボイスコイル用ボビンと比較し軸長さが大きく、そ
の外周面には複数のボイスコイル１５ａ，１５ｂ・・・
１５ｍ，１５ｎが夫々回巻されている。各ボイスコイル
１５ａ，１５ｂ・・・１５ｍの一端は各遅延器１２ａ，
１２ｂ・・・１２ｍの入力端に接続されている。最終段
のボイスコイル１５ｎは遅延器１２ｎの出力端に接続さ
れている。又各ボイスコイル１５ａ，１５ｂ・・・１５
ｎの他端は夫々接地されている。各ボイスコイル１５ａ
，１５ｂ・・・１５ｍ，１５ｎの巻数及び巻方向は夫々
異なり、後述する音声信号の通過帯域周波数から決定さ
れるものである。尚、遅延器１２ａ，１２ｂ・・・１２
ｎが、例えばＴＴＬで構成されたフリップフロップ（Ｆ
Ｆ）の場合、ＦＦの各出力段のトランジスタのコレクタ
電流で直接各ボイスコイルを励磁するようにしている。
に可動体１４が一体に形成されている。可動体１４は円
筒状の形状を有し、コイルボビンの働きをするものであ
る。従来のコーン型スピーカと同様に、可動体１４の内
部には図示しないセンターポールが形成され、可動体１
４の外周部にはヨークが形成されマグネットの磁路が作
られている。本実施例では、可動体１４は従来のスピー
カのボイスコイル用ボビンと比較し軸長さが大きく、そ
の外周面には複数のボイスコイル１５ａ，１５ｂ・・・
１５ｍ，１５ｎが夫々回巻されている。各ボイスコイル
１５ａ，１５ｂ・・・１５ｍの一端は各遅延器１２ａ，
１２ｂ・・・１２ｍの入力端に接続されている。最終段
のボイスコイル１５ｎは遅延器１２ｎの出力端に接続さ
れている。又各ボイスコイル１５ａ，１５ｂ・・・１５
ｎの他端は夫々接地されている。各ボイスコイル１５ａ
，１５ｂ・・・１５ｍ，１５ｎの巻数及び巻方向は夫々
異なり、後述する音声信号の通過帯域周波数から決定さ
れるものである。尚、遅延器１２ａ，１２ｂ・・・１２
ｎが、例えばＴＴＬで構成されたフリップフロップ（Ｆ
Ｆ）の場合、ＦＦの各出力段のトランジスタのコレクタ
電流で直接各ボイスコイルを励磁するようにしている。
【００１２】このように構成された多段型の遅延器１２
ａ，１２ｂ・・・１２ｎと、単一の可動体１４に形成さ
れた各ボイスコイル１５ａ，１５ｂ・・・１５ｍ，１５
ｎによるブロックは、ＦＩＲ（Ｆｉｎｉｔ Ｉｍｐｕｌ
ｓｅ Ｒｅｓｐｏｎｃｅ） ディジタルフィルタと呼ば
れる有限インパルス応答システムを形成している。この
ＦＩＲフィルタを用いることによりローパスフィルタ（
ＬＰＦ）が実現できる。 所望の周波数特性を得るには、ボイスコイル１５ａ，１
５ｂ・・・１５ｍ，１５ｎの巻数や巻方向が、後述する
フィルタの伝達関数を用いて決定される。
ａ，１２ｂ・・・１２ｎと、単一の可動体１４に形成さ
れた各ボイスコイル１５ａ，１５ｂ・・・１５ｍ，１５
ｎによるブロックは、ＦＩＲ（Ｆｉｎｉｔ Ｉｍｐｕｌ
ｓｅ Ｒｅｓｐｏｎｃｅ） ディジタルフィルタと呼ば
れる有限インパルス応答システムを形成している。この
ＦＩＲフィルタを用いることによりローパスフィルタ（
ＬＰＦ）が実現できる。 所望の周波数特性を得るには、ボイスコイル１５ａ，１
５ｂ・・・１５ｍ，１５ｎの巻数や巻方向が、後述する
フィルタの伝達関数を用いて決定される。
【００１３】図２にノイズシェイピング型符号変換器１
１の動作原理をタイムチートで示す。図２（ａ）はＰＣ
Ｍ音声信号のクロックを示ししており、図２（ｂ）には
ＰＣＭ信号の一周期（一例として４ビット）の特定の時
刻ｔ０を中心軸とし、時刻ｔ０より前後に対称的にパル
ス幅変調されるパルス信号を示している。一般のＰＷＭ
信号では、例えば各パルス周期の最初がＨレベルとなり
、入力信号の大きさに応じてＨレベルの時間を変調して
デューティ比を制御していた。このようなＰＷＭ変調で
は、Ｈレベルが出力する期間の最初の時刻からそのパワ
ー中心位置までの時間が一定でなく、立ち下がり時刻が
変動することによるジッタ雑音が多く発生する欠点があ
る。 このため通常のＰＣＭ−ＰＷＭ変換器では、再生音声信
号のＳ／Ｎが低く、オーディオ機器等には好ましくない
という欠点を有していた。これに対して本実施例では、
図２（ａ），（ｂ）に示すような変換を行うノイズシェ
イピング符号変換器を用いており、入力するＰＣＭ信号
の値に関係なくＨレベルのパワー中心位置を各パルス周
期の特定の時間に固定している。このためジッタ雑音の
発生が少なくなり、より高いＳ／Ｎが得られる。
１の動作原理をタイムチートで示す。図２（ａ）はＰＣ
Ｍ音声信号のクロックを示ししており、図２（ｂ）には
ＰＣＭ信号の一周期（一例として４ビット）の特定の時
刻ｔ０を中心軸とし、時刻ｔ０より前後に対称的にパル
ス幅変調されるパルス信号を示している。一般のＰＷＭ
信号では、例えば各パルス周期の最初がＨレベルとなり
、入力信号の大きさに応じてＨレベルの時間を変調して
デューティ比を制御していた。このようなＰＷＭ変調で
は、Ｈレベルが出力する期間の最初の時刻からそのパワ
ー中心位置までの時間が一定でなく、立ち下がり時刻が
変動することによるジッタ雑音が多く発生する欠点があ
る。 このため通常のＰＣＭ−ＰＷＭ変換器では、再生音声信
号のＳ／Ｎが低く、オーディオ機器等には好ましくない
という欠点を有していた。これに対して本実施例では、
図２（ａ），（ｂ）に示すような変換を行うノイズシェ
イピング符号変換器を用いており、入力するＰＣＭ信号
の値に関係なくＨレベルのパワー中心位置を各パルス周
期の特定の時間に固定している。このためジッタ雑音の
発生が少なくなり、より高いＳ／Ｎが得られる。
【００１４】次に遅延器１２ａ，１２ｂ・・・１２ｍと
ボイスコイル１５ａ，１５ｂ・・・１５ｍ，１５ｎ及び
可動体１４で構成されるブロックの等価回路を図３に示
す。多段接続された遅延器１２ａ，１２ｂ・・・１２ｍ
と、各遅延器の入力端２１に接続された乗算器２２ａ，
２２ｂ・・・２２ｍ及び終端部の遅延器に接続された乗
算器２２ｎの各出力は加算器２３に与えられている。各
乗算器２２ａ，２２ｂ・・・２２ｎは、各遅延器１２ａ
，１２ｂ・・・１２ｎの入力端の信号が夫々定数ａ１
，ａ２ ・・・ａｍ ，ａｎで示す値で乗算される。こ
れらの定数ａ１ ・・・ａｎ は前述したように各ボイ
スコイル１５ａ，１５ｂ・・・１５ｎの巻数（大きさ）
と巻方向（正負）に対応している。図３の等価回路の伝
達関数はＨ（ｚ） は次の式（１）に示すものになる。
ボイスコイル１５ａ，１５ｂ・・・１５ｍ，１５ｎ及び
可動体１４で構成されるブロックの等価回路を図３に示
す。多段接続された遅延器１２ａ，１２ｂ・・・１２ｍ
と、各遅延器の入力端２１に接続された乗算器２２ａ，
２２ｂ・・・２２ｍ及び終端部の遅延器に接続された乗
算器２２ｎの各出力は加算器２３に与えられている。各
乗算器２２ａ，２２ｂ・・・２２ｎは、各遅延器１２ａ
，１２ｂ・・・１２ｎの入力端の信号が夫々定数ａ１
，ａ２ ・・・ａｍ ，ａｎで示す値で乗算される。こ
れらの定数ａ１ ・・・ａｎ は前述したように各ボイ
スコイル１５ａ，１５ｂ・・・１５ｎの巻数（大きさ）
と巻方向（正負）に対応している。図３の等価回路の伝
達関数はＨ（ｚ） は次の式（１）に示すものになる。
【数１】
【００１５】例えば図１に示す遅延器を４回路設け、５
つのボイスコイルを可動体１４に回巻し、図３に示す定
数ａ１ ，ａ２ ，ａ３ ，ａ４ ，ａ５ を夫々−３
， ＋１２， ＋１７， ＋１２，−３ とすると、次
の式（２）に示す伝達関数Ｈ（ｚ） が得られる。
つのボイスコイルを可動体１４に回巻し、図３に示す定
数ａ１ ，ａ２ ，ａ３ ，ａ４ ，ａ５ を夫々−３
， ＋１２， ＋１７， ＋１２，−３ とすると、次
の式（２）に示す伝達関数Ｈ（ｚ） が得られる。
【数２】
ここで式（２）のｚ−１にｅ−ｊｗＴを代入すると、（
３）式が得られる。
３）式が得られる。
【数３】
【００１６】Ｔは音声信号の単位符号の周期であるが、
仮にここでは１として伝達関数を周波数軸上で表示する
と図４に示す状態となる。これは周波数が高くなると振
幅が減衰する特性を有するので、ローパスフィルタとな
っている。一般に図４に示すようにＦＩＲフィルタにお
ける出力信号の振幅成分の周波数特性は、定数ａ１ ・
・・ａ５ の値を特定することにより任意に設計するこ
とができる。又位相の周波数特性は周波数に比例した直
線状となり（図示せず）、ＰＷＭ変調された音声信号を
このＦＩＲフィルタと等価な本実施例のディジタルスピ
ーカに与えると、不要な高域周波数成分を遮断した状態
で音声信号波形を忠実に再生することができる。尚、本
実施例では図１に示すようにボイスコイル１５ａ，１５
ｂ・・・１５ｎを可動体１４の異なる部分に配設したが
、可動体１４の軸長さを短くするために各ボイスコイル
１５ａ，１５ｂ・・・１５ｎを可動体１４の特定箇所に
積層して形成してもよい。
仮にここでは１として伝達関数を周波数軸上で表示する
と図４に示す状態となる。これは周波数が高くなると振
幅が減衰する特性を有するので、ローパスフィルタとな
っている。一般に図４に示すようにＦＩＲフィルタにお
ける出力信号の振幅成分の周波数特性は、定数ａ１ ・
・・ａ５ の値を特定することにより任意に設計するこ
とができる。又位相の周波数特性は周波数に比例した直
線状となり（図示せず）、ＰＷＭ変調された音声信号を
このＦＩＲフィルタと等価な本実施例のディジタルスピ
ーカに与えると、不要な高域周波数成分を遮断した状態
で音声信号波形を忠実に再生することができる。尚、本
実施例では図１に示すようにボイスコイル１５ａ，１５
ｂ・・・１５ｎを可動体１４の異なる部分に配設したが
、可動体１４の軸長さを短くするために各ボイスコイル
１５ａ，１５ｂ・・・１５ｎを可動体１４の特定箇所に
積層して形成してもよい。
【００１７】このように本実施例のディジタルスピーカ
によれば、ＰＣＭの音声信号をノイズシェイビング型の
ＰＣＭ−ＰＷＭ変換器を用いてＰＷＭ信号に変換し、Ｆ
ＩＲ型のローパスフィルタによって構成されたスピーカ
に与えている。従って所要帯域外のスイッチング雑音を
低減し、且つ忠実に音声信号を音声に変換することがで
きる。このとき使用する電子回路素子も高周波用のもの
でなくてもよく、単一のボビンに形成する複数のボイス
コイルの巻数比はＰＣＭの最大単位符号から最小単位符
号のビツトに対応するよう精度を保持する必要はなくな
る。従って従来の安価な電子回路素子と、通常のボイス
コイルの製作技術を用いてディジタルスピーカを容易に
実現できる。
によれば、ＰＣＭの音声信号をノイズシェイビング型の
ＰＣＭ−ＰＷＭ変換器を用いてＰＷＭ信号に変換し、Ｆ
ＩＲ型のローパスフィルタによって構成されたスピーカ
に与えている。従って所要帯域外のスイッチング雑音を
低減し、且つ忠実に音声信号を音声に変換することがで
きる。このとき使用する電子回路素子も高周波用のもの
でなくてもよく、単一のボビンに形成する複数のボイス
コイルの巻数比はＰＣＭの最大単位符号から最小単位符
号のビツトに対応するよう精度を保持する必要はなくな
る。従って従来の安価な電子回路素子と、通常のボイス
コイルの製作技術を用いてディジタルスピーカを容易に
実現できる。
【００１８】
【発明の効果】以上詳細に説明したように本発明によれ
ば、スピーカの各ボイスコイルの巻数をディジタル信号
の各ビットに対応して重み付けをする必要がなくなり、
ディジタル信号の最小符号単位の１／２以下にするとい
うボイスコイルの巻数精度を確保する必要がなくなった
。このため同一ボビンに複数のボイスコイルを容易に形
成することができる。又多段接続された遅延器と、各遅
延器の出力毎に利得を設定するボイスコイルを介してボ
ビンで加算したことにより、スピーカ本体が等価的にＦ
ＩＲ型のローパスフィルタの特性を有する音声駆動回路
となる。このため音声帯域外の高周波雑音を除去すると
共に入力音声信号を歪みなく音声に再生できるという優
れた効果を有するディジタルスピーカが得られる。
ば、スピーカの各ボイスコイルの巻数をディジタル信号
の各ビットに対応して重み付けをする必要がなくなり、
ディジタル信号の最小符号単位の１／２以下にするとい
うボイスコイルの巻数精度を確保する必要がなくなった
。このため同一ボビンに複数のボイスコイルを容易に形
成することができる。又多段接続された遅延器と、各遅
延器の出力毎に利得を設定するボイスコイルを介してボ
ビンで加算したことにより、スピーカ本体が等価的にＦ
ＩＲ型のローパスフィルタの特性を有する音声駆動回路
となる。このため音声帯域外の高周波雑音を除去すると
共に入力音声信号を歪みなく音声に再生できるという優
れた効果を有するディジタルスピーカが得られる。
【図１】本発明の一実施例におけるディジタルスピーカ
の全体構成を示すブロック図である。
の全体構成を示すブロック図である。
【図２】本実施例のノイズシェーピング符号変換器の動
作を説明するタイムチャートである。
作を説明するタイムチャートである。
【図３】本実施例のディジタルスピーカの等価回路であ
る。
る。
【図４】本実施例のディジタルスピーカに用いるＦＩＲ
型のローパスフィルタの周波数特性である。
型のローパスフィルタの周波数特性である。
【図５】従来のディジタルスピーカの全体構成を示すブ
ロック図である。
ロック図である。
１１ ノイズシェイピング型符号変換器１２ａ，１２
ｂ・・・１２ｍ 遅延器１３ スピーカ本体 １４ 可動体
ｂ・・・１２ｍ 遅延器１３ スピーカ本体 １４ 可動体
Claims (2)
- 【請求項１】 ディジタル音声信号をボイスコイルの
励磁信号に変換して音声を出力するディジタルスピーカ
であって、パルス符号変調された音声信号を所定周期で
パルス幅変調信号に変換するＰＣＭ−ＰＷＭ変換器と、
前記パルス幅変調の信号をそのパルス周期毎に夫々遅延
する複数の遅延器を縦続接続した遅延回路部と、前記遅
延回路部の各遅延器の入出力部から励磁信号が与えられ
る複数のボイスコイルと、前記各ボイスコイルを同一の
可動体に保持し、該可動体と連結されて振動する音声振
動板と、を具備することを特徴とするディジタルスピー
カ。 - 【請求項２】 前記ＰＣＭ−ＰＷＭ変換器は、各パル
ス周期の特定の時刻に前記パルスの出力期間の中心を置
いたパルス幅変調信号に変換するノイズシェイピング符
号変換器であることを特徴とする請求項１記載のディジ
タルスピーカ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15789591A JPH04355599A (ja) | 1991-05-31 | 1991-05-31 | ディジタルスピーカ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15789591A JPH04355599A (ja) | 1991-05-31 | 1991-05-31 | ディジタルスピーカ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04355599A true JPH04355599A (ja) | 1992-12-09 |
Family
ID=15659766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15789591A Pending JPH04355599A (ja) | 1991-05-31 | 1991-05-31 | ディジタルスピーカ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04355599A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909496A (en) * | 1996-11-07 | 1999-06-01 | Sony Corporation | Speaker apparatus |
| US6028943A (en) * | 1998-04-30 | 2000-02-22 | Matsushita Electric Industrial Co., Ltd. | Audio amplifier system using a class D amplifier |
| KR100792675B1 (ko) * | 2007-08-16 | 2008-01-09 | 조재명 | Ｉｓｍ 대역 근거리 저전력 2채널 1:ｎ 수신 단말기가내장된 오디오 모듈 및 이를 이용한 수신방법 |
| JP2009147928A (ja) * | 2006-05-21 | 2009-07-02 | Trigence Semiconductor Inc | デジタルアナログ変換装置 |
| US9300310B2 (en) | 2009-12-09 | 2016-03-29 | Trigence Semiconductor, Inc. | Selection device |
| JP2016100648A (ja) * | 2014-11-18 | 2016-05-30 | 株式会社オーディオテクニカ | 電気音響変換器の結線構造および電気音響変換器 |
| US9693136B2 (en) | 2008-06-16 | 2017-06-27 | Trigence Semiconductor Inc. | Digital speaker driving apparatus |
| GB2591582A (en) * | 2020-01-30 | 2021-08-04 | Cirrus Logic Int Semiconductor Ltd | Loudspeaker driver systems |
| US11272293B2 (en) | 2020-01-30 | 2022-03-08 | Cirrus Logic, Inc. | Loudspeaker driver systems |
-
1991
- 1991-05-31 JP JP15789591A patent/JPH04355599A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909496A (en) * | 1996-11-07 | 1999-06-01 | Sony Corporation | Speaker apparatus |
| US6028943A (en) * | 1998-04-30 | 2000-02-22 | Matsushita Electric Industrial Co., Ltd. | Audio amplifier system using a class D amplifier |
| US9681231B2 (en) | 2006-05-21 | 2017-06-13 | Trigence Semiconductor, Inc. | Digital/analog conversion apparatus |
| JP4707737B2 (ja) * | 2006-05-21 | 2011-06-22 | 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ | デジタルスピーカシステム |
| US8423165B2 (en) * | 2006-05-21 | 2013-04-16 | Trigence Semiconductor, Inc. | Digital/analogue conversion apparatus |
| JP2015146612A (ja) * | 2006-05-21 | 2015-08-13 | 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ | データ変換装置 |
| US9276540B2 (en) | 2006-05-21 | 2016-03-01 | Trigence Semiconductors, Inc. | Digital/analogue conversion apparatus |
| JP2009147928A (ja) * | 2006-05-21 | 2009-07-02 | Trigence Semiconductor Inc | デジタルアナログ変換装置 |
| KR100792675B1 (ko) * | 2007-08-16 | 2008-01-09 | 조재명 | Ｉｓｍ 대역 근거리 저전력 2채널 1:ｎ 수신 단말기가내장된 오디오 모듈 및 이를 이용한 수신방법 |
| US9693136B2 (en) | 2008-06-16 | 2017-06-27 | Trigence Semiconductor Inc. | Digital speaker driving apparatus |
| US9300310B2 (en) | 2009-12-09 | 2016-03-29 | Trigence Semiconductor, Inc. | Selection device |
| US9735796B2 (en) | 2009-12-09 | 2017-08-15 | Trigence Semiconductor, Inc. | Selection device |
| JP2016100648A (ja) * | 2014-11-18 | 2016-05-30 | 株式会社オーディオテクニカ | 電気音響変換器の結線構造および電気音響変換器 |
| GB2591582A (en) * | 2020-01-30 | 2021-08-04 | Cirrus Logic Int Semiconductor Ltd | Loudspeaker driver systems |
| WO2021152298A1 (en) * | 2020-01-30 | 2021-08-05 | Cirrus Logic International Semiconductor Limited | Loudspeaker driver systems |
| GB2591582B (en) * | 2020-01-30 | 2022-03-02 | Cirrus Logic Int Semiconductor Ltd | Loudspeaker driver systems |
| US11272293B2 (en) | 2020-01-30 | 2022-03-08 | Cirrus Logic, Inc. | Loudspeaker driver systems |
| GB2599604A (en) * | 2020-01-30 | 2022-04-06 | Cirrus Logic Int Semiconductor Ltd | Loudspeaker driver systems |
| GB2599604B (en) * | 2020-01-30 | 2022-08-24 | Cirrus Logic Int Semiconductor Ltd | Loudspeaker driver systems |
| US11601760B2 (en) | 2020-01-30 | 2023-03-07 | Cirrus Logic, Inc. | Loudspeaker driver systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5721155B2 (ja) | データ変換装置 | |
| US6249237B1 (en) | System and method for bandpass shaping in an oversampling converter | |
| JP2007532033A (ja) | 信号処理装置及び方法 | |
| JPH0792995A (ja) | リアル・タイム・ピッチ・シフティングを行う信号処理システムおよびその方法 | |
| JPH04355599A (ja) | ディジタルスピーカ | |
| JPH04245062A (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| JP3194752B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| US6608572B1 (en) | Analog to digital converters with integral sample rate conversion and systems and methods using the same | |
| US20030122605A1 (en) | Current limiting circuit | |
| US6489901B1 (en) | Variable duty cycle resampling circuits and methods and sample rate converters using the same | |
| JPH0818457A (ja) | Ａｇｃ機能付きデルタシグマ型ａ／ｄ変換器 | |
| JP3463513B2 (ja) | Ａｄ変換装置 | |
| JPH0247891B2 (ja) | ||
| JP4728943B2 (ja) | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 | |
| US5157396A (en) | D/a conversion apparatus | |
| KR100542793B1 (ko) | 디지털 오디오 증폭기의 복조장치 | |
| JPS63252015A (ja) | Ｄ／ａ変換装置 | |
| JPH0193211A (ja) | 信号変換装置 | |
| JP2002300007A (ja) | サンプリング周波数変換装置 | |
| JP3350801B2 (ja) | オーバーサンプリング型ｄ／ａ変換装置 | |
| JP3103908B2 (ja) | デジタル／アナログ変換回路 | |
| JP6235182B1 (ja) | 音声再生装置 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JPH11150784A (ja) | 複数の部分帯域マイクロフォンからなるマイクロフォン装置 | |
| JP3608639B2 (ja) | データ変換装置およびこれを用いた音響装置 |