KR20170131640A - 다중 칩 동적 범위 확장(dre) 오디오 프로세싱 방법들 및 장치들 - Google Patents

다중 칩 동적 범위 확장(dre) 오디오 프로세싱 방법들 및 장치들 Download PDF

Info

Publication number
KR20170131640A
KR20170131640A KR1020177031055A KR20177031055A KR20170131640A KR 20170131640 A KR20170131640 A KR 20170131640A KR 1020177031055 A KR1020177031055 A KR 1020177031055A KR 20177031055 A KR20177031055 A KR 20177031055A KR 20170131640 A KR20170131640 A KR 20170131640A
Authority
KR
South Korea
Prior art keywords
dynamic range
gain
integrated circuit
host
client
Prior art date
Application number
KR1020177031055A
Other languages
English (en)
Other versions
KR102318472B1 (ko
Inventor
테자비 다스
존 엘. 멜런슨
Original Assignee
씨러스 로직 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨러스 로직 인코포레이티드 filed Critical 씨러스 로직 인코포레이티드
Publication of KR20170131640A publication Critical patent/KR20170131640A/ko
Application granted granted Critical
Publication of KR102318472B1 publication Critical patent/KR102318472B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/04—Circuits for transducers, loudspeakers or microphones for correcting frequency response
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/16—Vocoder architecture
    • G10L19/167—Audio streaming, i.e. formatting and decoding of an encoded audio signal representation into a data stream for transmission or storage purposes
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Processing of the speech or voice signal to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
    • G10L21/0316—Speech enhancement, e.g. noise reduction or echo cancellation by changing the amplitude
    • G10L21/0324—Details of processing therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/005—Combinations of two or more types of control, e.g. gain control and tone control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M2201/4135—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/01—Aspects of volume control, not necessarily automatic, in sound systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/03—Synergistic effects of band splitting and sub-band processing

Abstract

본 개시의 실시예들에 따라, 둘 이상의 집적 회로들을 통하는 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 다중 칩 회로는 호스트 집적 회로 및 클라이언트 집적 회로를 포함할 수 있다. 호스트 집적 회로는 디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하고, 동적 범위 확장 이득에 따라 디지털 오디오 입력 신호를 프로세싱하고, 상기 프로세싱된 디지털 오디오 입력 신호에 기초한 오디오 데이터를 송신하도록 구성될 수 있다. 클라이언트 집적 회로는 호스트 집적 회로에 연결될 수 있고 오디오 데이터를 수신하도록 구성될 수 있고, 상기 클라이언트 집적 회로에는 동적 범위 확장 이득이 제공되고, 클라이언트 집적 회로는 오디오 데이터를 동적 범위 확장 이득으로 프로세싱하도록 구성된다.

Description

다중 칩 동적 범위 확장(DRE) 오디오 프로세싱 방법들 및 장치들
본 개시는 2015년 3월 27일자로 출원된 미국 가 특허 출원 일련번호 제62/139123호에 대한 우선권을 주장하는 2015년 12월 18일자로 출원된 미국 특허 출원 일련번호 제14/975015호에 대한 우선권을 주장하고, 둘 모두는 본원에서 전체적으로 참조로서 통합된다.
본 개시의 대표적인 실시예들의 분야는 오디오 프로세싱 방법들, 장치들, 또는 구현들에 관한 것이고, 특히 다중 칩 동적 범위 확장("DRE":dynamic range enhancement) 오디오 프로세싱 방법들, 장치들, 및 구현들에 관한 것이다.
디지털 오디오 입력 신호들을 아날로그 오디오 출력 신호들로 프로세싱하기 위한 오디오 프로세싱 방법들, 장치들, 및 구현들은 단일 집적 회로("IC":integrated circuit) 상에 구현되거나 제공될 수 있고, 단일 IC에 의해 프로세싱되는 오디오 신호들의 동적 범위을 확장하기 위한 방식(들)(예를 들어, 동적 범위 확장("DRE") 특성/기능)을 포함한다. 이러한 DRE 솔루션/제어기는 전형적으로 단일 오디오 프로세싱 IC 내에 제공되고 제한된다.
도 1은 종래 기술에 따른 예시적인 단일 DRE 오디오 프로세싱 IC(100)를 도시한다. 단일 IC(100)는 신호 프로세싱 블록(104), DRE 이득(106)을 갖는 DRE 이득 블록(105), 변조기(108), 디지털-아날로그 변환기("DAC")(110), 및 드라이버 이득(116)을 갖는 드라이버(112)를 도 1에 도시된 바와 같이 직렬로 연결한 경로를 포함한다. 오디오 입력 신호("AUDIO IN")(102)는 단일 IC(100)에 의해 수신되고, 신호 프로세싱 블록(104)에 공급된다. 단일 IC(100)는 오디오 출력 신호("AUDIO OUT")(118)를 출력으로서 제공한다. DRE 제어 블록(114)은 신호 프로세싱 블록(104)의 출력에 연결되고, DRE 제어 블록(114)의 출력은 DRE 이득 블록(105)에 공급된다. DRE 제어의 기준 또는 방식에 따라, DRE 제어 블록(114)은 DRE 이득 블록(105)의 DRE 이득(106)을 이득 증가 또는 이득 감소시킨다. DRE 이득(106)과 드라이버 이득(116)의 곱은 항상 1 또는 다른 상숫값과 동일할 수 있으므로, 드라이버 이득(116)은 DRE 이득(106)의 각각의 이득 증가 또는 이득 감소에 기초하여 상응하게 이득이 감소되거나 이득이 증가된다(예를 들어, 드라이버 이득(116)은 DRE 이득(106)의 역이다).
도 2는 종래 기술에 따른 예시적인 오디오 디바이스 구성(200)을 도시한다. 오디오 디바이스 구성(200)은 이에 연결된 이어폰 또는 헤드폰(201)을 갖는 모바일 디바이스 또는 컴퓨터(202)를 도시한다. 단일 IC(100)는 모바일 디바이스 또는 컴퓨터(202) 내에 위치한다. 이러한 예시적인 구성(200)에서, 디지털 신호들의 아날로그 신호들로의 변환 및 오디오 신호들의 DRE 제어를 포함하는 오디오 프로세싱은 모두 단일 IC(100) 내에서 수행된다. 따라서, 이어폰/헤드폰(201)은 모바일 디바이스 또는 컴퓨터(202)로부터 이미 프로세싱되고 DRE 제어된 아날로그 출력 신호들(203 및 205)을 수신하고, 아날로그 출력 신호들(203 및 205)은 도 2에 도시된 바와 같이 각각의 이어버드들 또는 헤드폰 스피커들(204 및 206)로 송신된다.
도 3은 종래 기술에 따른 다른 예시적인 오디오 디바이스 구성(300)을 도시한다. 구성(300)은 도 2의 구성(200)과 유사하지만, 구성(300)에서, 단일 IC(100)는 도 2에 도시된 바와 같이 모바일 디바이스 또는 컴퓨터(202) 내에 대신에 도 3에 도시된 바와 같이 외부 박스(302) 내에 위치한다. 구성(300)은 외부 박스(300)에 연결된 모바일 디바이스 또는 컴퓨터(202)를 도시한다. 모바일 디바이스 또는 컴퓨터(202)는 아날로그 또는 디지털 오디오 신호(301)를 외부 박스(302)에 제공한다. 외부 박스(302)는 이어폰 또는 헤드폰(201)에 연결되고, 외부 박스(302)는 도 3에 도시된 바와 같이 차례로 아날로그 출력 신호들(203 및 205)을 각각의 이어버드들 또는 헤드폰 스피커들(204 및 206)에 제공한다. 구성(200)과 유사하게, 도 3의 구성(300)에서 아날로그 출력 신호들(203 및 205)이 이어버드들 또는 헤드폰 스피커들(204 및 206)에 제공되기 때문에, 이어폰 또는 헤드폰(201)을 통한 이러한 아날로그 신호 송신을 가능하게 하기 위해 전력이 다시 필요하다. 이러한 전력은 전형적으로 모바일 디바이스 또는 컴퓨터(202)의 배터리 또는 전력 저장 유닛에 의해 또는 외부 박스(302)가 그러한 배터리 또는 전력 저장 유닛을 갖는 경우 외부 박스(302)의 배터리 또는 전력 저장 유닛에 의해 제공된다. 모바일 디바이스 또는 컴퓨터(202) 및/또는 외부 박스(302)의 배터리 또는 전력 저장 유닛의 이러한 전력 소비는 바람직하지 않다.
적응형 잡음 제거("ANC":Adaptive noise cancellation) 알고리즘들은 기술분야에서 잘 알려지고, 주변 및 배경 잡음을 효과적으로 제거하거나 필터링함에 있어서 오디오 신호들(예를 들어, 오디오 입력 신호("AUDIO IN")(102))을 프로세싱하기 위해 구현되었다. ANC 프로세싱에서, 가능한 한 사용자의 귀에 가까이에 ANC 마이크로폰들을 배치하고자 한다. ANC 마이크로폰들은 전형적으로 모바일 디바이스, 컴퓨터, 또는 외부 박스에 위치한 신호 프로세싱 하드웨어/회로의 레벨을 적어도 요구하기 때문에, ANC 마이크로폰들은 전형적으로 도 2 및 도 3의 모바일 디바이스 또는 컴퓨터(202) 또는 도 3의 외부 박스(302)에 위치한다. ANC 마이크로폰은 이어버드/헤드폰 스피커(204 및 206)에 이상적으로 위치할 것이다. 그러나, 이어버드/헤드폰 스피커(204 및 206)에 ANC 마이크로폰들을 위치시키는 것은 어려운 문제들을 갖는다. 이러한 어려운 문제들은 공간 제한들 및/또는 프로세싱 요구사항들을 포함하지만 이에 국한되지는 않는다. 따라서, 그러한 ANC 마이크로폰 신호들에 대한 디지털 프로세싱/통신들은 이점들을 갖고 바람직할 것이다.
따라서, 아날로그 신호들 대신 디지털 신호들로서 오디오 신호들을 프로세싱하기 위한 많은 바람직한 이유들이 존재한다. 이러한 바람직한 이유들 중 일부는 높은 충실도를 제공하고, 잡음, 간섭, 및 커플링 효과들에 대한 민감도를 줄이고, 송신 경로를 따라 신호들의 열화를 줄이고, 보다 정교한 에러 보정 알고리즘들을 허용하고, 심지어 전력 소비를 낮추는 것을 포함하지만 이에 국한되지는 않는다.
본 개시의 교시들에 따라, 신호 프로세싱 시스템에서 신호 왜곡을 회피하기 위한 기존의 접근법들과 관련된 하나 이상의 단점들 및 문제점들이 줄어들거나 제거될 수 있다.
본 개시의 실시예들에 따라, 둘 이상의 집적 회로들을 통하는 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 다중 칩 회로는 호스트 집적 회로 및 클라이언트 집적 회로를 포함할 수 있다. 호스트 집적 회로는 디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하고, 동적 범위 확장 이득에 따라 디지털 오디오 입력 신호를 프로세싱하고, 프로세싱된 디지털 오디오 입력 신호에 기초한 오디오 데이터를 송신하도록 구성될 수 있다. 클라이언트 집적 회로는 호스트 집적 회로에 연결될 수 있고 오디오 데이터를 수신하도록 구성될 수 있고, 상기 클라이언트 집적 회로에는 동적 범위 확장 이득이 제공되고, 클라이언트 집적 회로는 오디오 데이터를 동적 범위 확장 이득으로 프로세싱하도록 구성된다.
본 개시의 이들 및 다른 실시예들에 따라서, 둘 이상의 집적 회로들을 통해 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 다중 칩 회로에서 사용하기 위한 호스트 집적 회로는 호스트 제어기 및 송신기를 포함할 수 있다. 호스트 제어기는 디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하고, 동적 범위 확장 이득에 따라 디지털 오디오 입력 신호를 프로세싱하도록 구성될 수 있다. 송신기는 프로세싱된 디지털 오디오 입력 신호에 기초한 오디오 데이터를 호스트 집적 회로에 연결된 클라이언트 집적 회로로 송신하도록 구성될 수 있어서, 클라이언트 집적 회로에는 오디오 데이터를 동적 범위 확장 이득으로 프로세싱하기 위해 동적 범위 확장 이득이 제공된다.
본 개시의 이들 및 다른 실시예들에 따라서, 둘 이상의 집적 회로들을 통해 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 다중 칩 회로에서 사용하기 위한 클라이언트 집적 회로는 수신기 및 클라이언트 제어기를 포함할 수 있다. 수신기는 동적 범위 확장 이득에 따라 호스트 집적 회로로부터 오디오 데이터를 수신하도록 구성될 수 있다. 클라이언트 제어기는 디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하고, 동적 범위 확장 이득에 따라 오디오 데이터를 프로세싱하도록 구성될 수 있다.
본 개시의 이들 및 다른 실시예들에 따라서, 둘 이상의 집적 회로들을 통해 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 방법은 호스트 집적 회로에 의해 디지털 오디오 입력 신호를 프로세싱하는 단계를 포함할 수 있다. 방법은 또한 호스트 집적 회로에 의해 디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하는 단계를 포함할 수 있다. 상기 방법은 프로세싱된 디지털 오디오 입력 신호에 기초한 오디오 데이터를 송신하는 단계를 더 포함할 수 있다. 상기 방법은 클라이언트 집적 회로에 의해 오디오 데이터를 수신하는 단계를 더 포함할 수 있다. 방법은 또한 동적 범위 확장 이득을 호스트 집적 회로 및 클라이언트 집적 회로에 제공하는 단계를 포함할 수 있다. 상기 방법은 클라이언트 집적 회로에 의해 오디오 데이터를 동적 범위 확장 이득으로 프로세싱하는 단계를 더 포함할 수 있다.
본 개시의 기술적 이점들은 본원에 포함된 도면들, 설명 및 청구항들로부터 당업자에게 쉽게 명백할 수 있다. 실시예들의 목적들 및 이점들은 적어도 청구항들에서 특별히 지적된 요소들, 특징들 및 조합들에 의해 실현되고 달성될 것이다.
전술한 일반적인 설명 및 다음의 상세한 설명은 양자 모두 예시적이고 설명적이며, 본 명세서에 개시된 청구항들을 제한하지 않는다는 것을 이해해야 한다.
본 발명의 실시예들 및 그것에 관한 이점들의 보다 완전한 이해는 첨부된 도면들과 관련하여 취해진 다음의 설명을 참조함으로써 얻어질 수 있고, 동일한 도면 부호들은 동일한 특징들을 나타낸다.
도 1은 기존 기술에 따른 예시적인 오디오 프로세싱 집적 회로의 블록도;
도 2는 기존 기술에 따른 예시적인 오디오 디바이스 구성의 블록도;
도 3은 기존 기술에 따른 다른 예시적인 오디오 디바이스 구성의 블록도;
도 4a는 본 개시의 실시예들에 따른 예시적인 다중 칩 또는 다중-집적 회로 오디오 프로세싱 구성의 블록도;
도 4b는 본 개시의 실시예들에 따른 예시적인 샘플 오디오 입력 신호에 대한 파형의 예시적인 그래프;
도 4c는 본 개시의 실시예들에 따른 디지털 데이터에 대한 예시적인 데이터 포맷을 도시한 도면;
도 5는 본 개시의 실시예들에 따른 다른 예시적인 다중 칩 또는 다중-집적 회로 오디오 프로세싱 구성의 블록도;
도 6은 본 개시의 실시예들에 따른 도 5에 도시된 호스트 집적 회로에 대안적으로 사용될 수 있는 예시적인 호스트 집적 회로를 도시한 도면;
도 7은 본 개시의 실시예들에 따른 도 5에 도시된 호스트 집적 회로에 대안적으로 사용될 수 있는 다른 예시적인 호스트 집적 회로를 도시한 도면;
도 8은 본 개시의 실시예들에 따른 도 4a 내지 도 7에 개시된 방법들 및 시스템들을 사용하고 적용하기 위한 예시적인 적용 구성을 도시한 도면;
도 9는 본 개시의 실시예들에 따른 도 4a 내지 도 7에 개시된 방법들 및 시스템들을 사용하고 적용하기 위한 다른 예시적인 적용 구성을 도시한 도면;
본 개시의 실시예들은 적어도 둘 이상의 집적 회로들("ICs") 간의 동적 범위 확장("DRE") 데이터/정보를 갖는 오디오 신호들의 프로세싱을 제공할 수 있다. DRE 데이터/정보를 갖는 오디오 신호들이고, 둘 이상의 IC들 간의 통신(예를 들어, 둘 이상의 IC들 간의 디지털 통신)이 디지털 방식으로 수행되거나 행해질 수 있도록 프로세싱될 수 있다. 오디오 신호들에 대한 DRE 데이터/정보는 둘 이상의 IC들에 제공될 수 있다. IC들에 DRE 데이터/정보를 제공하는 다양한 방식들이 본 개시의 실시예들에 제공될 수 있다. 적응형 잡음 제거("ANC") 데이터 또는 정보와 같은 다른 데이터 또는 정보는 또한 둘 이상의 IC들 간에 제공되거나 프로세싱되고, 디지털 방식으로 통신될 수 있다. 본 개시의 실시예들은 오디오 신호들을 프로세싱 및/또는 송신하는 둘 이상의 디바이스들 간의 아날로그 통신을 제거하거나 감소시키는 이점을 가질 수 있고, 그 대신에 둘 이상의 디바이스들 간의 디지털 방식으로 통신하는 방식을 제공할 수 있다(예를 들어, 디지털 링크 통신을 제공). 따라서, 본 개시의 실시예들은 아날로그 신호 통신/프로세싱보다 나은 둘 이상의 디바이스들에 걸친 디지털 통신/프로세싱의 바람직한 이점들을 제공할 수 있다. 이러한 예시적인 바람직한 이점들은 배경기술 부분에서 이전에 논의되고 언급되었다.
본 개시에 따른 제 1 예시적인 다중 칩 또는 다중-IC 오디오 프로세싱 구성(400)이 도 4a에 도시된다. 구성(400)은 하나 이상의 클라이언트 IC(들)(420-1...420-N)(예를 들어, N은 클라이언트 IC들의 개수이고, 1 이상의 정수)와 디지털 방식으로 통신할 수 있는 호스트 IC(401)를 도시한다. 오디오 신호들의 프로세싱은 호스트 IC(401)와 하나 이상의 클라이언트 IC들(420-1...420-N) 간에서 분할되거나 쪼개어질 수 있다. 호스트 IC(401)와 하나 이상의 클라이언트 IC들(420-1...420-N) 간의 디지털 통신은, 만약 그렇지 않으면 둘 이상의 디바이스들 또는 디바이스 구성요소들 간에 전력을 소비할 아날로그 통신을 제거하거나 감소시킬 수 있다.
호스트 IC(401)는 신호 프로세싱 블록(104), DRE 이득(106)을 갖는 DRE 이득 블록(105), 변조기(108), 및 송신기/코더(TX/CODER) 블록(404)을 도 4a에 도시된 바와 같이 직렬로 연결한 경로를 가질 수 있다. 신호 프로세싱 블록(104)은 보간기들(interpolator), 샘플/홀드 블록들 및/또는 샘플 레이트 컨버터들을 포함할 수 있다. 변조기(108)는 델타-시그마 변조기일 수 있다. DRE 호스트 제어기(DRE-H controller)(402)는 도 4a에 도시된 바와 같이 신호 프로세싱 블록(104)에 연결될 수 있고, 신호 프로세싱 블록(104)의 출력을 수신하는 입력을 가질 수 있다. DRE 호스트 제어기(402)는 도 4a에 도시된 바와 같이 DRE 이득 블록(105) 및 TX/CODER 블록(404)에 연결될 수 있고, DRE 이득 블록(105) 및 TX/CODER 블록(404)에 그것의 출력을 제공할 수 있다.
TX/CODER 블록(404)은 DRE 이득 정보뿐만 아니라 오디오 데이터(예를 들어, 디지털 송신/통신에 대한)를 디지털 데이터 포맷으로 코딩하는 선택적인 코더/직렬 변환기(serializer)를 갖는 송신기일 수 있다. 예를 들어, TX/CODER 블록(404)은 오디오 정보를 N-비트 디지털 데이터(405)로 코딩할 수 있고, 여기서 N은 1 이상의 정수이다. 예시적인 구성(400)에서, N-비트 디지털 데이터(405)는 디지털 형태로 코딩된 오디오 및 DRE 정보(예를 들어, AUDIO + DRE 데이터그램들)를 갖는 데이터그램들을 적어도 포함할 수 있다. AUDIO 데이터그램은 변조기(108)에 의해 변조될 수 있었던 디지털 데이터에 대한 디지털 오디오 콘텐트를 포함할 수 있다. DRE 데이터그램은 각각의 AUDIO 데이터그램에 대한 DRE 정보를 가질 수 있고, 대응하는 AUDIO 데이터그램에 저장된 디지털 데이터 스트림에 적용되는 이득(예를 들어, DRE 이득)을 식별할 수 있다.
DRE-H 제어기(402)는 신호 프로세싱 블록(104)으로부터 (오디오 입력 신호(102)에 기초한) 프로세싱된 오디오 입력 신호를 수신할 수 있다. DRE-H 제어기(402)는 오디오 입력 신호(102)를 모니터링할 수 있고, 오디오 입력 신호(102)에 DRE 이득(106)을 적용할 시기를 결정할 수 있다. DRE-H 제어기(402)는 또한 오디오 입력 신호(102)에 얼마나 많은 DRE 이득(106)을 적용할지를 결정할 수 있다. 오디오 입력 신호(102)의 특성들에 기초한, DRE-H 제어기(402)는 DRE 이득 블록(105)에서 DRE 이득(106)을 조정할 수 있다. 오디오 입력 신호(102)의 예시적인 특성들은 임계치 검출, 피크 검출, 오디오 입력 신호(102)의 피크 및/또는 포락선 추적(envelope tracking)을 모니터링하는 것을 포함할 수 있지만 이에 국한되는 것은 아니다. 도 4b는 예시적인 샘플 오디오 입력("오디오 입력") 신호(102)를 도시하는 예시적인 신호 다이어그램(412)이다. 프로세싱되고 있는 오디오 입력 신호(102)의 오디오 데이터 세그먼트에 대한 임계치 검출, 피크 검출, 피크 추적 및/또는 포락선 추적에 따라, 각각의 DRE 이득은 프로세싱되는 그 오디오 데이터 세그먼트에 대한 대응하는 디지털 데이터 스트림에 할당되고 제공될 수 있다. 데이터 스트림에 대한 DRE 이득을 결정하기 위한 다양한 방식들이 존재한다. 예를 들어, 이러한 DRE 이득 결정의 예시적인 방식들은 씨러스 로직 인코포레이티드에 배정된 다음의 특허 출원들에 개시된다: 2013년 11월 19일자로 출원된 발명의 명칭이 "Enhancement of Dynamic Range of Audio Signal Path"(발명자들: Andy Satoskar, Dan Allen, and Teju Das)인 미국 특허 출원 제14/083,972호(씨러스 도켓 번호 2101 및 이하 "'972 특허 출원"이라 함), 2014년 8월 25일자로 출원된 발명의 명칭이 "Reducing Audio Artifacts in a System for Enhancing Dynamic Range of Audio Signal Path"(발명자들: Teju Das, Ku He, and John Melanson)인 미국 특허 출원 제14/467,969호(씨러스 도켓 번호 2207 및 이하 "'969 특허 출원"이라 함), 2014년 9월 11일자로 출원된 발명의 명칭이 "Systems and Methods for Reduction of Audio Artifacts in an Audio System with Dynamic Range Enhancement"(발명자들: Ku He, Teju Das, and John Melanson)인 미국 특허 출원 제14/483,659호(씨러스 도켓 번호 2210 및 이하 "'659 특허 출원"이라 함), 및 2014년 10월 6일자로 출원된 발명의 명칭이 "Systems and Methods for Reduction of Audio Artifacts in an Audio System with Dynamic Range Enhancement"(발명자들: Ku He, Teju Das, and John Melanson)인 미국 특허 출원 제14/507,372호(씨러스 도켓 번호 2210-C1 및 이하 "'372 특허 출원"이라 함). '972 특허 출원, '969 특허 출원, '659 특허 출원, 및 '372 특허 출원은 본원에 참조로 통합된다.
N-비트 디지털 데이터(405)는 예를 들어, 도 4c에 도시된 예시적인 데이터 포맷(413)과 같은 데이터 포맷을 가질 수 있다. 데이터 포멧(413)은 오디오 데이터 또는 AUDIO 데이터그램에 대한 N 개의 비트들(416)(N은 1 이상의 정수) 및 DRE 이득 정보를 나타내는 비트(들) 또는 값(들)(414)이 존재할 수 있도록 구성될 수 있다. 데이터 포맷(413)은 또한 디지털 데이터(405)가 호스트 IC(401)로부터 클라이언트 IC들(420-1...420-N)의 각각으로 IC들간의 통신 링크들을 통해 송신되거나 전달되는 레이트인 관련 주파수를 포함할 수 있다. 도 4c에서, N-비트 디지털 데이터(405)는 호스트 IC(401)의 TX/CODE(404)로부터 각각의 통신 링크들을 통해 클라이언트 IC들(420-1...420-N)의 각각으로 송신될 수 있다.
각각의 클라이언트 IC(예를 들어, 클라이언트 IC(420-1...420-N))는 도 4a에 도시된 방식으로 직렬로 함께 연결된 수신기/디코더(RX/DECODER) 블록(406), 디지털-아날로그 변환기("DAC")(110), 및 드라이버 이득(116)을 갖는 드라이버(112)를 포함할 수 있다. 수신기/디코더 블록(406)은 선택적인 디코더/직병렬 변환기를 갖는 수신기일 수 있다. DAC(110)는 스위치드-커패시터 DAC(switched-capacitor DAC), 전류-모드 DAC, 또는 저항 DAC를 포함하지만 이에 국한되는 것은 아닌 임의의 적합한 DAC일 수 있다. 드라이버(112)는 클래스-AB 드라이버/증폭기 또는 클래스-D 드라이버/증폭기를 포함하지만 이에 국한되는 것은 아닌 임의의 적합한 드라이버일 수 있다. 구성(400)에 대해, 수신기/디코더 블록(406)은 N-비트 디지털 데이터(405)를 DRE 이득 정보뿐만 아니라 오디오 데이터 컨텐트 둘 모두를 포함하는 오디오 신호 정보로 디코딩할 수 있다. DRE 클라이언트 제어기("DRE-C controller")(408)는 수신기/디코더 블록(406)으로부터 오디오 신호 정보(예를 들어, 오디오 데이터 콘텐트 및 DRE 이득 정보)를 그 입력으로서 수신할 수 있고, DRE 이득 정보에 기초하여 드라이버 이득(116)을 제어/조정하기 위해 드라이버(112)로 출력을 제공할 수 있다. DRE-C 제어기(408)는 호스트 IC(401)의 DRE 이득(106)과 각각의 클라이언트 IC(420-1...420-N)의 드라이버 이득(116)의 곱이 항상 1 또는 다른 상숫값과 같을 수 있는 방식으로 드라이버 이득(116)을 제어/조정할 수 있다. 즉, DRE-C 제어기(408)는 DRE 이득(106)의 역 이득과 동일한 드라이버 이득(116)을 적용할 수 있다. 이후, 드라이버(112)는 대응하는 오디오 아날로그 출력("AUDIO ANALOG OUT") 신호(118)를 구동 및 출력할 수 있다. 일부 실시예들에서, 디지털 및 아날로그 이득들은 오디오 아티팩트들(audio artifacts)이 드라이버(112)에 의해 출력으로 구동되는 것을 방지하기 위해 시간 맞춰 정렬될 수 있다. 디지털 및 아날로그 이득들을 정렬하기 위한 예시적인 시스템들 및 방법들은 '969 특허 출원 및 '659 특허 출원에서 찾을 수 있다.
본 개시에 따른 제 2 예시적인 다중 칩 또는 다중-IC 오디오 프로세싱 구성(500)이 도 5에 도시된다. 구성(500)은 구성(500)에서, 호스트 IC(501)와 클라이언트 IC(들)(520-1...520-N) 사이에서 송신되고/통신될 수 있는 N-비트 디지털 데이터(511)가 DRE 이득 정보(예를 들어, DRE 데이터그램)가 아닌 오디오 콘텐트 또는 오디오 데이터(예를 들어, 오디오 데이터그램)만을 포함할 수 있는 것을 제외하고 구성(400)과 유사할 수 있다. 대신에, 호스트 IC(501)에서 사용된 DRE 이득 정보는 클라이언트 IC들(520-1...520-N)에 다른 방식으로 제공되거나 이들에 의해 유도될 수 있다. 오디오 데이터 및 DRE 정보(예를 들어, 오디오 및 DRE 데이터그램들) 둘 모두를 송신/통신하는 구성(400)이 호스트 IC 및 클라이언트 IC(들) 간의 통신 링크들에 대한 더 많은 대역폭을 요구하고, 더 복잡한 디지털 데이터 프로세싱(통신되고 송신되는 디지털 데이터를 코딩/디코딩과 같은)을 요구하고, 일반적으로 구성(500)보다 더 많은 전력을 소모할 것이기 때문에, 구성(500)에 도시된 바와 같은 오직 오디오 데이터(예를 들어, 오디오 데이터그램)만의 송신 또는 통신은 바람직할 수 있다.
구성(500)은 하나 이상의 클라이언트 IC(들)(520-1...520-N)(예를 들어, N은 클라이언트 IC들의 개수이고, 1 이상의 정수)와 디지털 방식으로 통신할 수 있는 호스트 IC(501)를 도시한다. 오디오 신호들의 프로세싱은 또한 호스트 IC(501)와 하나 이상의 클라이언트 IC들(520-1...520-N) 간에서 분할되거나 쪼개어질 수 있다. 호스트 IC(501)와 하나 이상의 클라이언트 IC들(520-1...520-N) 간의 디지털 통신은, 만약 그렇지 않으면 둘 이상의 디바이스들 또는 디바이스 컴포넌트들 간에 전력을 소비할 아날로그 통신을 제거하거나 감소시킬 수 있다.
호스트 IC(501)는 신호 프로세싱 블록(104), 가변 이득을 갖는 변조기 블록(506), 및 송신기/코더(TX/CODER) 블록(510)을 도 5에 도시된 바와 같이 직렬로 연결한 경로를 포함할 수 있다. 신호 프로세싱 블록(104)은 보간기들(interpolator), 샘플/홀드 블록들 및/또는 샘플 레이트 컨버터들을 포함할 수 있다. DRE 호스트 제어기(DRE-H controller)(502)는 도 5에 도시된 바와 같이 신호 프로세싱 블록(104), 가변 이득을 갖는 변조기 블록(506), 및 DRE 호스트 규칙 기반 모듈(DRE-H Rule Based Module)(508)에 연결될 수 있다. DRE-H 제어기(502)는 신호 프로세싱 블록(104)의 출력을 수신하는 입력 및 DRE-H 규칙 기반 모듈(508)의 출력을 수신하는 다른 입력을 가질 수 있다. DRE-H 제어기(502)는 또한 오디오 신호에 적용된 가변 이득(예를 들어, DRE 이득)(507)을 결정하는 DRE 이득 결정들을 행하기 위해 오디오 입력 신호(102) 및 DRE-H 규칙 기반 모듈(508)의 출력을 모니터링할 수 있다. 가변 이득 블록(506)을 갖는 변조기에 대한 가변 이득(예를 들어, DRE 이득)(507)은 델타-시그마 변조기의 양자화기의 이득을 변경하고 및/또는 델타-시그마 변조기의 모든 피드백 계수들의 이득을 변경하여 루프 특성들이 변경되지 않게 할 수 있다.
TX/CODER 블록(510)은 오디오 데이터를 디지털 데이터 포맷으로 코딩하는 선택적인 코더/직렬 변환기(serializer)를 갖는 송신기일 수 있다. 예를 들어, TX/CODER 블록(510)은 오디오 정보를 N-비트 디지털 데이터(511)로 코딩할 수 있고, 여기서 N은 1 이상의 정수이다. 예시적인 구성(500)에서, N-비트 디지털 데이터(511)는 적어도 디지털 형태로 코딩된 오디오 정보(예를 들어, 오디오 데이터그램들)를 갖는 데이터그램들을 포함할 수 있다. 오디오 데이터그램은 디지털 데이터 스트림에 대한 디지털 오디오 콘텐트를 포함할 수 있다.
DRE-H 규칙 기반 모듈(508)은 가변 이득 블록(506)을 갖는 변조기의 출력 데이터에 기초하여 가변 이득(예를 들어, DRE 이득)(507)을 수정하기 위한 특정 규칙들을 설정할 수 있다. 예시적인 규칙 기반 알고리즘들 또는 방법들은 특정 비트 패턴들 또는 특정 최상위 비트들(MSBs: most-significant-bits) 또는 특정 시간 동안 0 또는 1인 특정 최하위 비트들(LSB: least-significant-bits)을 찾는 것을 포함하지만 이에 국한되지는 않는다. 가변 이득 블록(506)을 갖는 변조기는 그 출력을 DRE-H 제어기(502)에 전송할 수 있고, DRE-H 제어기(502)는, 호스트 IC(501)에서 가변 이득(예를 들어, DRE 이득)(507)과 클라이언트 IC(들)(520-1...520-N)의 드라이버 이득(116)의 각각의 곱이 1 또는 다른 상숫값과 동일하도록 하는 방식으로 설정된 규칙들에 기초하여 가변 이득(예를 들어, DRE 이득)(507)을 변경하거나 조정할 수 있다.
도 5에서, N-비트 디지털 데이터(511)는 호스트 IC(501)의 TX/CODE(510)로부터 각각의 통신 링크들을 통해 클라이언트 IC들(520-1...520-N)의 각각으로 송신될 수 있다. 각각의 클라이언트 IC(예를 들어, 클라이언트 IC(520-1...520-N))는 도 5에 도시된 방식으로 직렬로 함께 연결된 수신기/디코더(RX/DECODER) 블록(512), 디지털-아날로그 변환기("DAC")(110), 및 드라이버 이득(116)을 갖는 드라이버(112)를 가질 수 있다. 수신기/디코더 블록(512)은 선택적인 디코더/직병렬 변환기를 갖는 수신기일 수 있다. DAC(110)는 스위치드-커패시터 DAC(switched-capacitor DAC), 전류-모드 DAC, 또는 저항 DAC를 포함하지만 이에 국한되는 것은 아닌 임의의 적합한 DAC일 수 있다. 드라이버(112)는 클래스-AB 드라이버/증폭기 또는 클래스-D 드라이버/증폭기를 포함하지만 이에 국한되는 것은 아닌 임의의 적합한 드라이버일 수 있다. 수신기/디코더 블록(512)은 N-비트 디지털 데이터(511)를 오디오 데이터 컨텐트를 포함하는 오디오 신호 정보로 디코딩할 수 있다. DRE 클라이언트 규칙 기반 모듈("DRE-C Rule Based Module")(514)은 수신기/디코더 블록(512)으로부터 오디오 신호 정보(예를 들어, 오디오 데이터 콘텐트)를 그 입력으로서 수신할 수 있고, DRE 클라이언트 제어기("DRE-C controller")(516)로 출력을 제공할 수 있다. 클라이언트 IC들(520-1...520-N)의 DRE-C 규칙 기반 모듈(514)은 드라이버(112)의 드라이버 이득(116)을 제어/조정하는데 사용되는 DRE-H 규칙 기반 모듈(508)과 동일하거나 유사한 규칙들을 설정할 수 있다. DRE-C 규칙 기반 모듈(514)에 의해 설정된 동일한 특정 규칙들은 DRE-H 규칙 기반 모듈(508)에 의해 사용되는 예시적인 규칙 기반 알고리즘들 또는 방법들일 수 있다. 이러한 예시적인 규칙 기반 알고리즘들 또는 방법들은 특정 최상위 비트들(MSBs: most-significant-bits) 또는 특정 시간 동안 0 또는 1인 특정 최하위 비트들(LSB: least-significant-bits)을 찾는 것을 포함하지만 이에 국한되지는 않는다. DRE-C 제어기(516)는 호스트 IC(501)에서 가변 이득(예를 들어, DRE 이득)(507)과 각각의 클라이언트 IC(들)(520-1...520-N)의 드라이버 이득(116)의 곱이 1 또는 다른 상숫값과 동일하도록 하는 방식으로 DRE-C 규칙 기반 모듈(514)에 의해 설정된 특정 규칙들에 기초하여 드라이버 이득(116)을 제어/조정할 수 있다. 즉, DRE-C 제어기(516)는 가변 이득(예를 들어, DRE 이득)(507)의 역 이득과 동일한 드라이버 이득(116)을 적용할 수 있다. 이후, 드라이버(112)는 대응하는 오디오 아날로그 출력("AUDIO ANALOG OUT") 신호(118)를 구동 및 출력할 수 있다. 구성(500)이 호스트 및 클라이언트 IC들 간의 통신 링크들을 통해 DRE 정보를 송신, 통신, 및/또는 프로세싱할 수 없기 때문에, 구성(500)은 구성(400)보다 더 적은 대역폭, 복잡성, 및 전력 소모를 요구할 것이다.
도 6은 도 5의 호스트 IC(501)에 대안일 수 있는 호스트 IC(501A)를 도시한다. 도 6의 호스트 IC(501A)는 도 5의 호스트 IC(501)와 거의 동일할 수 있으므로, 오직 차이점들만을 설명할 것이다. 호스트 IC(501A)는 적응형 잡음 제거("ANC")의 프로세싱을 오디오 입력 신호들에 추가할 수 있다. 호스트 IC(501A)는 적응형 잡음 제거("ANC") 블록(600)의 추가를 도시한다. ANC 블록(600)은 아날로그 입력 신호(601)를 수신할 수 있다. ANC 블록(600)은 도 6에 도시된 바와 같이 직렬로 함께 연결된 아날로그-디지털 변환기("ADC") 블록(604), 디지털 신호 프로세싱("DSP") 블록(606), 및 ANC 출력 블록(608)을 포함할 수 있다. 가산기 블록(610)은 신호 프로세싱 블록(104)의 출력 및 가변 이득(507)을 갖는 가변 이득을 갖는 변조기 블록(506)에 대한 입력 사이에 연결될 수 있다. 가산기 블록(610)은 신호 프로세싱 블록(104)의 출력 및 ANC 블록(600)의 출력을 가산기 블록(610)의 입력들로서 수신할 수 있고, 가산기 블록(610)의 출력을 가변 이득을 갖는 변조기 블록(506)으로 제공할 수 있다. 호스트 IC(501A)의 DRE-H 제어기(502)는, 호스트 IC(501A)의 DRE-H 제어기(502)가 신호 프로세싱 블록(104)의 출력을 그의 입력들 중 하나로서 수신할 수 없는 것을 제외하고, 도 5의 호스트 IC(504)에 도시된 바와 같은 유사한 방식으로 다른 회로 블록들에 연결될 수 있다. 아날로그 입력 신호(601)에 기초한 ANC 프로세싱된 오디오 신호 및 디지털 오디오 입력 신호(102)에 기초한 DRE 프로세싱된 오디오 신호는 DRE-H 규칙 기반 모듈(508)에 의해 설정된 가변 이득(507)과 동일한 양으로 획득될 수 있다. 더욱이, 각각의 클라이언트 IC(들)에서의 이득은 ANC 및 DRE 프로세싱된 오디오 신호들에 대해 동일한 양의 가변 이득(507)에서 반대로 획득될 수 있다.
도 7은 도 5의 호스트 IC(501)에 대안일 수 있는 호스트 IC(501B)를 도시한다. 도 7의 호스트 IC(501B)는 도 6의 호스트 IC(501A)와 거의 동일할 수 있으므로, 오직 차이점들만을 논의할 것이다. 호스트 IC(501B)는 ANC 경로를 갖는 ANC 블록(600)이 선택적이 되도록 할 수 있고, ANC 블록(600)은 아날로그 입력 신호(601)를 수신할 수 있다. 호스트 IC(501B)는 호스트(501A)가 수신하는 디지털 오디오 입력(102) 대신에 아날로그 오디오 입력(702)을 수신할 수 있다. 호스트 IC(501B)가 아날로그 오디오 입력(702)을 수신하기 때문에, 도 7에 도시된 바와 같이 호스트 IC(501B)는 신호 프로세싱 블록(104) 전에 직렬로 연결된 추가 아날로그 프로세싱 블록(704) 및 아날로그-디지털 블록(706)을 그것의 입력에서 가질 수 있다. 호스트 IC(501B) 내의 DRE-H 제어기(502)는 또한 그 입력들 중 하나로서 신호 프로세싱 블록(104)의 출력을 수신할 수 있다.
도 8은 본 개시의 실시예들을 사용하고 적용하기 위한 예시적인 애플리케이션 구성(800)을 도시한다. 구성(800)은 그에 연결된 한 쌍의 이어폰들/헤드폰들(840A)을 가질 수 있는 모바일 디바이스 또는 컴퓨터(830)를 도시한다. 애플리케이션 구성(800)에서, 호스트 IC(801)는 모바일 디바이스 또는 컴퓨터(830)에 위치할 수 있다. 이어폰들/헤드폰들(840A)은 N-비트 디지털 데이터(811-1 및 811-2)를 그의 이어버드들/헤드폰 스피커들(810-1 및 810-2)에 각각 송신하는 디지털 유선 통신 링크들을 가질 수 있다. 이어버드들/헤드폰 스피커들(810-1 및 810-2)은 도 8에 도시된 바와 같이 그들 내부에 각각 클라이언트 IC들(820-1 및 820-2)을 가질 수 있다. 도 4의 구성(400)을 애플리케이션 구성(800)에 적용함에 있어서, 호스트 IC(801)는 호스트 IC(401)를 포함할 수 있고, 클라이언트 IC들(820-1 및 820-2)은 클라이언트 IC들(420-1...420-N) 중 2개를 포함할 수 있다. 도 5의 구성(500)을 애플리케이션 구성(800)에 적용함에 있어서, 호스트 IC(801)는 호스트 IC(501)를 포함할 수 있고, 클라이언트 IC들(820-1 및 820-2)은 클라이언트 IC들(520-1...520-N) 중 2개를 포함할 수 있다. 오디오 신호들에 ANC 프로세싱을 부가하는 호스트 IC(501A 또는 501B)가 호스트 IC(501) 대신에 호스트 IC(801)에 사용되면, 아날로그 입력 신호(601)의 ANC 프로세싱은 모바일 디바이스 또는 컴퓨터(830) 내에서 수행될 수 있다(또는 시스템에 ANC가 존재하지 않을 것이다).
도 9는 본 개시의 실시예들을 사용하고 적용하기 위한 다른 예시적인 애플리케이션 구성(900)을 도시한다. 예시적인 애플리케이션 구성(900)은 애플리케이션 구성(800)과 매우 유사할 수 있으므로, 단지 차이점들만 설명할 것이다. 호스트 IC(801)가 모바일 디바이스 또는 컴퓨터(830) 내에 위치하는 대신에, 구성(900)은 호스트 IC(801)가 한 쌍의 이어폰들/헤드폰들(840B)의 부분인 외부 박스(940)에 위치할 수 있음을 도시한다. 도 9에 도시된 바와 같이 모바일 디바이스 또는 컴퓨터(830)는 오디오 신호 경로를 통해 오디오 신호(809)를 외부 박스(940)로 출력할 수 있다. 구성들(400 및 500)은 애플리케이션 구성(800)에 적용되는 것과 동일한 방식으로 애플리케이션 구성(900)에 적용될 수 있다. 그러나, 오디오 신호(809)는 또한 아날로그 신호일 수 있다. 오디오 신호(809)가 아날로그 신호이면, 호스트 IC(501B)는 외부 박스(940) 내의 호스트 IC(801)로서 사용될 수 있다. 반면에, 오디오 신호(809)가 디지털 신호이면, 호스트 IC(501A)는 외부 박스(940) 내의 호스트 IC(801)로서 사용될 수 있다.
구성들(800 및 900)이 디지털 통신들/송신 경로들인 이어버드들/헤드폰 스피커들(810-1 및 810-2)로 및 이들로부터 통신들/송신 경로들을 제공할 수 있기 때문에, 이어버드들/헤드폰 스피커들(810-1 및 810-2)과 모바일 디바이스 또는 컴퓨터(830) 및/또는 외부 박스(940) 사이의 신호들은 여전히 디지털일 수 있다. 따라서, ANC 알고리즘이 구성들(800 및 900)에 의해 구현되는 경우, 디지털 신호들은 이어버드들/헤드폰 스피커들(810-1 및 810-2)로 통신되고 프로세싱될 수 있다. 이어버드들/헤드폰 스피커들(810-1 및 810-2) 내에서의 디지털 프로세싱의 존재로 인해, ANC 마이크로폰들은 이어버드들/헤드폰 스피커들(810-1 및 810-2)에 위치될 수 있거나 적어도 더 쉽게(예를 들어, 적은 어려움들로) 위치될 수 있다.
특히 도면들과 연관된 본원에 개시된 다양한 동작들이 다른 회로 또는 다른 하드웨어 구성요소들에 의해 구현될 수 있음이 - 특히 본 개시의 이점을 갖는 당업자에게 - 이해되어야 된다. 소정의 방법의 각 동작이 수행되는 순서는 변경될 수 있고, 본원에 도시된 시스템들의 다양한 요소들은 추가, 재정렬, 결합, 생략, 수정 등이 될 수 있다. 이러한 개시는 그러한 모든 수정들 및 변경들을 포함하는 것으로 의도되고, 따라서 상기 설명은 제한적인 의미보다는 예시적인 것으로 간주되어야만 한다.
본 개시는 당업자가 이해할 예시적인 실시예들에 대한 모든 변화들, 대체들, 변형들, 변경들, 및 수정들을 포함한다. 유사하게, 적절한 경우에, 첨부된 청구항들은 당업자가 이해할 본원에서의 예시적인 실시예들에 대한 모든 변화들, 대체들, 변형들, 변경들, 및 수정들을 포함한다. 게다가, 특정한 기능을 수행하도록 적응되고, 배열되고, 가능하고, 구성되고, 활성화되고, 동작 가능하거나 또는 동작적인 장치, 시스템, 또는 장치 또는 시스템의 구성요소에 대한 첨부된 청구항들에서의 참조는, 상기 장치, 시스템, 또는 구성요소가 그렇게 적응되고, 배열되고, 가능하고, 구성되고, 활성화되고, 동작 가능하거나, 또는 동작적인 한, 그렇든 아니든 상기 특정한 기능이 활성화되고, 턴 온되거나, 또는 언록되는 상기 장치, 시스템, 또는 구성요소를 포함한다.
본원에 나열된 모든 예들 및 조건부 언어는 교육적인 목표들로, 이 기술분야를 발전시키기 위해 본 발명자에 의해 기여된 개념들 및 본 발명을 이해하도록 판독자를 돕기 위해 의도되며, 이러한 구체적으로 나열된 예들 및 조건들에 대한 제한이 없는 것으로서 해석된다. 본 발명들의 실시예들이 상세히 설명되었지만, 다양한 변화들, 대체들, 및 변경들이 본 개시의 사상 및 범위로부터 벗어나지 않고 그것에 대해 이루어질 수 있다는 것이 이해되어야 한다.

Claims (28)

  1. 둘 이상의 집적 회로들을 통하는 동적 범위 확장 정보(dynamic range enhancement information)를 갖는 오디오 신호들을 프로세싱하기 위한 다중 칩 회로에 있어서:
    디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하고, 상기 동적 범위 확장 이득에 따라 상기 디지털 오디오 입력 신호를 프로세싱하고, 상기 프로세싱된 디지털 오디오 입력 신호에 기초한 오디오 데이터를 송신하기 위한 호스트 집적 회로; 및
    상기 호스트 집적 회로에 연결된 클라이언트 집적 회로로서, 상기 오디오 데이터를 수신하고, 상기 동적 범위 확장 이득이 제공되고, 상기 오디오 데이터를 상기 동적 범위 확장 이득으로 프로세싱하는, 상기 클라이언트 집적 회로를 포함하는, 오디오 신호들을 프로세싱하기 위한 다중 칩 회로.
  2. 제 1 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 클라이언트 집적 회로에 상기 동적 범위 확장 이득을 제공하기 위해 상기 클라이언트 집적 회로에 상기 동적 범위 확장 정보를 송신하도록 구성되는, 오디오 신호들을 프로세싱하기 위한 다중 칩 회로.
  3. 제 2 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 동적 범위 확장 이득에 의해 상기 디지털 오디오 입력 신호의 동적 범위를 제어하고 확장하는 동적 범위 확장 호스트 제어기를 포함하고, 상기 클라이언트 집적 회로는 또한 상기 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록 상기 오디오 데이터를 오디오 신호로 제어하고 프로세싱하는 동적 범위 확장 클라이언트 제어기를 포함하는, 오디오 신호들을 프로세싱하기 위한 다중 칩 회로.
  4. 제 3 항에 있어서:
    상기 동적 범위 확장 호스트 제어기는 상기 동적 범위 확장 이득에 따른 디지털 이득을 적용함으로써 상기 동적 범위 확장 이득에 의해 상기 디지털 오디오 입력 신호의 상기 동적 범위를 제어 및 확장하고;
    상기 동적 범위 확장 클라이언트 제어기는 상기 동적 범위 확장 이득의 역(inverse)에 따른 아날로그 이득을 적용함으로써 상기 오디오 데이터를 상기 오디오 신호로 제어 및 프로세싱하는, 오디오 신호들을 프로세싱하기 위한 다중 칩 회로.
  5. 제 4 항에 있어서, 상기 디지털 이득과 상기 아날로그 이득의 곱은 상숫값과 대략 동일한, 오디오 신호들을 프로세싱하기 위한 다중 칩 회로.
  6. 제 1 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 호스트 집적 회로에 의해 프로세싱된 상기 디지털 오디오 입력 신호에 적용될 상기 동적 범위 확장 이득을 결정하는 규칙들을 설정하기 위한 동적 범위 확장 호스트 규칙 기반 모듈을 포함하고, 상기 클라이언트 집적 회로는 상기 클라이언트 집적 회로에 상기 동적 범위 확장 이득을 제공하기 위해, 상기 클라이언트 집적 회로에 의해 프로세싱된 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록 상기 동적 범위 확장 호스트 규칙 기반 모듈과 동일한 규칙들을 설정 및 사용하기 위한 동적 범위 확장 클라이언트 규칙 기반 모듈을 포함하는, 오디오 신호들을 프로세싱하기 위한 다중 칩 회로.
  7. 제 6 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 동적 범위 확장 이득을 제어하기 위한 상기 동적 범위 확장 호스트 규칙 기반 모듈에 연결된 동적 범위 확장 호스트 제어기를 포함하고, 상기 클라이언트 집적 회로는 또한 상기 역 동적 범위 확장 이득을 제어하기 위한 상기 동적 범위 확장 클라이언트 규칙 기반 모듈에 연결된 동적 범위 확장 클라이언트 제어기를 포함하는, 오디오 신호들을 프로세싱하기 위한 다중 칩 회로.
  8. 둘 이상의 집적 회로들을 통하는 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 다중 칩 회로에서 사용하기 위한 호스트 집적 회로에 있어서:
    호스트 제어기로서:
    디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하고;
    상기 동적 범위 확장 이득에 따라 상기 디지털 오디오 입력 신호를 프로세싱하도록 구성된, 상기 호스트 제어기; 및
    오디오 데이터를 상기 동적 범위 확장 이득으로 프로세싱하기 위해 클라이언트 집적 회로에 상기 동적 범위 확장 이득이 제공되도록, 상기 프로세싱된 디지털 오디오 입력 신호에 기초한 상기 오디오 데이터를 상기 호스트 집적 회로에 연결된 상기 클라이언트 집적 회로로 송신하도록 구성된 송신기를 포함하는, 호스트 집적 회로.
  9. 제 8 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 클라이언트 집적 회로에 동적 범위 확장 이득을 제공하기 위해 및 상기 동적 범위 확장 정보를 상기 클라이언트 집적 회로에 송신하도록 구성되는, 호스트 집적 회로.
  10. 제 9 항에 있어서,
    상기 호스트 제어기는 또한, 상기 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록 상기 클라이언트 집적 회로가 상기 오디오 데이터를 오디오 신호로 제어하고 프로세싱하기 위해, 상기 동적 범위 확장 이득에 의해 상기 디지털 오디오 입력 신호의 동적 범위를 제어 및 확장하는, 호스트 집적 회로.
  11. 제 9 항에 있어서:
    상기 호스트 제어기는 상기 동적 범위 확장 이득에 따른 디지털 이득을 적용함으로써 상기 동적 범위 확장 이득에 의해 상기 디지털 오디오 입력 신호의 상기 동적 범위를 제어 및 확장하고;
    상기 클라이언트 집적 회로는 상기 동적 범위 확장 이득의 역에 따른 아날로그 이득을 적용함으로써 상기 오디오 데이터를 상기 오디오 신호로 제어 및 프로세싱하는, 호스트 집적 회로.
  12. 제 11 항에 있어서,
    상기 디지털 이득과 상기 아날로그 이득의 곱은 상숫값과 대략 동일한, 호스트 집적 회로.
  13. 제 8 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 호스트 집적 회로에 의해 프로세싱된 상기 디지털 오디오 입력 신호에 적용될 상기 동적 범위 확장 이득을 결정하는 규칙들을 설정하도록 구성된 동적 범위 확장 호스트 규칙 기반 모듈을 포함하고, 상기 클라이언트 집적 회로는, 상기 클라이언트 집적 회로에 의해 프로세싱된 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록, 상기 동적 범위 확장 호스트 규칙 기반 모듈과 동일한 규칙들을 설정 및 사용하는, 호스트 집적 회로.
  14. 제 11 항에 있어서, 상기 호스트 제어기는 또한 상기 동적 범위 확장 이득을 제어하도록 구성되는, 호스트 집적 회로.
  15. 둘 이상의 집적 회로들을 통하는 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 다중 칩 회로에서 사용하기 위한 클라이언트 집적 회로에 있어서:
    동적 범위 확장 이득에 따라 호스트 집적 회로로부터 오디오 데이터를 수신하도록 구성된 수신기; 및
    클라이언트 제어기로서:
    디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하고,
    상기 동적 범위 확장 이득에 따라 상기 오디오 데이터를 프로세싱하도록 구성된, 상기 클라이언트 제어기를 포함하는, 클라이언트 집적 회로.
  16. 제 15 항에 있어서,
    상기 오디오 데이터는 상기 동적 범위 확장 이득을 포함하고, 상기 클라이언트 집적 회로는 상기 오디오 데이터로부터 상기 동적 범위 확장 이득을 추출하도록 구성되는, 클라이언트 집적 회로.
  17. 제 16 항에 있어서,
    상기 호스트 집적 회로는 상기 동적 범위 확장 이득에 의해 디지털 오디오 입력 신호의 동적 범위를 제어 및 확장하여 상기 오디오 데이터를 생성하고, 상기 클라이언트 집적 회로는, 상기 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록, 상기 오디오 데이터를 오디오 신호로 제어 및 프로세싱하도록 구성되는, 클라이언트 집적 회로.
  18. 제 16 항에 있어서:
    상기 호스트 제어기는 상기 동적 범위 확장 이득에 따른 디지털 이득을 적용함으로써 상기 동적 범위 확장 이득에 의해 상기 디지털 오디오 입력 신호의 상기 동적 범위를 제어 및 확장하고;
    상기 클라이언트 집적 회로는 상기 동적 범위 확장 이득의 역에 따른 아날로그 이득을 적용함으로써 상기 오디오 데이터를 상기 오디오 신호로 제어 및 프로세싱하는, 클라이언트 집적 회로.
  19. 제 18 항에 있어서,
    상기 디지털 이득과 상기 아날로그 이득의 곱은 상숫값과 대략 동일한, 클라이언트 집적 회로.
  20. 제 15 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 호스트 집적 회로에 의해 프로세싱된 상기 디지털 오디오 입력 신호에 적용될 상기 동적 범위 확장 이득을 결정하는 규칙들을 설정하도록 구성된 동적 범위 확장 호스트 규칙 기반 모듈을 포함하고, 상기 클라이언트 집적 회로에 의해 프로세싱된 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록 상기 동적 범위 확장 호스트 규칙 기반 모듈과 동일한 규칙들을 설정하고 사용하도록 구성되는, 클라이언트 집적 회로.
  21. 제 20 항에 있어서,
    상기 호스트 집적 회로는 또한 상기 동적 범위 확장 이득을 제어하도록 구성된, 클라이언트 집적 회로.
  22. 둘 이상의 집적 회로들을 통하는 동적 범위 확장 정보를 갖는 오디오 신호들을 프로세싱하기 위한 방법에 있어서:
    호스트 집적 회로에 의해 디지털 오디오 입력 신호를 프로세싱하는 단계;
    상기 호스트 집적 회로에 의해 상기 디지털 오디오 입력 신호를 위한 동적 범위 확장 이득을 결정하는 단계;
    상기 프로세싱된 디지털 오디오 입력 신호에 기초한 오디오 데이터를 송신하는 단계;
    클라이언트 집적 회로에 의해 상기 오디오 데이터를 수신하는 단계;
    상기 동적 범위 확장 이득을 상기 호스트 집적 회로 및 상기 클라이언트 집적 회로에 제공하는 단계; 및
    상기 클라이언트 집적 회로에 의해 상기 오디오 데이터를 상기 동적 범위 확장 이득으로 프로세싱하는 단계를 포함하는, 오디오 신호들을 프로세싱하기 위한 방법.
  23. 제 22 항에 있어서,
    상기 동적 범위 확장 이득을 상기 호스트 집적 회로 및 상기 클라이언트 집적 회로에 제공하는 단계는:
    상기 호스트 집적 회로에 의해, 상기 동적 범위 확장 이득을 포함하는 동적 범위 확장 정보를 상기 클라이언트 집적 회로에 송신하는 단계를 더 포함하는, 오디오 신호들을 프로세싱하기 위한 방법.
  24. 제 23 항에 있어서,
    상기 호스트 집적 회로에 의해, 상기 동적 범위 확장 이득을 사용함으로써 상기 디지털 오디오 입력 신호의 동적 범위를 제어하고 확장하는 단계; 및
    상기 클라이언트 집적 회로에 의해, 상기 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록 상기 오디오 데이터를 오디오 신호로 제어하고 프로세싱하는 단계를 더 포함하는, 오디오 신호들을 프로세싱하기 위한 방법.
  25. 제 23 항에 있어서:
    동적 범위 확장 호스트 제어기는 상기 동적 범위 확장 이득에 따른 디지털 이득을 적용함으로써 상기 동적 범위 확장 이득에 의해 상기 디지털 오디오 입력 신호의 상기 동적 범위를 제어 및 확장하고;
    동적 범위 확장 클라이언트 제어기는 상기 동적 범위 확장 이득의 역에 따른 아날로그 이득을 적용함으로써 상기 오디오 데이터를 상기 오디오 신호로 제어 및 프로세싱하는, 오디오 신호들을 프로세싱하기 위한 방법.
  26. 제 25 항에 있어서,
    상기 디지털 이득과 상기 아날로그 이득의 곱은 상숫값과 대략 동일한, 오디오 신호들을 프로세싱하기 위한 방법.
  27. 제 22 항에 있어서,
    상기 동적 범위 확장 이득을 상기 호스트 집적 회로 및 상기 클라이언트 집적 회로에 제공하는 단계는:
    상기 호스트 집적 회로에 의해, 상기 호스트 집적 회로에 의해 프로세싱된 상기 디지털 오디오 입력 신호에 적용될 상기 동적 범위 확장 이득을 결정하는 규칙들을 설정하는 단계; 및
    상기 클라이언트 집적 회로에 의해, 상기 클라이언트 집적 회로에 의해 프로세싱된 오디오 신호가 상기 동적 범위 확장 이득에 의해 역으로 획득되도록 상기 호스트 집적 회로에 의해 설정된 동일한 규칙들을 설정하고 사용하는 단계를 더 포함하는, 오디오 신호들을 프로세싱하기 위한 방법.
  28. 제 27 항에 있어서,
    상기 호스트 집적 회로에 의해, 상기 디지털 오디오 입력 신호에 사용되는 상기 동적 범위 확장 이득을 제어하는 단계; 및
    상기 클라이언트 집적 회로에 의해, 상기 오디오 데이터에 사용되는 상기 역 동적 범위 확장 이득을 제어하는 단계를 더 포함하는, 오디오 신호들을 프로세싱하기 위한 방법.
KR1020177031055A 2015-03-27 2016-03-16 다중칩 동적 범위 확장(dre) 오디오 프로세싱 방법들 및 장치들 KR102318472B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562139123P 2015-03-27 2015-03-27
US62/139,123 2015-03-27
US14/975,015 US9584911B2 (en) 2015-03-27 2015-12-18 Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US14/975,015 2015-12-18
PCT/US2016/022578 WO2016160336A1 (en) 2015-03-27 2016-03-16 Multichip dynamic range enhancement (dre) audio processing methods and apparatuses

Publications (2)

Publication Number Publication Date
KR20170131640A true KR20170131640A (ko) 2017-11-29
KR102318472B1 KR102318472B1 (ko) 2021-10-29

Family

ID=56975966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031055A KR102318472B1 (ko) 2015-03-27 2016-03-16 다중칩 동적 범위 확장(dre) 오디오 프로세싱 방법들 및 장치들

Country Status (6)

Country Link
US (1) US9584911B2 (ko)
EP (1) EP3275077B1 (ko)
JP (1) JP6738827B2 (ko)
KR (1) KR102318472B1 (ko)
CN (1) CN107683610B (ko)
WO (1) WO2016160336A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9774342B1 (en) * 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US10284217B1 (en) 2014-03-05 2019-05-07 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
US11423872B1 (en) * 2020-10-09 2022-08-23 Cirrus Logic, Inc. Dynamic range enhancement (DRE) control in adaptive noise cancellation (ANC) applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966208A (ja) * 1982-10-08 1984-04-14 Toshiba Corp デイジタル伸張・圧縮器
US20130268278A1 (en) * 2012-04-10 2013-10-10 Beijing Kt Micro, Ltd. Audio Communication System, An Audio Transmitter and An Audio Receiver
WO2014113465A1 (en) * 2013-01-21 2014-07-24 Dolby Laboratories Licensing Corporation Audio encoder and decoder with program loudness and boundary metadata

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2810477A (en) 1955-06-17 1957-10-22 Camp And Mcinnes Inc Hosiery packaging
GB1599401A (en) 1978-04-18 1981-09-30 Nat Res Dev Input signal level control for communications channels
US4446440A (en) 1982-01-26 1984-05-01 Hewlett-Packard Company Dual mode amplifier
JPS58142614A (ja) 1982-02-18 1983-08-24 Sony Corp 利得制御装置
US4972436A (en) 1988-10-14 1990-11-20 Hayes Microcomputer Products, Inc. High performance sigma delta based analog modem front end
US5111506A (en) 1989-03-02 1992-05-05 Ensonig Corporation Power efficient hearing aid
JPH065819B2 (ja) 1989-06-29 1994-01-19 ヤマハ株式会社 Ａ／ｄ変換装置
US4999830A (en) 1989-09-25 1991-03-12 At&T Bell Laboratories Communication system analog-to-digital converter using echo information to improve resolution
US5148167A (en) 1990-04-06 1992-09-15 General Electric Company Sigma-delta oversampled analog-to-digital converter network with chopper stabilization
US5323159A (en) 1990-04-20 1994-06-21 Nakamichi Corporation Digital/analog converter
EP0707383B1 (de) 1994-06-14 2002-05-02 Stage Tec Entwicklungsgesellschaft für professionelle Audiotechnik mbH Schaltungsanordnung zur Analog-Digital-Wandlung von Signalen
DE19502047C2 (de) 1995-01-12 1996-12-05 Stage Tec Gmbh Verfahren zur Analog-Digital-Wandlung von Signalen
US5550923A (en) 1994-09-02 1996-08-27 Minnesota Mining And Manufacturing Company Directional ear device with adaptive bandwidth and gain control
JPH09130245A (ja) 1995-11-06 1997-05-16 Sony Corp ゲイン可変回路
JPH10257583A (ja) 1997-03-06 1998-09-25 Asahi Chem Ind Co Ltd 音声処理装置およびその音声処理方法
US6088461A (en) 1997-09-26 2000-07-11 Crystal Semiconductor Corporation Dynamic volume control system
JP3449254B2 (ja) 1997-11-14 2003-09-22 ヤマハ株式会社 Ｄ／ａ変換装置
JPH11340831A (ja) 1998-05-29 1999-12-10 Toa Corp 高精度ａ／ｄ変換器
JP2000029736A (ja) 1998-07-13 2000-01-28 Oki Electric Ind Co Ltd 半導体集積回路
US6271780B1 (en) 1998-10-08 2001-08-07 Cirrus Logic, Inc. Gain ranging analog-to-digital converter with error correction
US6229390B1 (en) 1999-03-09 2001-05-08 Tripath Technology, Inc. Methods and apparatus for noise shaping a mixed signal power output
DE10021824C2 (de) 1999-05-07 2002-01-31 Yamaha Corp D/A-Wandlervorrichtung und D/A-Wandlerverfahren
US7020892B2 (en) 1999-09-03 2006-03-28 Lsi Logic Corporation Time-shifted video signal processing
EP1119145A1 (en) 2000-01-20 2001-07-25 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Parallel decision feedback equalizer with adaptive thresholding based on noise estimates
US6407689B1 (en) 2000-11-01 2002-06-18 Qualcomm, Incorporated Method and apparatus for controlling stages of a multi-stage circuit
US6768443B2 (en) 2000-11-30 2004-07-27 John Willis Switch capacitor circuit and applications thereof
US6943548B1 (en) 2001-06-22 2005-09-13 Fonar Corporation Adaptive dynamic range receiver for MRI
US6888888B1 (en) 2001-06-26 2005-05-03 Microsoft Corporation Simultaneous tuning of multiple channels using intermediate frequency sub-sampling
JP4817658B2 (ja) * 2002-06-05 2011-11-16 アーク・インターナショナル・ピーエルシー 音響仮想現実エンジンおよび配信された音声改善のための新技術
JP2004072714A (ja) 2002-06-11 2004-03-04 Rohm Co Ltd クロック生成システム
US6765436B1 (en) 2002-09-04 2004-07-20 Cirrus Logic, Inc. Power supply based audio compression for digital audio amplifier
US7590251B2 (en) 2003-03-21 2009-09-15 D2Audio Corporation Clip detection in PWM amplifier
US7167112B2 (en) 2003-03-21 2007-01-23 D2Audio Corporation Systems and methods for implementing a sample rate converter using hardware and software to maximize speed and flexibility
US7061312B2 (en) 2003-03-21 2006-06-13 D2Audio Corporation Systems and methods for providing multi channel pulse width modulated audio with staggered outputs
US7023268B1 (en) 2003-03-21 2006-04-04 D2Audio Corporation Systems and methods for automatically adjusting channel timing
WO2004111994A2 (en) 2003-05-28 2004-12-23 Dolby Laboratories Licensing Corporation Method, apparatus and computer program for calculating and adjusting the perceived loudness of an audio signal
US6822595B1 (en) 2003-06-18 2004-11-23 Northrop Grumman Corporation Extended range digital-to-analog conversion
US7522677B2 (en) 2003-10-21 2009-04-21 Texas Instruments Incorporated Receiver with low power listen mode in a wireless local area network
JP4241443B2 (ja) 2004-03-10 2009-03-18 ソニー株式会社 音声信号処理装置、音声信号処理方法
US7773702B2 (en) 2004-05-03 2010-08-10 Qualcomm Incorporated Gain control for a receiver in a multi-carrier communication system
US7215266B2 (en) 2004-05-21 2007-05-08 Wionics Research Hybrid DC offset cancellation scheme for wireless receiver
US7161970B2 (en) 2004-09-10 2007-01-09 Ftd Solutions Pte, Ltd. Spread spectrum clock generator
US7202731B2 (en) 2005-06-17 2007-04-10 Visteon Global Technologies, Inc. Variable distortion limiter using clip detect predictor
EP1753130B1 (en) 2005-08-10 2009-06-10 Emma Mixed Signal C.V. Analog-to-digital converter with dynamic range extension
WO2007021863A1 (en) 2005-08-12 2007-02-22 The Board Of Regents, The University Of Texas System Current-steering type digital-to-analog converter
US7259618B2 (en) 2005-08-25 2007-08-21 D2Audio Corporation Systems and methods for load detection and correction in a digital amplifier
JP2007133035A (ja) 2005-11-08 2007-05-31 Sony Corp デジタル録音装置，デジタル録音方法，そのプログラムおよび記憶媒体
GB2432982A (en) 2005-11-30 2007-06-06 Toshiba Res Europ Ltd An EER RF amplifier with PWM signal switching
US8036402B2 (en) 2005-12-15 2011-10-11 Harman International Industries, Incorporated Distortion compensation
US8139112B2 (en) 2006-08-07 2012-03-20 Sightlogix, Inc. Methods and apparatus related to improved surveillance
US8126164B2 (en) 2006-11-29 2012-02-28 Texas Instruments Incorporated Digital compensation of analog volume control gain in a digital audio amplifier
JP2008167058A (ja) 2006-12-27 2008-07-17 Rohm Co Ltd 受信回路、受信方法およびそれらを利用した無線装置
JP4789211B2 (ja) 2007-01-16 2011-10-12 ルネサスエレクトロニクス株式会社 バンドパスδς変調器により構成されたａ／ｄ変換器を含む半導体集積回路
JP2008294803A (ja) 2007-05-25 2008-12-04 Kenwood Corp 再生装置および再生方法
JP2008306535A (ja) 2007-06-08 2008-12-18 Sony Corp 音声信号処理装置、遅延時間の設定方法
US9402062B2 (en) 2007-07-18 2016-07-26 Mediatek Inc. Digital television chip, system and method thereof
US20090058531A1 (en) 2007-08-31 2009-03-05 Nanoamp Solutions Inc. (Cayman) Variable gain amplifier
EP2043149A1 (en) 2007-09-27 2009-04-01 Oticon A/S Assembly comprising an electromagnetically screened smd component, method of manufacturing the same and use
US8804111B2 (en) * 2007-10-04 2014-08-12 Kla-Tencor Corporation Multichip CCD camera inspection system
US9425747B2 (en) 2008-03-03 2016-08-23 Qualcomm Incorporated System and method of reducing power consumption for audio playback
EP2141819A1 (en) 2008-07-04 2010-01-06 Telefonaktiebolaget LM Ericsson (publ) Signal processing device and method
EP2312763A4 (en) 2008-08-08 2015-12-23 Yamaha Corp MODULATION DEVICE AND DEMODULATION DEVICE
US7952502B2 (en) 2008-08-29 2011-05-31 Broadcom Corporation Imbalance and distortion cancellation for composite analog to digital converter (ADC)
JP5521441B2 (ja) 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその駆動方法、並びに電子機器
EP2207264B1 (en) 2009-01-09 2013-10-30 AKG Acoustics GmbH Analogue to digital converting
US8330631B2 (en) 2009-03-06 2012-12-11 National Semiconductor Corporation Background calibration method for fixed gain amplifiers
US7893856B2 (en) 2009-04-15 2011-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
US8302047B2 (en) 2009-05-06 2012-10-30 Texas Instruments Incorporated Statistical static timing analysis in non-linear regions
US8306134B2 (en) 2009-07-17 2012-11-06 Anritsu Company Variable gain control for high speed receivers
US8060663B2 (en) 2009-07-30 2011-11-15 Lsi Corporation Physical layer interface for computing devices
US7961130B2 (en) 2009-08-03 2011-06-14 Intersil Americas Inc. Data look ahead to reduce power consumption
GB0917060D0 (en) 2009-09-29 2009-11-11 Qinetiq Ltd Methods and apparatus for use in quantum key distribution
CN102045478B (zh) 2009-10-23 2013-05-01 精工爱普生株式会社 图像读取装置、校正处理方法及用该装置的图像处理方法
CN201600893U (zh) * 2009-12-30 2010-10-06 比亚迪股份有限公司 一种调整输入信号动态范围的装置
US20120047535A1 (en) 2009-12-31 2012-02-23 Broadcom Corporation Streaming transcoder with adaptive upstream & downstream transcode coordination
US8494180B2 (en) 2010-01-08 2013-07-23 Intersil Americas Inc. Systems and methods to reduce idle channel current and noise floor in a PWM amplifier
JP4983949B2 (ja) 2010-03-31 2012-07-25 ブラザー工業株式会社 画像読取装置
US8717211B2 (en) 2010-11-30 2014-05-06 Qualcomm Incorporated Adaptive gain adjustment system
US9119159B2 (en) 2011-01-10 2015-08-25 Qualcomm Incorporated Battery power monitoring and audio signal attenuation
US8362936B2 (en) 2011-01-21 2013-01-29 Maxim Integrated Products, Inc. Circuit and method for optimizing dynamic range in a digital to analog signal path
JP5926490B2 (ja) 2011-02-10 2016-05-25 キヤノン株式会社 音声処理装置
US8325074B2 (en) 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8848639B2 (en) 2011-04-18 2014-09-30 Broadcom Corporation Frequency selective transmission within single user, multiple user, multiple access, and/or MIMO wireless communications
EP2521263B1 (en) 2011-05-02 2018-09-05 ams AG Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter
WO2013046303A1 (ja) 2011-09-26 2013-04-04 富士通株式会社 アンプ回路及びアンプ回路の出力生成方法
JP2013098691A (ja) 2011-10-31 2013-05-20 Ricoh Co Ltd 音量調整回路
US9065413B2 (en) 2012-01-25 2015-06-23 Texas Instruments Incorporated Method and apparatus for circuit with low IC power dissipation and high dynamic range
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US20140105273A1 (en) 2012-10-15 2014-04-17 Broadcom Corporation Adaptive power management within media delivery system
US8805297B2 (en) 2012-10-16 2014-08-12 Raytheon Company Band stitching electronic circuits and techniques
GB2507096B (en) 2012-10-19 2016-03-23 Cirrus Logic Int Semiconductor Ltd Digital/analogue conversion
CN102932704A (zh) * 2012-10-26 2013-02-13 北京昆腾微电子有限公司 音频发射芯片、音频接收芯片和无线麦克风系统
US9210270B2 (en) 2012-11-15 2015-12-08 Qualcomm Incorporated Echo cancellation for ultrasound
EP2946469B1 (en) 2013-01-21 2017-03-15 Dolby Laboratories Licensing Corporation System and method for optimizing loudness and dynamic range across different playback devices
US8952837B2 (en) 2013-02-28 2015-02-10 Broadcom Corporation Multi-rate sigma delta digital-to-analog converter
US8929163B2 (en) 2013-03-15 2015-01-06 Micron Technology, Inc. Input buffer apparatuses and methods
US9559651B2 (en) * 2013-03-29 2017-01-31 Apple Inc. Metadata for loudness and dynamic range control
DK2981963T3 (en) * 2013-04-05 2017-02-27 Dolby Laboratories Licensing Corp COMPRESSION APPARATUS AND PROCEDURE TO REDUCE QUANTIZATION NOISE USING ADVANCED SPECTRAL EXTENSION
GB2515819B (en) * 2013-07-05 2016-12-07 Cirrus Logic Int Semiconductor Ltd Signal envelope processing
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
CN109920440B (zh) * 2013-09-12 2024-01-09 杜比实验室特许公司 用于各种回放环境的动态范围控制
US9112528B1 (en) 2014-01-29 2015-08-18 Broadcom Corporation Digital to analog converter with thermometer coding and methods for use therewith
US9130587B2 (en) 2014-01-29 2015-09-08 Broadcom Corporation Frame adaptive digital to analog converter and methods for use therewith
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
GB2527637B (en) 2014-04-14 2018-08-08 Cirrus Logic Inc Switchable secondary playback path
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966208A (ja) * 1982-10-08 1984-04-14 Toshiba Corp デイジタル伸張・圧縮器
US20130268278A1 (en) * 2012-04-10 2013-10-10 Beijing Kt Micro, Ltd. Audio Communication System, An Audio Transmitter and An Audio Receiver
WO2014113465A1 (en) * 2013-01-21 2014-07-24 Dolby Laboratories Licensing Corporation Audio encoder and decoder with program loudness and boundary metadata

Also Published As

Publication number Publication date
CN107683610B (zh) 2020-06-19
EP3275077B1 (en) 2023-06-21
KR102318472B1 (ko) 2021-10-29
CN107683610A (zh) 2018-02-09
EP3275077A1 (en) 2018-01-31
US20160286310A1 (en) 2016-09-29
JP6738827B2 (ja) 2020-08-12
WO2016160336A1 (en) 2016-10-06
US9584911B2 (en) 2017-02-28
JP2018511258A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
KR102318472B1 (ko) 다중칩 동적 범위 확장(dre) 오디오 프로세싱 방법들 및 장치들
CN110417414B (zh) 可切换次级回放路径
KR101341761B1 (ko) 디지털 아날로그 변환장치
US8952837B2 (en) Multi-rate sigma delta digital-to-analog converter
US8750531B2 (en) Active noise cancellation
CN101388878B (zh) 不具有模拟滤波器的极化调制器及其实现装置和实现方法
US20140301572A1 (en) Systems and methods for compressing a digital signal in a digital microphone system
WO2005029694A1 (en) An adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
EP2506427B1 (en) Switching power amplifier for quantized signals
US20100057471A1 (en) Method and system for processing audio signals via separate input and output processing paths
KR102374790B1 (ko) 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어
US11107453B2 (en) Anti-noise signal generator
CN101273529A (zh) 用于Delta-Sigma调制器中调节抖动的系统及方法
JP2007517441A (ja) デジタルマイクロフォン
US20100057228A1 (en) Method and system for processing high quality audio in a hardware audio codec for audio transmission
EP2346173B1 (en) Adaptive dynamic range control
US11935546B2 (en) Transmission error robust ADPCM compressor with enhanced response
US20230055690A1 (en) Error correction overwrite for audio artifact reduction
WO2023223523A1 (ja) デルタシグマ変調回路、ディジタル送信回路、及び、ディジタル送信機
JP2006502683A (ja) 電磁波送信機システム、方法及び製品
WO2016027002A1 (en) Methods and apparatus for an improved analog to digital converter
CN104796680A (zh) 音频或视频信号处理系统、方法和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right