CN104796680A - 音频或视频信号处理系统、方法和电子设备 - Google Patents
音频或视频信号处理系统、方法和电子设备 Download PDFInfo
- Publication number
- CN104796680A CN104796680A CN201510024400.0A CN201510024400A CN104796680A CN 104796680 A CN104796680 A CN 104796680A CN 201510024400 A CN201510024400 A CN 201510024400A CN 104796680 A CN104796680 A CN 104796680A
- Authority
- CN
- China
- Prior art keywords
- code
- audio
- video
- imbalance
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本文的实施例涉及音频或视频信号处理系统、方法和电子设备。音频或视频信号处理系统包括:解码通路,其被配置为接收音频或视频数字信号和失调代码,根据失调代码调整音频或视频数字信号,将调整后的音频或视频数字信号转换为音频或视频模拟信号;以及编码通路。根据本文的实施方式,可以在不增加过多的额外成本的情况下,利用了已有的编码通路实现接收解码通路输出的模拟信号的功能,用于计算适当的失调代码,以达到减少或消除解码通路失调电压的效果。
Description
相关申请的交叉引用
本专利申请要求于2014年1月17日递交的美国临时申请第61/928,771号的优先权,其全文以引用的方式并入本文。
技术领域
本文大体涉及多媒体信号处理,并且更具体地涉及在音频或视频信号处理系统中校正失调电压。
背景技术
解码电路被广泛用于多媒体领域的音频或视频信号的处理。通常解码电路与编码电路一起构成编解码电路(例如,编码解码器)来使用。典型地,解码电路包括数模转换电路和功率放大器。以音频解码电路为例,功率放大器包括耳机放大器、扬声器放大器、受话器放大器中的至少一种。在音频解码电路中,失调电压不仅会影响到包括有该解码电路的系统的静态功耗,还会造成音频的咔嗒噪声(click noise)和爆裂噪声(pop noise),因而会影响或减少电池使用时间,以及影响用户体验。类似地,在视频解码电路中,失调电压会造成色差等问题。
发明内容
因此,期望校正音频或视频解码电路或芯片中的失调电压。本文的目的之一在于解决失调电压的校正。
在第一方面,本文提供一种音频或视频信号处理系统,其包括:解码通路,其被配置为接收音频或视频数字信号和失调代码,根据失调代码调整音频或视频数字信号,将调整后的音频或视频数字信号转换为音频或视频模拟信号;以及编码通路,其被配置为响应于一个控制信号处于第一状态时接收音频或视频模拟信号,生成相应的调整代码;其中解码通路还被配置为,在控制信号处于第一状态时,将零信号作为音频或视频数字信号,并且先后分别接收N个失调代码,其中N为大于或等于2的整数,从而先后得到N个相应的音频或视频模拟信号,以便编码通路先后分别生成N个调整代码,其中该N个调整代码分别对应于该N个失调代码;其中编码通路还被配置为,响应于控制信号处于第二状态时接收一个参考信号,生成参考调整代码;系统还包括一个期望失调代码确定装置,期望失调代码确定装置被配置为,根据该N个失调代码中的至少两个、该N个调整代码中的至少两个、和参考调整代码,生成期望失调代码,其中期望失调代码使得解码通路的失调电压尽可能接近于零。
在第二方面,本文提供一种集成电路芯片,其包括根据本文第一方面的音频或视频信号处理系统,其中期望失调代码确定装置、开关元件、控制信号生成装置、期望失调代码存储装置中的一个或多个位于集成电路芯片之外或之内。
在第三方面,本文提供一种电子设备,其包括:根据本文第二方面的芯片;以及一个片上系统,与所述芯片连接,用于利用所述芯片对音频或视频信号进行处理。
在第四方面,本文提供一种音频或视频信号处理方法,该信号处理方法包括:利用解码通路,接收音频或视频数字信号和失调代码,根据失调代码调整音频或视频数字信号,将调整后的音频或视频数字信号转换为音频或视频模拟信号;利用编码通路,响应于一个控制信号处于第一状态时,接收音频或视频模拟信号,生成相应的调整代码;在控制信号处于第一状态时,解码通路将零信号作为音频或视频数字信号,并且先后分别接收N个失调代码,其中N为大于或等于2的整数,从而先后得到N个相应的音频或视频模拟信号,以便编码通路先后分别生成N个调整代码,其中该N个调整代码分别对应于该N个失调代码;在控制信号处于第二状态时,利用解码通路,接收一个参考信号,生成参考调整代码;以及根据该N个失调代码中的至少两个、该N个调整代码中的至少两个、和参考调整代码,生成期望失调代码,其中期望失调代码使得解码通路的失调电压尽可能接近于零。
根据本文的实施方式,在不增加过多的额外成本的情况下,通过使用编码通路,达到减少或消除解码通路失调电压的效果。
附图说明
参考附图仅仅以举例说明的方式对本文进行描述,贯穿所有附图,相似的符号代表相似的元件。在附图中:
图1示出了一种音频编解码电路的示意图。
图2示出了一种具有用于计算期望失调代码的失调校准模块的音频编解码电路的示意图。
图3示出了另一种具有失调电压校正功能的音频或视频编解码芯片的内部电路的示意图。
具体实施方式
在以下详细说明中,示例性地示出了本文的信号处理装置在音频解码领域的一个实施例。
图1示出了一种音频编解码电路的示意图。如图1所示,编解码电路100包括解码通路110和编码通路120,其中解码通路110和编码通路120彼此独立地工作。
解码通路110接收来自例如SoC(未示出)的音频数字信号Xdac以及用于校正失调电压的失调代码Xos,根据失调代码Xos调整音频数字信号Xdac(例如,计算音频或视频数字信号与期望失调代码之间的相加、相减、加权相加、加权相减中的一种),并且输出音频模拟信号Vout,例如供外部播放装置播放。具体地,解码通路110包括模拟数字转换器(DAC)111和至少一个放大器112,其中DAC 111将经调整的音频数字信号转换为模拟信号,放大器112用于对该模拟信号进行放大。放大器112的增益可以是可程控或手动调节的。对于压缩形式的音频数字信号Xdac,解码通路110还可选地包括上采样滤波器和数字增量求和调制器113,用于将压缩的低频的音频数字信号转换为适于后续模拟信号处理的高频的音频数字信号;而对于非压缩或无损形式的原始音频数字信号Xdac,可以省略上采样滤波器和数字增量求和调制器113。
编码通路120接收来自例如麦克风(未示出)的音频模拟信号Xadc,并且输出音频数字信号Yadc,例如用于存储。具体地,编码通路120包括放大器122、以及模拟数字转换器(ADC)121(例如,求和增量数字模拟转换器),其中放大器122对接收的音频模拟信号进行放大,ADC121将该放大的模拟信号转换为数字信号。放大器122的增益可以是可程控或手动调节的。在需要对该数字信号进行压缩,例如,以便存储的情况下,编码通路120还可选地包括下采样滤波器123,用于将未经压缩的高频的数字信号转换为低频的数字信号,作为编码通路120的输出;而在不需对该数字信号进行压缩的情况下,编码通路120可以省略这部分,并且将ADC 121的输出作为编码通路120的输出。
一种情况下,解码通路110和编码通路120彼此独立地工作,即,编码通路120的输入与解码通路110的输出无关,解码通路110的输入也与编码通路120的输出无关。
如上所描述的,解码通路110和编码通路120都具有各自的增益;并且通常,解码通路110和编码通路120都固有地存在各自的失调电压。通常认为,解码通路110和编码通路120的增益和失调电压都是常数。设在解码通路110中,增益为Kdac,失调电压为Vos;在编码通路120中,增益为Kadc,失调电压为Vosadc。为了方便叙述,这里假设解码通路110的失调是输出失调,编码通路120的失调是输入失调,因而解码通路110的输出为
Vout=(Xdac+Xos)*Kdac+Vos
编码通路120的输出为
Yadc=(Xadc+Vosadc)*Kadc
实践中,可以做出不同的假设而不影响下文的推导的结论。
由于背景技术中提到的问题,期望解码通路110的失调电压Vos尽可能的低,即当解码通路110接收的音频数字信号Xdac为零时,解码通路110的输出Vout也为零。这就需要找到所期望的失调代码Xos。
一般而言,为了找到所期望的失调代码Xos以消除或减小解码通路的失调电压,需要增加一个功能模块(如图所示)。
图2示出了一种具有失调电压校正功能的音频编解码电路的示意图。图2中的编解码电路200与图1中的编解码电路100基本相同,在此省略了重复的说明,不同之处在于,图2中的编解码电路200额外地包括失调校准模块130。失调校准模块130用于接收解码通路110输出的模拟信号以及为解码通路110生成一个失调代码Xos。
然而,传统的失调校准模块130必须具有很小的失调电压(<100uV)和很低的噪声(<100uV),否则会在解码通路110中引入新的失调电压从而不能达到消除或减小解码通路110的失调电压Vos的目的。这就要求功能块占用比较大的芯片面积,从而会增加包括解码通路110的系统的成本。因而,期望有占用芯片面积更小、消耗系统成本更低的解决方案。
图3示出了另一种具有失调电压校正功能的音频或视频编解码芯片的内部电路的示意图。图3中的编解码电路300与图2中的编解码电路200和图1中的编解码电路100基本相同,在此省略了重复的说明,不同之处在于,图3中的编解码电路300没有添加功能模块,而是利用了编解码电路中已有的编码通路。
通常,在编解码器初始化期间编码通路120空闲。在一个实施例中,此时该编码通路120用于接收解码通路110输出的模拟信号并且输出用于计算失调代码的数字信号Yadc。这就充分利用了编解码器中的已有硬件,因而不增加过多的额外成本。从而,图3所示的解决方案的失调占用芯片面积更小、消耗系统成本更低。
如图3所示,编解码电路300包括解码通路110和编码通路120。在编解码电路300的初始化时期,编码通路120可以响应于处于第一状态或第二状态的一个控制信号(控制信号将在后文描述)来操作。
(1)在控制信号处于第一状态时:
解码通路110输入的数字信号Xdac为零信号,失调代码Xos优选地为估计的在期望值附近的值,并且输出模拟信号Vout。编码通路120接收该模拟信号Vout,并且生成相应的调整代码Yadc。因而,输出的失调代码为
Yadc=(Vout+Vosadc)*Kadc (1)
=((Xdac+Xos)*Kdac+Vos+Vosadc)*Kadc (2)
=(Xos*Kdac+Vos+Vosadc)*Kadc (3)
根据需要,解码通路110可以先后分别接收N个失调代码XosN,其中N为大于或等于2的整数,从而先后得到N个相应的模拟信号VoutN,以便编码通路120先后分别生成N个调整代码YadcN,其中N个调整代码YadcN分别对应于N个失调代码XosN。
从N个失调代码XosN中,任选两个失调代码Xosi和Xosj。,其中i、j是大于或等于2且小于或等于N的整数并且i≠j。因而对应的失调代码Yadci和Yadcj分别为
Yadci=(Xosi*Kdac+Vos+Vosadc)*Kadc (4)
Yadcj=(Xosj*Kdac+Vos+Vosadc)*Kadc (5)
(2)在控制信号处于第二状态时:
编码通路120接收参考信号Vref而不是模拟信号Vout,并且生成相应的参考调整代码Yadc3。其中对于单端输出型解码通路110,参考信号V3为地电压信号(GND),而对于差分输出型解码通路110,参考信号V3为差分输出型解码通路110的输出共模电压信号VCM。此时编码通路120不再接收解码通路110输出的模拟信号Vout,对应于
Vout=0
因而,相应的参考调整代码Yadc3为
Yadc3=Vosadc*Kadc (6)
为了得到期望的调整代码Xos,编解码电路300还包括期望失调代码确定装置(未在图中示出)。基于不同的实现方式,期望失调代码确定装置可以位于芯片内部或外部的硬件、软件或固件,用于实现下述的功能:根据N个失调代码中的至少两个失调代码Xosi和Xosj、N个调整代码中的至少两个调整代码Yadci和Yadcj、以及参考调整代码Yadc3,生成期望失调代码Xos。
从(4)、(5)、(6)可以得出:
Kadc*Kdac=(Yadci-Yadcj)/(Xosi-Xosj) (7)
Vos*Kadc=(Yadcj*Xosi-Yadci*Xosj-Yadc3*Xosi+Yadc3*Xosj)/(Xosi-Xosj) (8)
为了使解码通路110的失调电压为零,需要满足失调校正条件
Xos0*Kdac+Vos=0 (9)其中Xos0为期望失调代码。
从(7)、(8)、(9)可以得出中间失调代码Xos0m:
Xos0m=(Xosi*(Yadc3–Yadcj)+Xosj*(Yadci–Yadc3))/(Yadci–Yadcj) (10)
从而,当失调代码Xos的总数N为2时,只获得一个对应的中间失调代码Xos0m,作为期望失调代码Xos0;而当失调代码Xos的总数N>2时,获得多个对应的中间失调代码Xos0m,可以求该多个中间失调代码Xos0m的平均值或者均方根值作为期望失调代码Xos0。
上述的公式(10)对应的计算过程以及从中间失调代码Xos0m求解期望失调代码Xos0的过程,在期望失调代码确定装置中执行。
编解码电路300还可以包括一个或多个开关元件(未在图中示出),该一个或多个开关元件被配置为:响应于控制信号处于第一状态时,将解码通路110输出的模拟信号Vout传递给编码通路120的输入端,以及响应于控制信号处于第二状态时,将参考信号V3传递给编码通路120的输入端,参考信号V3是解码通路110的共模电压信号VCM或地电压信号GND中的一个。基于不同的实现方式,开关元件可以为位于芯片内部或外部的MOS管或三极管或实现类似功能的其他元器件。
编解码电路300还可以包括一个控制信号生成装置(未示出),基于不同的实现方式,控制信号可以为位于芯片内部或外部的硬件、软件或部件,用于实现下述的功能:在编解码电路300的初始化期间,在第一时间生成具有第一状态的控制信号,以及在第二时间生成具有第二状态的控制信号。
编解码电路300还可以包括一个期望失调代码存储装置,例如寄存器(未示出),该存储装置可以为位于芯片内部或外部,用于执行下述的功能:存储期望失调代码Xos0,并且在编解码电路300初始化之后的正常工作期间向解码通路110提供期望失调代码Xos0。
编解码电路300可以在集成电路(IC)芯片上实施,其中期望失调代码确定装置、开关元件、控制信号生成装置、失调代码存储装置中的一个或多个位于集成电路芯片之外或之内。
在一个例子中,提供了一种电子设备,例如,一台移动电话、异步音频或视频录放设备。该设备内部包括一个如图3所示的电路的集成电路芯片,用于对音频或视频信号进行处理。该设备还包括一个片上系统芯片,对上述芯片进行控制以完成对音频或视频信号进行处理。该片上系统芯片可以用于实现前文所述的期望失调代码确定装置、控制信号生成装置,等等。
以上仅示出了在音频或视频编解码电路中的校正失调电压的装置和方法,其它类型的包括解码通路但不包括编码通路的电路系统。对于后者,可以加入一个编码电路(包括低通滤波器、增量求和模拟数字转换器、降采样滤波器)以通过采用本文提供的装置和方法来达到消除失调电压的目的。在其它工业控制中,也可以用这种方法来消除失调电压。
上面的说明已经通过本文的特定实施方式和实施例的非限制性示例提供了完整的且信息性的说明以供实现本文的发明创造。然而,本领域的技术人员应该明白,本文的发明创造不限于上面所提出的实施例的详细细节,相反,在不偏离本文的发明创造的特性的情况下,本文的发明创造可以在其他实施例中通过使用等效手段来实施。此外,本文的上面所公开的实施例的一些特征可以有利地使用,而不对应于其他特征的使用。如此,上面的说明应该视为仅仅是对本文的发明创造的原理的图示,而非对其的限制。因此,本文的发明创造的范围仅仅由所附专利权利要求书限制。
Claims (24)
1.一种音频或视频信号处理系统,包括:
解码通路,被配置为:接收音频或视频数字信号和失调代码,根据所述失调代码调整所述音频或视频数字信号,将调整后的音频或视频数字信号转换为音频或视频模拟信号;
编码通路,被配置为:响应于一个控制信号处于第一状态时接收所述音频或视频模拟信号,生成相应的调整代码;
其中所述解码通路还被配置为:在所述控制信号处于所述第一状态时,将零信号作为所述音频或视频数字信号,并且先后分别接收N个失调代码,其中N为大于或等于2的整数,从而先后得到N个相应的音频或视频模拟信号,以便所述编码通路先后分别生成N个调整代码,其中所述N个调整代码分别对应于所述N个失调代码;
其中所述编码通路还被配置为:响应于所述控制信号处于第二状态时接收一个参考信号,生成参考调整代码;
所述系统还包括一个期望失调代码确定装置,所述期望失调代码确定装置被配置为:根据所述N个失调代码中的至少两个、所述N个调整代码中的至少两个、和所述参考调整代码,生成所述期望失调代码,其中所述期望失调代码使得所述解码通路的失调电压尽可能接近于零。
2.根据权利要求1的音频或视频信号处理系统,其中N为2,并且所述期望失调代码确定装置被配置为根据以下公式计算所述期望失调代码:
Xos0=(Xos1*(Yadc3–Yadc2)+Xos2*(Yadc1–Yadc3))/(Yadc1–Yadc2),
其中Xos1是所述N个失调代码中的一个失调代码,Yadc1是所述N个调整代码中的一个与Xos1对应的调整代码;Xos2是所述N个失调代码中的另一个失调代码,Yadc2是所述N个调整代码中的一个与Xos2对应的调整代码;Yadc3是所述参考调整代码。
3.根据权利要求1的音频或视频信号处理系统,其中N为大于或等于3的整数,并且所述期望失调代码确定装置还被配置为:生成两个或多个中间期望失调代码,然后求所述两个或多个中间期望失调代码的平均值或者均方根值作为所述期望失调代码,其中每个所述中间期望失望代码是根据以下公式计算的:
Xos0=(Xos1*(Yadc3–Yadc2)+Xos2*(Yadc1–Yadc3))/(Yadc1–Yadc2),
其中Xos1是所述N个失调代码中的一个不同的失调代码,Yadc1是所述N个调整代码中的一个与Xos1对应的调整代码;Xos2是所述N个失调代码中的另一个不同的失调代码,Yadc2是所述N个调整代码中的一个与Xos2对应的调整代码;Yadc3是所述参考调整代码。
4.根据权利要求2或3的音频或视频信号处理系统,还包括一个或多个开关元件,被配置为:响应于所述控制信号处于所述第一状态时,将所述解码通路输出的所述音频或视频模拟信号传递给所述编码通路的输入端,以及响应于所述控制信号处于所述第二状态时,将所述参考信号传递给所述编码通路的输入端,所述参考信号是所述解码通路的共模电压信号和地电压信号中的一个。
5.根据权利要求2或3的音频或视频信号处理系统,还包括一个控制信号生成装置,被配置为:在所述音频或视频信号处理系统的初始化期间,在第一时间生成具有所述第一状态的控制信号,以及在第二时间生成具有所述第二状态的控制信号。
6.根据权利要求2或3的音频或视频信号处理系统,还包括一个期望失调代码存储装置,被配置为:存储所述期望失调代码,并且在所述音频或视频信号处理系统初始化之后的正常工作期间向所述解码通路提供所述期望失调代码。
7.根据权利要求6的音频或视频信号处理系统,其中所述根据所述失调代码调整所述音频或视频数字信号包括:计算所述音频或视频数字信号与所述期望失调代码之间的相加、相减、加权相加、加权相减中的一种。
8.根据权利要求2或3的音频或视频信号处理系统,其中所述解码通路包括数模转换器和至少一个放大器,所述数模转换器被配置为将调整后的所述音频或视频数字信号转换为音频或视频模拟信号,所述至少一个放大器被配置为将所述音频或视频模拟信号放大到一个适于播放或显示的幅度。
9.根据权利要求8的音频或视频信号处理系统,其中所述解码通路还包括上采样滤波器和数字增量求和调制器,被配置为将调整后的所述音频或视频数字信号从较低频率、较高比特形式变换为较高频率、较低比特形式。
10.根据权利要求2或3的音频或视频信号处理系统,其中所述编码通路包括至少一个放大器和模数转换器,所述至少一个放大器被配置为将收到的音频或视频模拟信号放大到一个适于进行模数转换的幅度,所述模数转换器被配置为将放大后的音频或视频模拟信号转换为音频或视频数字信号。
11.根据权利要求10的音频或视频信号处理系统,其中所述编码通路还包括下采样滤波器,被配置为将所述模数转换器输出的音频或视频数字信号从较高频率、较低比特形式变换为较低频率、较高比特形式。
12.一种集成电路芯片,包括根据权利要求1至11中任一项的音频或视频信号处理系统,其中所述期望失调代码确定装置、所述开关元件、所述控制信号生成装置、期望失调代码存储装置中的一个或多个位于所述集成电路芯片之外或之内。
13.一种电子设备,包括:
根据权利要求12所述的芯片;以及
一个片上系统,与所述芯片连接,用于利用所述芯片对音频或视频信号进行处理。
14.一种音频或视频信号处理方法,包括:
利用解码通路,接收音频或视频数字信号和失调代码,根据所述失调代码调整所述音频或视频数字信号,将调整后的音频或视频数字信号转换为音频或视频模拟信号;
利用编码通路,响应于一个控制信号处于第一状态时,接收所述音频或视频模拟信号,生成相应的调整代码;
在所述控制信号处于所述第一状态时,所述解码通路将零信号作为所述音频或视频数字信号,并且先后分别接收N个失调代码,其中N为大于或等于2的整数,从而先后得到N个相应的音频或视频模拟信号,以便所述编码通路先后分别生成N个调整代码,其中所述N个调整代码分别对应于所述N个失调代码;
在所述控制信号处于第二状态时,利用所述解码通路,接收一个参考信号,生成参考调整代码;以及
根据所述N个失调代码中的至少两个、所述N个调整代码中的至少两个、和所述参考调整代码,生成所述期望失调代码,其中所述期望失调代码使得所述解码通路的失调电压尽可能接近于零。
15.根据权利要求14的音频或视频信号处理方法,其中N为2,并且根据以下公式计算所述期望失调代码:
Xos0=(Xos1*(Yadc3–Yadc2)+Xos2*(Yadc1–Yadc3))/(Yadc1–Yadc2),
其中Xos1是所述N个失调代码中的一个失调代码,Yadc1是所述N个调整代码中的一个与Xos1对应的调整代码;Xos2是所述N个失调代码中的另一个失调代码,Yadc2是所述N个调整代码中的一个与Xos2对应的调整代码;Yadc3是所述参考调整代码。
16.根据权利要求14的音频或视频信号处理方法,其中N为大于或等于3的整数,并且还包括:生成两个或多个中间期望失调代码,然后求所述两个或多个中间期望失调代码的平均值或者均方根值作为所述期望失调代码,其中每个所述中间期望失望代码是根据以下公式计算的:
Xos0=(Xos1*(Yadc3–Yadc2)+Xos2*(Yadc1–Yadc3))/(Yadc1–Yadc2),
其中Xos1是所述N个失调代码中的一个不同的失调代码,Yadc1是所述N个调整代码中的一个与Xos1对应的调整代码;Xos2是所述N个失调代码中的另一个不同的失调代码,Yadc2是所述N个调整代码中的一个与Xos2对应的调整代码;Yadc3是所述参考调整代码。
17.根据权利要求14或15的音频或视频信号处理方法,还包括操作一个或多个开关元件,使其:响应于所述控制信号处于所述第一状态时,将所述解码通路输出的所述音频或视频模拟信号传递给所述编码通路的输入端,以及响应于所述控制信号处于所述第二状态时,将所述参考信号传递给所述编码通路的输入端,所述参考信号是所述解码通路的共模电压信号和地电压信号中的一个。
18.根据权利要求14或15的音频或视频信号处理方法,还包括:在所述解码通路的初始化期间,在第一时间生成具有所述第一状态的控制信号,以及在第二时间生成具有所述第二状态的控制信号。
19.根据权利要求14或15的音频或视频信号处理方法,还包括:将所述期望失调代码存储在一个期望失调代码存储装置中;以及在所述解码通路初始化之后的正常工作期间向所述解码通路提供所述期望失调代码。
20.根据权利要求19的音频或视频信号处理方法,其中所述根据所述失调代码调整所述音频或视频数字信号包括:计算所述音频或视频数字信号与所述期望失调代码之间的相加、相减、加权相加、加权相减中的一种。
21.根据权利要求14或15的音频或视频信号处理方法,还包括:在解码通路中,将调整后的所述音频或视频数字信号转换为音频或视频模拟信号,以及将所述音频或视频模拟信号放大到一个适于播放或显示的幅度。
22.根据权利要求21的音频或视频信号处理方法,还包括:在所述解码通路中,将调整后的所述音频或视频数字信号从较低频率、较高比特形式变换为较高频率、较低比特形式。
23.根据权利要求14或15的音频或视频信号处理方法,还包括:在所述编码通路中,将收到的音频或视频模拟信号放大到一个适于进行模数转换的幅度,以及将放大后的音频或视频模拟信号转换为音频或视频数字信号。
24.根据权利要求23的音频或视频信号处理方法,还包括:在所述编码通路中,将所述模数转换器输出的音频或视频数字信号从较高频率、较低比特形式变换为较低频率、较高比特形式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461928771P | 2014-01-17 | 2014-01-17 | |
US61/928,771 | 2014-01-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104796680A true CN104796680A (zh) | 2015-07-22 |
CN104796680B CN104796680B (zh) | 2018-04-24 |
Family
ID=53561158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510024400.0A Expired - Fee Related CN104796680B (zh) | 2014-01-17 | 2015-01-16 | 音频或视频信号处理系统、方法和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104796680B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107889006A (zh) * | 2017-10-11 | 2018-04-06 | 恒玄科技(上海)有限公司 | 一种灵活调节降噪信号延时的主动降噪系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU832756A2 (ru) * | 1979-05-07 | 1981-05-23 | Ростовское Высшее Военное Команд-Hoe Училище Им.Главного Маршалаартиллерии Неделина M.И. | Приемное устройство псевдослучай-НыХ СигНАлОВ |
JPS61289727A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | 符号器あるいは復号器用のオフセツト補正回路 |
US20030001768A1 (en) * | 2001-02-22 | 2003-01-02 | Broadcom Corporation | Offset compensated comparing amplifier |
US20070126471A1 (en) * | 2005-09-29 | 2007-06-07 | Hynix Semiconductor Inc. | On die thermal sensor of semiconductor memory device and method thereof |
CN102025326A (zh) * | 2010-12-24 | 2011-04-20 | 北京东方计量测试研究所 | 一种用于运算放大器的数字自校零电路 |
CN102175347A (zh) * | 2011-02-15 | 2011-09-07 | 钜泉光电科技(上海)股份有限公司 | 温度传感器的校准方法及其系统 |
-
2015
- 2015-01-16 CN CN201510024400.0A patent/CN104796680B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU832756A2 (ru) * | 1979-05-07 | 1981-05-23 | Ростовское Высшее Военное Команд-Hoe Училище Им.Главного Маршалаартиллерии Неделина M.И. | Приемное устройство псевдослучай-НыХ СигНАлОВ |
JPS61289727A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | 符号器あるいは復号器用のオフセツト補正回路 |
US20030001768A1 (en) * | 2001-02-22 | 2003-01-02 | Broadcom Corporation | Offset compensated comparing amplifier |
US20070126471A1 (en) * | 2005-09-29 | 2007-06-07 | Hynix Semiconductor Inc. | On die thermal sensor of semiconductor memory device and method thereof |
CN102025326A (zh) * | 2010-12-24 | 2011-04-20 | 北京东方计量测试研究所 | 一种用于运算放大器的数字自校零电路 |
CN102175347A (zh) * | 2011-02-15 | 2011-09-07 | 钜泉光电科技(上海)股份有限公司 | 温度传感器的校准方法及其系统 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107889006A (zh) * | 2017-10-11 | 2018-04-06 | 恒玄科技(上海)有限公司 | 一种灵活调节降噪信号延时的主动降噪系统 |
Also Published As
Publication number | Publication date |
---|---|
CN104796680B (zh) | 2018-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10453465B2 (en) | Systems and methods for compressing a digital signal | |
US10375475B2 (en) | Systems and methods for compressing a digital signal in a digital microphone system | |
US9148164B1 (en) | Multi-path analog front end and analog-to-digital converter for a signal processing system | |
US9584911B2 (en) | Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses | |
CN110417414B (zh) | 可切换次级回放路径 | |
CN101379709B (zh) | 带有偏移量的∑-△调制 | |
US20150230018A1 (en) | Devices and methods for headphone speaker impedance detection | |
CN105519133A (zh) | 用于mems电容式换能器的信号处理 | |
KR20160045601A (ko) | 큰 입력 신호 레벨들에서 증가된 왜곡 및 잡음을 용인하는 애플리케이션들에 대해 큰 입력 임피던스를 가지는 초 고 동적 범위 스위치형 커패시터 adc | |
US20090039957A1 (en) | Power amplifier and method for reducing common noise of power amplifier | |
KR102663366B1 (ko) | Mems 마이크로폰 | |
CN104796680A (zh) | 音频或视频信号处理系统、方法和电子设备 | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
CN101803201B (zh) | 自适应动态范围控制 | |
EP3110004B1 (en) | Audio signal amplification apparatus | |
US9729164B2 (en) | Dual processing paths for differential mode and common mode signals for an adaptable analog-to-digital converter (ADC) topology | |
US20180175879A1 (en) | Power-saving current-mode digital-to-analog converter (dac) | |
GB2530605A (en) | Systems and methods for compressing a digital signal | |
US11935546B2 (en) | Transmission error robust ADPCM compressor with enhanced response | |
US20140195225A1 (en) | Dac device and audio system | |
US20230055690A1 (en) | Error correction overwrite for audio artifact reduction | |
JP5877013B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180424 Termination date: 20190116 |
|
CF01 | Termination of patent right due to non-payment of annual fee |