JPS58142614A - 利得制御装置 - Google Patents

利得制御装置

Info

Publication number
JPS58142614A
JPS58142614A JP57024830A JP2483082A JPS58142614A JP S58142614 A JPS58142614 A JP S58142614A JP 57024830 A JP57024830 A JP 57024830A JP 2483082 A JP2483082 A JP 2483082A JP S58142614 A JPS58142614 A JP S58142614A
Authority
JP
Japan
Prior art keywords
signal
digital signal
peak
section
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57024830A
Other languages
English (en)
Inventor
Tsuneo Furuya
古谷 恒雄
Katsuaki Tsurushima
鶴島 克明
Hiroto Kawada
川田 宏人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57024830A priority Critical patent/JPS58142614A/ja
Priority to CA000421039A priority patent/CA1214998A/en
Priority to KR1019830000647A priority patent/KR910002980B1/ko
Priority to GB08304397A priority patent/GB2119189B/en
Priority to DE3305662A priority patent/DE3305662C2/de
Priority to FR8302668A priority patent/FR2521758A1/fr
Priority to NL8300618A priority patent/NL8300618A/nl
Publication of JPS58142614A publication Critical patent/JPS58142614A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/3026Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3089Control of digital or coded signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、利得制御装置に関し、特にアナログオーテイ
オ信号から変換されたディジクル信号を再生する場合に
用いて好適な利得制御装置に関するものである。
テイジタルオーテイオソースの一つとしてし0えはテイ
ジタルオーテイオテイスク(以ドDAD。
(Digital AudioDisk )と云う)が
知られている。このIAI)は、従来のアナログオーテ
イオディスク番こ比べて雑音が1百号に混入しにくい利
点を持つほか。
広いダイナミックレンジを以って16号をティスフにi
ピ録することができるという特性を有している。
従来のLpディスクと1)Al)とを比較すると、第1
図に示すように、l、Pティスフ(1,PD )ic、
最大のダイナミックレンン蛍域がi KHzを中心とし
た中域に限られており、低祇および^域においては、夫
々4 Q (11) @度に減少している。これに対し
て、DAI)では、全域に亘る広い範囲においてほぼ同
じ9 Q di)程度のダイナミックレンジがトレる。
このような広しダイナミックレンジを有するDADを再
生し、この再生1g号を従来のオーティオシステムでそ
のまま増巾してスピーカに〃lえると。
過大なパワーがスピーカに加えられ、スピーカが破壊さ
れることになる。時にパワーアンプでは。
従来以上のピークレベルを持つ信号が人力ざ4’Lるた
め、従来と同じボリュームセツティングの感覚で便用し
でいると、信号波形がhiにクリップさイ′シ丹生歪み
を生じる。1.′fC,、このクリップさ1′シた波形
は強大な^酸成分を宮むため、ツイータが破壊される。
本発明ri、このような゛問題点に鮎みてなさイ′シた
ものであって、クリップによる丹生定み、更に再生歪み
等によるスピーカの破壊を防止し得る利侍匍」餌j装眩
を提供せんとテるものでおる。
以F本発明の実施例につき図面を参照して、iW明する
O 第2図に第10実施例のブロック回路図を7バしている
図において、1)AI)(17には、アナログオーテイ
オ伯号から変換されたディジタル信号がN枕z−1(N
on Return to Zero −i )方式で
変−チれて1己録されている。このディジタル信号は、
アナログオーテイオ信号をH丁尾周改数でサンプリング
してj子化し、例えは16ビツトのデータソードとtN
し、これヲ更に%Cl lLc (Cross Int
erleave Read SolomonCode)
およびE f” M (Eight to Fourt
een modulation ) テもってコード化
したものである。
e Iucによるコード化は、ティスフにおいて生じる
例えはかき−等による苦寒した胞りの殆んどを訂正可能
にするために行なわれる。
また、E F Mは、AiJ N己16ビツトのデータ
ワードを、上位、下位の8ビツトずつに分け、夫々の8
ビツトを14ビツトで檜成名イするパターンに変換させ
る変調である。このE F Mは、ナインタル情号がテ
ィスフに配録芒れるときに、最も波形歪みの生じないよ
うに、かつ、直流成分が出ないようにするために行なわ
れる。
このようにd己録芒れたLEAD(1)から例えは光学
系ピックアップ寺でもって続出されたナインタルl1M
、+jは、−まず、hiFM儂調部(2)に与えられる
。このEFM復調部(2)においてに%記録時に、14
ビツトに変換されていたものを8ビツトに再変換し、更
に上位、下位の8ビツトを継なき゛合わせて、もとの1
6ビツトのデータレードに戻している。この16ビント
のデータワードに戻ったディジタル信号SD1は、次に
l(A M (ランダムアクセスメモリー)寺を有する
記傳諷算部(3)に与えられる。
この記憶麺鼻部(3)においては。
(N、前記ディジタル信号Sn+をRAMへ誓込み蓄積
する作業と、その読出しをする作業、およびにAMを制
御する作業。
(B)、CIt(、Cにもとづき16ビツトQ)データ
ワードの1まり訂正をする作業。
(0、Cl l(Cにもとづき訂正で@なかった’ B
ad ’″のデータを、他の正しい” Good ”の
データでもって補間する作業〇 吾を行なっている。なお、f(Atviへの一1!)込
み、続出し等のタイミングに、クロック発生部+51か
らのクロックパルスにもとづいて行なわれる。
この配僧漬算部(3)において誤まり訂正および補間が
成された16ビツトのデータシードから成るディジタル
信号SD2は、遅延部(4)に与えられる。
この遅延に、後述するピーク検出部(6)でのピーク部
検出時点よりも%4■号SD2を時間的に遅延させて%
後述する増巾# t81における前日己慣出にもとつ<
 、t’u得mlJ #に除しての必要な時間を稼ぐた
めに行なわれる。
この遅延部(4)に、信号SD2の16ビツトのデータ
ワードを、クロック発生部(!j)からのクロックツ(
ルスにもとづき、縦続接続されたラノチレンスター内で
順次移動させるように構成されている0あるい1.H,
aALVlを用いて、クロック発生部+5)からのタロ
ツクパルスにモトづきモンユロM (Modulo M
 )のγドレスカウンタを動作させて遅延読出しをする
ように摘gδれでいる。
なお、前記クロック発生1fI5(5)から遅延部(4
)へのクロックパルスの周波数を、サンプリング周狡数
の整数倍とすれは正確な歪のない遅延が容易に実現でき
る。
次に、M延部(4)で遅延された1百号SDs fハア
ナログオーテイオ惰゛号に再変換されるべ(D/に変換
部(力に与えられる。
一方、前記耐憶偵算部(3]からの誤まりd訂正され、
かつ補間さイ1.7c[号SD2の−Sは、ピーク検出
部(6)にも与えられる。
このピーク検出部(6)においては、信号SD2から元
のオーテイオ千Kgの次定値のレベル以上となるピーク
部を検出する。このために信号SD2のテータからオー
ディオ信号の傾斜等をrA′\、所定値のレベルを越え
る部分のピーク部を検知するようにしている。
前記のようにしてピーク部が検出ちれると、この検出信
号SPにi!il rl]部(8)に与えられて、この
檀11」部(8(の利得を丁ける。これによってD/A
没換部(7)からのアナログオーティ第4g号SAのピ
ーク部分が抑制される。
例えはサンプリング周波数を44.1 K1−1zとし
、遅延部(4)の遅延時間を’ / 44. l KH
z x 4キ90μ底とすると、高域10KHz何近の
オーテイオ伯゛号が急激に大きくなるまえにオリ得か制
御され、ピーク部の仰nJIJができる。すなわち、部
域10 KHz のパルス波長は100μ減であるので
、元金にこのパルスか瑠11」部(8)に到来する前に
ビーク検出を行ない、この検出1g ’i’j Spで
檀11J部(8)に到来したパルスのピークが抑制され
る。したがって例え′は検出信号SP?i−他めてクイ
ックな電子式ホリューム寺に与えてオー1イオ信号のオ
U漫制御をすることかでさる。なお、−予成ボリューム
とし−Cは、しUえは壇[1]部(8)の帰還皿を制御
する寺梱々考えられる。また場合によっては機械式ボリ
ュームを用いることもできる。
前述のことを第4図(al (b)に示された波形図に
もとづいて説明すれは、抑制されない原信号の波形を(
a)とすると、前日ピのように1れは、オll侍制両が
ピーク部到来前の弱信号の早いタイミングから抑制され
て(b)の波形となる。すなわち、急激な波形変化は避
けられ、自然なピーク部抑制となり、耳に感知されるよ
うなことがない。
なお、電子式、機械式ボリュームによって抑制された利
得は、次第に回復させる場合もそのままの状態にしてお
く場合も考えられるが1時間的方向の歪も考え合わせる
と後者の方が望ましいとも考えられる。
第6図は第2の実施例のブロック回路図を示している。
・なお、第2図と同一符号は、同一内容を示しており、
車数する部分の欧明は省略する。
図に示されているように、この実施例は、記憶−4−4
1+−4綱庫雨’4A↓制御部(3)の補間部(9)に
おける補間が行われる前の佃g8D2よりピーク検出を
行なうようにしたものである。この補間部(9)はその
slJ段でclacにもとづく岨り6」止ができなかっ
たテークに対する補間作業を行なう。したがって、1B
号SD2は岨9i]止ちれたテークを”Good”とし
、胆り訂正できなかったテークを”Bad”と1−る表
示18−号をともなったティンタル信号となっている。
この表示1百号をともなったテイジタル侶号SD2は補
間部(9)に与えられる。補間部(9)では。
” Good ’″”Bad”の判断を行なうと共に”
 LjOod”のチーの表示信号をともなったテークか
らオーディオ信号の所定のピーク部を検出している。す
なわち、第5図に下すように前記信号SD2に対するピ
ーク部検出の信号のうち” Good”のテークにもと
づくもののみをケートをかけて通釈して、f3fJ R
1弟1実施例における1g号SPと実質同様のものを得
ている。
この実施例ではこのように、補間される前の状態でピー
ク部横田を行なっているので、補間部(9)において時
間のかかる補間作業を行なっている間に、ピーク検出時
点より時1!j的遅姑が自然と生じる。
従って本実m例によれば、MfJ fi己第1の実施例
のようにM延5(4)を特に設ける必要がない。
なお、補間部(9)からの出力1ぎ号SD5は、l)/
A変侠部(力を介して檀rp部(8)に与えられている
なお、ティンタル1ば号では、アナログオーテイオ信号
の最大ピークに対応するビットは決1つており%ある睡
以上の大きなレベルは、テイジタル侶号申には存在しな
い。したがって、前記′5g1及び第2の実施例におい
て、オリ得制御により紋らイ’したボリュームをそのま
まの状態としておくならは1一度最大レベルに対するボ
リュームのセソデイングを行なえは、その後はクリップ
寺は生じなくなる。その意味においては、オートボリュ
ームセッターとしての磯1ヒをも有している。
以上はテイジタルオーテイオテイスクの丹生システムに
本発明を通用した場合について述へたが、本発明はその
他線々のティンタル1百号の伝送システムに適用するこ
とができる。
以上述べたように本発明による利得制御装置に、アナロ
グ信号から変換されたディジタル信号を遅箇所を抑制す
るようにしたことを特徴とするものである。
従って本発明によりは、ディジタル信号の状態で信号を
遅延させると共に、所定筺べ1−を検出しているので遅
延による歪が生じることなく、またな 検出を正確に行)ことができる。このため極めて効果的
にピーク部を抑制することができて、クリップによる再
生歪み、更lこスピーカの破#寺を防止し得る。
【図面の簡単な説明】
第1図はディジタルオーディオディスクとアナログLP
ディスクとのダイナミックレンジの相違を示す図、第2
図は本発明の第1の夷′IM例を示す利得制御装置を示
すブロック回路図、第6図は本発明の第2の実施例を示
す利得制御装置を示すブロック回路図、第4図(a) 
(b)は本発明により抑制されない場合とされた場合の
比較を示す波形図、第゛1は第6図のピーク検出回路の
一部を示す図である。 なお図面に用いられている符号において。 (4)・・・・・・・・・・・・遅延部+6X6)’・
・・・・・・・・ピーク検出部(8)・・・・・・・・
・・・・ノ臂巾部(9)・・・・・・・・・・・・補間
部である。 代理人 土星 勝 〃      常  包  芳  カ 〃  杉浦俊責 1N開昭58−142614(5) 6゜ 気 Σ シ ト N。 ( 剥 ms       凄 り C−         倭

Claims (1)

    【特許請求の範囲】
  1. アナログ1g号から変換されたディジクル信号のテーク
    より所定値を検出する検出手段と、前記ディジクル信号
    を遅延させる遅延手段と、この遅延逼れたディジクル信
    号をアナログ信号に変換する変換手段と、この変換され
    たアナログ信号の利得を前記検出手段の検出出力に盾い
    て匍]御する制御仲手段とを設けて成るオリ得制斜装置
JP57024830A 1982-02-18 1982-02-18 利得制御装置 Pending JPS58142614A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP57024830A JPS58142614A (ja) 1982-02-18 1982-02-18 利得制御装置
CA000421039A CA1214998A (en) 1982-02-18 1983-02-07 Digitally processed gain control device
KR1019830000647A KR910002980B1 (ko) 1982-02-18 1983-02-17 이득 제어 장치
GB08304397A GB2119189B (en) 1982-02-18 1983-02-17 Gain control arrangement
DE3305662A DE3305662C2 (de) 1982-02-18 1983-02-18 Schaltungsanordnung zur Verstärkungsregelung
FR8302668A FR2521758A1 (fr) 1982-02-18 1983-02-18 Dispositif de commande de gain
NL8300618A NL8300618A (nl) 1982-02-18 1983-02-18 Versterkingsregelinrichting ten behoeve van door omzetting van digitale signalen gevormde, analoge signalen.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57024830A JPS58142614A (ja) 1982-02-18 1982-02-18 利得制御装置

Publications (1)

Publication Number Publication Date
JPS58142614A true JPS58142614A (ja) 1983-08-24

Family

ID=12149105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57024830A Pending JPS58142614A (ja) 1982-02-18 1982-02-18 利得制御装置

Country Status (7)

Country Link
JP (1) JPS58142614A (ja)
KR (1) KR910002980B1 (ja)
CA (1) CA1214998A (ja)
DE (1) DE3305662C2 (ja)
FR (1) FR2521758A1 (ja)
GB (1) GB2119189B (ja)
NL (1) NL8300618A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700362A (en) * 1983-10-07 1987-10-13 Dolby Laboratories Licensing Corporation A-D encoder and D-A decoder system
JPH0772971B2 (ja) * 1988-10-05 1995-08-02 パイオニア株式会社 ディスクプレーヤの再生レベル設定方法
EP0911712A1 (en) 1997-10-21 1999-04-28 Deutsche Thomson-Brandt Gmbh Corrected servo control signal in a servo control loop
EP0911713B1 (en) * 1997-10-21 2004-09-22 Deutsche Thomson-Brandt Gmbh Corrected servo control signal in a servo control loop
GB2378064A (en) * 2001-03-12 2003-01-29 Simoco Int Ltd A feed-forward signal level control arrangement with a delay in the signal path
CN102893334B (zh) * 2010-05-10 2016-04-13 马维尔国际贸易有限公司 用于偏移和增益纠正的方法和装置
WO2013036401A1 (en) 2011-09-08 2013-03-14 Marvell World Trade, Ltd. Method and apparatus for offset and gain correction
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9955254B2 (en) * 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887875A (en) * 1973-09-07 1975-06-03 Ncr Co Digital signal leveling device
AT347504B (de) * 1975-04-18 1978-12-27 Siemens Ag Oesterreich Einrichtung zur automatischen lautstaerke- regelung
JPS5948447B2 (ja) * 1977-07-20 1984-11-27 ソニー株式会社 信号再生装置の利得補償回路
GB1599401A (en) * 1978-04-18 1981-09-30 Nat Res Dev Input signal level control for communications channels
US4233566A (en) * 1978-10-23 1980-11-11 Technical Audio Products Corporation Distortion free power limiting and clipping prevention circuit
JPS56111311A (en) * 1980-02-07 1981-09-03 Nec Corp Intermediate-frequency amplifying device with function of limiting input amplitude

Also Published As

Publication number Publication date
KR840003937A (ko) 1984-10-04
GB2119189A (en) 1983-11-09
CA1214998A (en) 1986-12-09
FR2521758A1 (fr) 1983-08-19
FR2521758B1 (ja) 1985-02-08
GB8304397D0 (en) 1983-03-23
DE3305662C2 (de) 1995-05-24
NL8300618A (nl) 1983-09-16
GB2119189B (en) 1985-08-14
KR910002980B1 (ko) 1991-05-11
DE3305662A1 (de) 1983-09-08

Similar Documents

Publication Publication Date Title
JPS58142614A (ja) 利得制御装置
US5107480A (en) Device for reading digital information recorded on an information carrier, and peak detector and information carrier for such a device
US7940802B2 (en) Replaying digital media
JP2821223B2 (ja) 再生装置
US5491481A (en) Compressed digital data recording and reproducing apparatus with selective block deletion
JP3085606B2 (ja) ディジタルデータの誤り補正方法
JP2003006991A (ja) デジタル信号処理装置及びデジタル信号処理方法、並びにデジタル信号再生受信システム
US8032728B2 (en) Digital data reproducing apparatus and recording medium
US7015848B2 (en) Recording/reproducing apparatus using reference oscillator for digital audio
JP3439680B2 (ja) ディジタル変調回路
JP4411725B2 (ja) 送受信装置、受信装置及び送信装置
JP2816052B2 (ja) オーディオデータ圧縮装置
JP3490655B2 (ja) オーディオ信号復号器
JP3492512B2 (ja) ディジタル変調装置
US5815474A (en) Methods and apparatus for selectively inhibiting reproduction of recorded sets of data
JPS5850608A (ja) 音響信号の再生装置
JPH1051318A (ja) データ変換装置
JPH03224175A (ja) Dat装置
JP3036062B2 (ja) デジタルデータのエンコーダ及びそのデコーダ
JP3286025B2 (ja) ディジタル信号検出回路
JPH02101682A (ja) Pcm信号記録再生装置
JPS6386156A (ja) デジタル再生装置
JPH0744999A (ja) デジタルオーディオ録音再生装置
JPH0750808A (ja) 映像信号処理回路
JPH0581785A (ja) 記録再生装置