JP2013098691A - 音量調整回路 - Google Patents

音量調整回路 Download PDF

Info

Publication number
JP2013098691A
JP2013098691A JP2011238582A JP2011238582A JP2013098691A JP 2013098691 A JP2013098691 A JP 2013098691A JP 2011238582 A JP2011238582 A JP 2011238582A JP 2011238582 A JP2011238582 A JP 2011238582A JP 2013098691 A JP2013098691 A JP 2013098691A
Authority
JP
Japan
Prior art keywords
gain
value
variable circuit
digital
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011238582A
Other languages
English (en)
Inventor
Masayuki Doi
政之 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011238582A priority Critical patent/JP2013098691A/ja
Priority to US13/659,103 priority patent/US8736472B2/en
Publication of JP2013098691A publication Critical patent/JP2013098691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/70Automatic control for modifying converter range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/02Manually-operated control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3089Control of digital or coded signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】回路面積を削減しつつ無駄なゲイン設定をなくし、且つデジタルクリップの発生の可能性を低減する。
【解決手段】デジタルオーディオ信号をD/Aコンバータによりアナログ信号に変換し、該アナログ信号を出力する音量調整回路であって、前記デジタルオーディオ信号のゲインを制御する第1のゲイン可変回路部と、前記D/Aコンバータから出力された前記アナログ信号のゲインを制御する第2のゲイン可変回路部と、ゲイン設定値を格納する記憶手段と、前記記憶手段に格納された前記ゲイン設定値に基づいて前記第1のゲイン可変回路部及び前記第2のゲイン可変回路部の各ゲインを制御する制御手段と、を有し、前記記憶手段と前記制御手段は、前記第1のゲイン可変回路部の制御及び前記第2のゲイン可変回路部の制御において共有される。
【選択図】図3

Description

本発明は、デジタルオーディオ信号をD/Aコンバータによりアナログ信号に変換し、該アナログ信号を出力する音量調整回路に関する。
従来から、D/A(Digital/Analog)コンバータやオーディオアンプを搭載するオーディオ装置がある。このオーディオ装置の有する音量調整回路では、オーディオ信号のゲイン調整はデジタル回路とアナログ回路のどちらか一方または両方を用いて行われる。デジタル回路によりゲイン調整を行うデジタルゲイン可変回路は、回路面積の削減に有効であるが、デジタルゲインはプラスのゲイン設定でデジタルクリップする可能性がある。そこでデジタルクリップさせず、十分大きなアナログ出力振幅を得る為に、ゲイン調整を行うアナログゲイン可変回路を追加する技術が知られている。
図1は、従来のオーディオ装置の有する音量調整回路を説明する図である。従来の音量調整回路10では、D/Aコンバータ1と、D/Aコンバータ1の前段に接続されたデジタルゲイン可変回路2と、D/Aコンバータ1の後段にアナログゲイン可変回路3を有する。
ゲイン調整は、デジタルゲイン設定レジスタ5及びアナログゲイン設定レジスタ7の独立する2つのレジスタによってデジタルゲインとアナログゲインを設定することにより行われる。デジタルゲイン可変回路1は、デジタルゲイン設定レジスタ5に設定された値に応じてデジタルゲイン制御部4により制御される。アナログゲイン可変回路3は、アナログゲイン設定レジスタ7に設定された値に応じてアナログゲイン制御部6により制御される。
図2は、従来のゲインの可変制御の一例を説明する図である。デジタルゲイン設定値G1はデジタルゲイン設定レジスタ5に設定された値であり、デジタルゲインDGはデジタルゲイン可変回路1に設定される値である。アナログゲイン設定値G2はアナログゲイン設定レジスタ7に設定された値であり、アナログゲインAGはアナログゲイン可変回路3に設定される値である。デジタルゲインDGとアナログゲインAGは、デジタルゲイン設定レジスタ5とアナログゲイン設定レジスタ7により独立して制御される。
また例えば特許文献1には、デジタル可変利得部とアナログ可変利得部を持ち、0dBよりも大きな設定ではデジタル可変利得部のみを制御し、0dBよりも小さな設定ではアナログ可変利得部のみを制御又はアナログとデジタルの両方を制御することが記載されている。また特許文献2には、アナログ伝送路から画像やディジタデータなどの信号を受信して復調することが記載されている。
しかしながら上記従来の技術のように、デジタルゲイン可変回路とアナログゲイン可変回路とを有する構成の場合、デジタルゲインとアナログゲインがそれぞれ独立した設定により制御されることになる。このため、デジタルゲインとアナログゲインの両者において設定可能なゲインに幅を有することになり、両者の組合せによっては実際に使用しない無駄なゲイン設定が含まれる場合が起こり得る。加えて、デジタルゲインとアナログゲインのどちらにゲインを割り振るかは使用者に任される為、デジタルクリップが発生する可能性が高くなる。
本発明は、上記事情を鑑みてこれを解決すべく成されたものであり、回路面積を削減しつつ無駄なゲイン設定をなくし、且つデジタルクリップの発生の可能性を低減することが可能な音量調整回路を提供することを目的としている。
本発明は、上記目的を達成すべく、以下の如き構成を採用した。
本発明は、デジタルオーディオ信号をD/Aコンバータによりアナログ信号に変換し、該アナログ信号を出力する音量調整回路であって、前記デジタルオーディオ信号のゲインを制御する第1のゲイン可変回路部と、前記D/Aコンバータから出力された前記アナログ信号のゲインを制御する第2のゲイン可変回路部と、ゲイン設定値を格納する記憶手段と、前記記憶手段に格納された前記ゲイン設定値に基づいて前記第1のゲイン可変回路部及び前記第2のゲイン可変回路部の各ゲインを制御する制御手段と、を有し、前記記憶手段と前記制御手段は、前記第1のゲイン可変回路部の制御及び前記第2のゲイン可変回路部の制御において共有される。
また本発明の音量調整回路において、前記制御手段は、前記記憶手段に設定された前記ゲイン設定値が第1の値であるとき、前記第1のゲイン可変回路部のゲインを一定値である第2の値とし、前記第2のゲイン可変回路部のゲインを一定値である第3の値とし、前記記憶手段に設定された前記ゲイン設定値が前記第1の値よりも小さいとき、前記第1のゲイン可変回路部のゲインを前記ゲイン設定値に対応する値とし、前記第2のゲイン可変回路部のゲインを前記第3の値とし、前記記憶手段に設定された前記ゲイン設定値が前記第1の値よりも大きいとき、前記第1のゲイン可変回路部のゲインを前記第2の値とし、前記第2のゲイン可変回路部のゲインを前記ゲイン設定値に対応する値とする。
また本発明の音量調整回路において、前記第3の値は、前記第2のゲイン可変回路部に設定された基準ゲインである。
また本発明の音量調整回路において、前記第1のゲイン可変回路部のゲインは、0dB以下となるように制御される。
本発明によれば、回路面積を削減しつつ無駄なゲイン設定をなくし、且つデジタルクリップの発生の可能性を低減することができる。
従来のオーディオ装置の有する音量調整回路を説明する図である。 従来のゲインの可変制御の一例を説明する図である。 第一の実施形態の音量調整回路を説明する図である。 第一の実施形態のゲインの設定の制御の一例を説明する図である。 第二の実施形態のゲインの設定の制御の一例を説明する図である。
本発明では、ゲイン設定値が格納される単一のレジスタと、デジタルゲイン及びアナログゲインの設定の制御を行う単一の制御手段とにより、自動的にデジタルゲインとアナログゲインを制御する。
(第一の実施形態)
以下に図面を参照して本発明の第一の実施形態について説明する。図3は、第一の実施形態の音量調整回路を説明する図である。
本実施形態の音量調整回路100は、D/A(Digital/Analog)コンバータ110、デジタルゲイン可変回路120、アナログゲイン可変回路130、ゲイン制御部140、ゲイン設定レジスタ150を有する。
デジタルゲイン可変回路120は、D/Aコンバータ110の前段に接続されており、アナログゲイン可変回路130は、D/Aコンバータ110の後段に接続されている。
本実施形態の音量調整回路100に入力されたデジタルオーディオ信号は、デジタルゲイン可変回路120によりデジタルゲインが変更された後に、D/Aコンバータ110へ出力される。D/Aコンバータ110は、デジタルオーディオ信号をアナログオーディオ信号へ変換し、アナログゲイン可変回路130へ出力する。アナログゲイン可変回路130にアナログゲインが変更されたアナログオーディオ信号が音量調整回路100の出力信号となる。
デジタルゲイン可変回路120及びアナログゲイン可変回路130におけるゲインは、ゲイン制御部150により制御される。本実施形態のゲイン制御部140は、ゲイン設定レジスタ150に設定された値に応じてデジタルゲイン可変回路120及びアナログゲイン可変回路130のゲインを制御する。尚本実施形態では、ゲインが設定されるレジスタはゲイン設定レジスタ150のみである。
デジタルゲイン可変回路120は、デジタル回路で構成されたアッテネータ(減衰器)であり、ゲインの可変範囲は0dB以下である。アナログゲイン可変回路130は、オペアンプ回路で構成された信号増幅回路であり、ゲインの可変範囲は基準ゲイン以上である。
本実施形態では、基準ゲインとは、デジタルオーディオ信号が最大入力であり、且つデジタルゲインDGが0dBのとき、デジタルクリップを発生させずに出力できるアナログゲインAGである。尚基準ゲインは、アナログゲイン可変回路130に予め設定されている値であっても良い。
以下に本実施形態の音量調整回路100におけるゲインの設定の制御の一例を示す。図4は、第一の実施形態のゲインの設定の制御の一例を説明する図である。
図4に示すゲイン設定値Gは、ゲイン設定レジスタ150に設定された値であり、デジタルゲインDGはデジタルゲイン可変回路120に設定される値であり、アナログゲインAGはアナログゲイン可変回路130に設定される値である。
本実施形態のゲイン制御部140は、ゲイン設定レジスタ150のゲイン設定値Gが0dBのとき、デジタルゲインDGとアナログゲインAGの両方の値を0dBに設定する。
また本実施形態のゲイン制御部140は、ゲイン設定レジスタ150のゲイン設定値Gが0dBよりも小さい場合、アナログゲインAGを0dBに固定し、デジタルゲインDGをゲイン設定値Gに応じた値に設定する。
さらに本実施形態のゲイン制御部140は、ゲイン設定値Gが0dBよりも大きい場合、デジタルゲインDGを0dBに固定し、アナログゲインAGをゲイン設定値Gに応じた値に設定する。
このように本実施形態では、デジタルゲイン可変回路120を使用し、且つデジタルゲイン可変回路120及びアナログゲイン可変回路130のゲイン設定の制御を共通のゲイン制御部140及びゲイン設定レジスタ150により行う。本実施形態ではこの構成により、音量調整回路100全体の回路面積を小さくすることができる。
また本実施形態では、デジタルゲイン可変回路120におけるゲインの可変範囲を0dB以下とすることで、デジタルクリップが発生する可能性を低減できる。
また本実施形態では、ゲイン設定値Gが0dB以上である場合はデジタルゲインDGを0dBとしてアナログゲインAGを変えるように制御する。そしてゲイン設定値Gが0dB未満である場合、アナログゲイン可変回路130に設定されるアナログゲインAG基準ゲインとし、デジタルゲインDGを変えるように制御する。本実施形態では、この制御により、実際に使用しない無駄なゲイン設定が含まれることを回避できる。
(第二の実施形態)
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態では、基準ゲインを0dBより大きい値とした形態である。以下の本発明の第二の実施形態の説明では、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
図5は、第二の実施形態のゲインの設定の制御の一例を説明する図である。図5の例では、アナログゲイン可変回路130に設定された基準ゲインを+6dBとした場合を示している。
本実施形態のゲイン制御部140は、ゲイン設定値Gが0dBである場合、デジタルゲインDGを0dBに設定し、アナログゲインAG1を基準ゲインである+6dBに設定する。
また本実施形態のゲイン制御部140は、ゲイン設定値Gが0dBよりも小さい場合、アナログゲインAGを基準ゲインである+6dBに固定し、デジタルゲインDGをゲイン設定値Gに応じた値に設定する。
また本実施形態のゲイン制御部140は、ゲイン設定値Gが0dBよりも大きい場合、デジタルゲインDGを0dBに固定し、アナログゲインAGをゲイン設定値Gに応じた値に設定する。
尚図4、図5では、ゲイン設定値Gのゲイン設定範囲を−15dB〜+5dBとし、ゲイン設定値Gを変更する際のステップを1dBとしたが、ゲイン設定値Gの設定範囲及びゲイン設定値Gを変更する際のステップは実施の目的に応じて自由に設定できる。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
100 音量調整回路
110 D/Aコンバータ
120 デジタルゲイン可変回路
130 アナログゲイン可変回路
140 ゲイン制御回路
150 ゲイン設定レジスタ
特許第4007151号公報 特開昭60−080349号公報

Claims (4)

  1. デジタルオーディオ信号をD/Aコンバータによりアナログ信号に変換し、該アナログ信号を出力する音量調整回路であって、
    前記デジタルオーディオ信号のゲインを制御する第1のゲイン可変回路部と、
    前記D/Aコンバータから出力された前記アナログ信号のゲインを制御する第2のゲイン可変回路部と、
    ゲイン設定値を格納する記憶手段と、
    前記記憶手段に格納された前記ゲイン設定値に基づいて前記第1のゲイン可変回路部及び前記第2のゲイン可変回路部の各ゲインを制御する制御手段と、を有し、
    前記記憶手段と前記制御手段は、前記第1のゲイン可変回路部の制御及び前記第2のゲイン可変回路部の制御において共有される音量調整回路。
  2. 前記制御手段は、
    前記記憶手段に設定された前記ゲイン設定値が第1の値であるとき、
    前記第1のゲイン可変回路部のゲインを一定値である第2の値とし、前記第2のゲイン可変回路部のゲインを一定値である第3の値とし、
    前記記憶手段に設定された前記ゲイン設定値が前記第1の値よりも小さいとき、
    前記第1のゲイン可変回路部のゲインを前記ゲイン設定値に対応する値とし、前記第2のゲイン可変回路部のゲインを前記第3の値とし、
    前記記憶手段に設定された前記ゲイン設定値が前記第1の値よりも大きいとき、
    前記第1のゲイン可変回路部のゲインを前記第2の値とし、前記第2のゲイン可変回路部のゲインを前記ゲイン設定値に対応する値とする請求項1記載の音量調整回路。
  3. 前記第3の値は、前記第2のゲイン可変回路部に設定された基準ゲインである請求項2記載の音量調整回路。
  4. 前記第1のゲイン可変回路部のゲインは、0dB以下となるように制御される請求項1ないし3の何れか一項に記載の音量調整回路。
JP2011238582A 2011-10-31 2011-10-31 音量調整回路 Pending JP2013098691A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011238582A JP2013098691A (ja) 2011-10-31 2011-10-31 音量調整回路
US13/659,103 US8736472B2 (en) 2011-10-31 2012-10-24 Volume adjusting circuit and volume adjusting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011238582A JP2013098691A (ja) 2011-10-31 2011-10-31 音量調整回路

Publications (1)

Publication Number Publication Date
JP2013098691A true JP2013098691A (ja) 2013-05-20

Family

ID=48171844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011238582A Pending JP2013098691A (ja) 2011-10-31 2011-10-31 音量調整回路

Country Status (2)

Country Link
US (1) US8736472B2 (ja)
JP (1) JP2013098691A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9143157B1 (en) * 2014-03-02 2015-09-22 Dsp Group Ltd. Dynamic gain switching digital to analog converter
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) * 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
GB2563296B (en) * 2017-06-06 2022-01-12 Cirrus Logic Int Semiconductor Ltd Systems, apparatus and methods for dynamic range enhancement of audio signals
KR102411287B1 (ko) * 2017-11-22 2022-06-22 삼성전자 주식회사 미디어 출력 제어 장치 및 방법
US11070183B1 (en) 2020-03-31 2021-07-20 Cirrus Logic, Inc. Systems, apparatus and methods for dynamic range enhancement of audio signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153748A (ja) * 1995-11-30 1997-06-10 Sharp Corp 音量可変装置
JP2001257547A (ja) * 2000-03-13 2001-09-21 Sony Corp 音量調整装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080349A (ja) 1983-10-11 1985-05-08 Ricoh Co Ltd 復調装置
JPS6386907A (ja) * 1986-09-30 1988-04-18 Yamaha Corp 利得調整回路
JPH0649366B2 (ja) 1990-04-25 1994-06-29 株式会社麗光 多色着色Ti膜
US5243344A (en) * 1991-05-30 1993-09-07 Koulopoulos Michael A Digital-to-analog converter--preamplifier apparatus
US6937738B2 (en) * 2001-04-12 2005-08-30 Gennum Corporation Digital hearing aid system
JP4007151B2 (ja) 2002-10-18 2007-11-14 ヤマハ株式会社 音量調整回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153748A (ja) * 1995-11-30 1997-06-10 Sharp Corp 音量可変装置
JP2001257547A (ja) * 2000-03-13 2001-09-21 Sony Corp 音量調整装置

Also Published As

Publication number Publication date
US8736472B2 (en) 2014-05-27
US20130106635A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP2013098691A (ja) 音量調整回路
EP1753130B1 (en) Analog-to-digital converter with dynamic range extension
US8351619B2 (en) Auditory sense correction device
JP2010068409A (ja) 放音装置
JP2009253926A (ja) 音声出力アンプ装置
US9628907B2 (en) Audio device and method having bypass function for effect change
JP5045366B2 (ja) 音量制御装置、プログラム、及び音量制御方法
US20130156228A1 (en) Sound Processing Apparatus, Sound System and Sound Processing Method
US8369540B2 (en) Audio signal amplification
JP4150810B2 (ja) 出力装置が損傷を受けるのを防止する方法
JPH09153748A (ja) 音量可変装置
JP6314662B2 (ja) 音声信号処理装置およびそのプログラム
JP7106913B2 (ja) 音響機器、音響制御システム、音響制御方法、及びプログラム
KR20080001366A (ko) 이퀄라이저의 이득 조정 장치
JP5233792B2 (ja) 増幅回路
CN111480347B (zh) 具有优先级的空间感知动态范围控制系统
JP2009200777A (ja) オーディオ信号の利得制御装置および利得制御方法
JP2009253965A (ja) 補聴器の音質調整方式
JP2005192067A (ja) オーディオ増幅器
JP2014140139A (ja) 信号増幅回路
JP2012060536A (ja) 音声処理装置
JP6558047B2 (ja) 信号処理装置及び信号処理方法
JP2000174574A (ja) 音量制御装置
WO2002093737A1 (fr) Dispositif fournisseur de coefficient de multiplication, procede de fourniture de coefficients de multiplication et programme de fourniture de coefficients de multiplication
JP2016082540A (ja) クレストファクタ低減回路及びクレストファクタ低減方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151201