JP2016082540A - クレストファクタ低減回路及びクレストファクタ低減方法 - Google Patents

Abstract

【課題】閾値を超えるピークが連続して発生しても、信号品質の劣化の少ないクレストファクタ低減回路を提供する。【解決手段】セレクタ１３、１４により、ピーク検出器１１で生成したピーク信号のピーク数をピークカウンタ１２でカウントしたカウンタ値が、予め対応付けられた値と一致する場合はピーク信号、一致しない場合は所定値が選択されてフィルタ１５、１６に出力される。フィルタ１５、１６の出力信号のうち、最も値の大きい出力信号が結合信号として出力され、入力信号を遅延器１８で所定時間遅延させた信号と結合信号とをもとに所定演算が行われる。つまり、ピーク信号をピーク毎に異なるフィルタでフィルタリングした信号から生成された結合信号が、ピーク信号をフィルタリングした信号相当として用いられて、閾値までクレストファクタを低減する演算が行われる。【選択図】 図１

Description

本発明は、信号のピーク値が一定でない送信信号について、波形のピーク値と実効値との比で定義されるクレストファクタを所望の値へ抑え込むための、クレストファクタ低減回路及びクレストファクタ低減方法に関するものである。

データ通信量の増大に伴い、通信システムの高速化・広帯域化が進み、通信機器の低消費電力化が課題となっている。送信信号におけるクレストファクタの低減は、その解決策の一つとなる。
近年採用されているＷＣＤＭＡ（登録商標）（Wideband Code Division Multiple Access）やＯＦＤＭ（Orthogonal Frequency-Division Multiplexing）といった通信方式は、送信信号が、図６に示すような、信号の振幅が一定でない非定包絡線である、という特徴を持つ。この非定包絡線を増幅器等で処理する場合、信号の歪みを防ぐために最大振幅に合わせた電源電圧を設定するが、振幅が小さい時には無駄な電力が消費されることになるため、高い電力効率を得ることができない。解決策として、信号の包絡線に電源電圧をトラッキングさせるＥｎｖｅｌｏｐｅ−Ｔｒａｃｋｉｎｇという方式があるが、高度な電源設計が要求されて複雑になる。

信号のクレストファクタそのものを低減することができれば、より効率の良い状態で増幅器を動作させることが可能になり、低消費電力化につながる。ただし、クレストファクタの低減は、隣接チャネルに対するノイズ規定すなわちＡｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ（ＡＣＬＲ）や、変調誤差すなわちＥｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ（ＥＶＭ）といった信号品質の劣化につながるため、信号品質の劣化が少ないクレストファクタの低減方法が望まれている。

このようなクレストファクタの低減方法として、例えば図７に示す、クレストファクタ低減回路が提案されている（例えば、非特許文献１、２参照）。
図７に示すクレストファクタ低減回路１は、入力信号ＸＩと閾値ＴＨとが入力されピーク信号ＸＰを出力するピーク検出器２と、ピーク信号ＸＰが入力され信号ＸＦを出力するフィルタ３と、入力信号ＸＩが入力され信号ＸＤを出力する遅延器４と、信号ＸＤと信号ＸＦが入力され出力信号ＸＯを出力する乗算器５と、を備える。

次に、図７及び図８を用いて、クレストファクタ低減回路１の動作を説明する。
図８は、図７における各信号の波形を表す。なお、図８では、簡略化のため各信号の遅延分は無視している。
図８において、横軸は時間、縦軸は電圧を表す。また、図８（ａ）において実線は入力信号ＸＩを表し、一点鎖線は閾値ＴＨを表し、破線は出力信号ＸＯを表す。図８（ｂ）において、実線は信号ＸＦを表し、一点鎖線はピーク信号ＸＰを表し、破線は後述のフィルタリングによって膨らむ抑圧成分を示す。

ピーク検出器２は、入力信号ＸＩとクレストファクタの上限を定める閾値ＴＨとから、次式（１）で表されるピーク信号ＸＰを生成する。
ＸＩ＞ＴＨのとき、ＸＰ＝１−（ＴＨ／ＸＩ）
ＸＩ≦ＴＨのとき、ＸＰ＝０ ……（１）
ピーク信号ＸＰはフィルタ３によって帯域外ノイズが抑圧され、信号ＸＦとなる。

一方、入力信号ＸＩは遅延器４によって信号ＸＦと遅延が揃えられて信号ＸＤとなる。図８では、簡略化のため各信号の遅延分は無視しているため、入力信号ＸＩと信号ＸＤとは同一波形としている。
実際には、図９に示すように、入力信号ＸＩがピーク検出器２とフィルタ３を通過して信号ＸＦが生成されるまでの所要時間相当だけ、遅延器４で入力信号ＸＩに遅延が付加されて信号ＸＤとなる。なお、図９において、横軸は時間、縦軸は電圧であり、（ａ）は、入力信号ＸＩを示し、（ｂ）は信号ＸＤを示す。

乗算器５は、次式（２）の演算を行い、閾値ＴＨまでクレストファクタが低減された出力信号ＸＯを生成する。
ＸＯ＝ＸＤ×（１−ＸＦ） ……（２）
図７に示すクレストファクタ低減回路１の特徴は、クリッピングに用いるピーク信号ＸＰをフィルタリングして帯域外ノイズを抑えることで、クリッピングによるＡＣＬＲの劣化を低減させることにある。しかしながら、ＡＣＬＲの劣化を低減させるためにフィルタの時定数を大きくすると、広範囲で信号が抑圧されることになりＥＶＭは劣化する。つまり、ＡＣＬＲとＥＶＭの間にはトレードオフの関係が成り立つ。

米国特許第７６３４０２４号明細書

「Ｅｆｆｅｃｔ ｏｆ Ｃｌｉｐｐｉｎｇ ｉｎ Ｗｉｄｅｂａｎｄ ＣＤＭＡ Ｓｙｓｔｅｍ ａｎｄ Ｓｉｍｐｌｅ Ａｌｇｏｒｉｔｈｍ ｆｏｒ Ｐｅａｋ Ｗｉｎｄｏｗｉｎｇ」 Ｏｌｌｉ Ｖａａｎａｎｅｎ， Ｊｏｕｋｏ Ｖａｎｋｋａ， ａｎｄ Ｋａｒｉ Ｈａｌｏｎｅｎ − Ｈｅｌｓｉｎｋｉ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ， Ｆｉｎｌａｎｄ， Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒｓ ａｎｄ Ｔｒａｎｓｍｉｔｔｅｒｓ ｆｏｒ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ， ２００５， ｐｐ ３２７−３３８ 「ＤＩＧＩＴＡＬ ＭＯＤＵＬＡＴＯＲＳ ＷＩＴＨ ＣＲＥＳＴ ＦＡＣＴＯＲ ＲＥＤＵＣＴＩＯＮ ＴＥＣＨＮＩＱＵＥＳ」， Ｏｌｌｉ Ｖaaｎaｎｅｎ， Ｈｅｌｓｉｎｋｉ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ， Ｅｌｅｃｔｒｏｎｉｃ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ Ｌａｂｏｒａｔｏｒｙ， Ｒｅｐｏｒｔ ４２， Ｅｓｐｏｏ ２００６

しかしながら、図７に示すように、クリッピングに用いるピーク信号ＸＰを、フィルタリングして帯域外ノイズを抑えるようにした場合、図８（ａ）の領域Ａに示すように、閾値ＴＨを超えるピークが連続して発生したときには、図８（ｂ）に破線で示すように、フィルタリングによって膨らむピークの抑圧成分が複数重なり、その結果、過度な信号の抑圧が生じてしまい、出力信号ＸＯが過度に抑圧されてしまうことから、ＥＶＭの瞬間的な劣化を引き起こすことがある。

また、入力信号ＸＩから抽出したピーク信号ＸＰの大きさに応じて、抑圧関数の係数を変える従来技術もあるが（例えば、特許文献１参照）、抑圧関数の係数を可変にすることは計算コストが高くなるデメリットを持つ。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、閾値を超えるピークが連続して発生しても、信号品質の劣化の少ない、効果的なクレストファクタ低減回路及びクレストファクタの低減方法を提供することを目的としている。

本発明の一態様によるクレストファクタの低減回路は、入力信号と閾値とをもとに前記入力信号のピークを表すピーク信号を生成するピーク検出器と、同一特性を有する複数のフィルタと、前記ピークの発生状況に応じて出力先を切り替えて前記複数のフィルタのうちのいずれかに前記ピーク信号を出力する切り替え制御部と、前記複数のフィルタから出力されるフィルタリング後の前記ピーク信号のうち、最も値の大きい信号を結合信号として出力する結合器と、前記入力信号を所定時間遅延させる遅延器と、前記遅延器で遅延させた信号と前記結合信号とをもとに前記入力信号のクレストファクタを低減する演算を行う乗算器と、を備えることを特徴としている。

また、本発明の他の態様によるクレストファクタの低減方法は、入力信号と閾値とをもとに前記入力信号のピークを表すピーク信号を生成し、前記ピークの発生状況に応じて出力先を切り替えて、複数のフィルタのうちのいずれかに前記ピーク信号を出力し、前記複数のフィルタから出力されるフィルタリング後のピーク信号のうち、最も値の大きい信号を結合信号とし、当該結合信号と前記入力信号を所定時間遅延させた信号とをもとに前記入力信号のクレストファクタを低減する演算を行うことを特徴としている。

本発明によれば、ピークの発生状況に応じて異なるフィルタを用いてピーク信号をフィルタ処理し、複数のフィルタの出力信号を結合してフィルタリングしたピーク信号を得るようにしたため、入力信号のピークの抑圧成分が重なることを抑制することができ、入力信号が過度に抑圧されることを回避することができる。そのため、ＥＶＭの瞬間的な劣化などを抑制し信号品質の劣化の少ない、クレストファクタ低減回路を実現することができる。

第１実施形態におけるクレストファクタ低減回路の一例を示す構成図である。 クレストファクタ低減回路の各部の波形の一例である。 クレストファクタ低減回路の各部の波形の一例である。 第２実施形態におけるクレストファクタ低減回路の一例を示す構成図である。 クレストファクタ低減回路における処理手順の一例を示すフローチャートである。 ＷＣＤＭＡ（登録商標）やＯＦＤＭ等の通信方式による送信信号に特徴的な非定包絡線の一例である。 従来のクレストファクタ低減回路の一例を示す構成図である。 従来のクレストファクタ低減回路の各部の波形の一例である。 入力信号と遅延器の出力信号との関係を示す波形の一例である。

以下、図面を参照して本発明の実施形態を説明する。
＜第１実施形態＞
まず、本発明の第１実施形態を説明する。
図１は、第１実施形態におけるクレストファクタ低減回路１０の一例を示す構成図である。
クレストファクタ低減回路１０は、図７に示す従来のクレストファクタ低減回路１において、さらにピーク信号ＸＰをカウントするピークカウンタ１２を備えると共に、２つのフィルタ１５、１６と、ピークカウンタ１２のカウント信号に応じてフィルタ１５、１６への出力を切り替える２つのセレクタ１３、１４と、を備えている。
具体的には、クレストファクタ低減回路１０は、ピーク検出器１１と、ピークカウンタ１２と、第一セレクタ１３と、第二セレクタ１４と、第一フィルタ１５と、第二フィルタ１６と、結合器１７と、遅延器１８と、乗算器１９と、を備える。ピークカウンタ１２、第一セレクタ１３及び第二セレクタ１４が切り替え制御部に対応している。

ピーク検出器１１は、従来のクレストファクタ低減回路１におけるピーク検出器２と同一構成を有し、入力信号ＸＩとクレストファクタの上限を定める閾値ＴＨとが入力され、入力信号Ｘ１が、閾値ＴＨを超えるか否かに応じて、前記（１）式で表されるピーク信号ＸＰを生成する。
ピークカウンタ１２は、ピーク信号ＸＰが入力され、ピーク信号ＸＰがピーク基準値（例えばゼロ）から正の値に切り替わるタイミングをカウントし、カウント信号ＸＣを出力する。カウント信号ＸＣは、「１及び２」の２値をとり、カウントするに応じて「１、２、１、２、…」というように、交互にカウント信号ＸＣの値が変化する。
なお、ここでいうピーク基準値とは、（１）式で示すＸＩ≦ＴＨのときに設定されるＸＰの値を言う。（１）式では、ピーク基準値を「ゼロ」としているが、「ゼロ」に限るものではなく任意の値に設定することができる。

第一セレクタ１３は、ピーク信号ＸＰと固定値（例えばゼロ）とカウント信号ＸＣとが入力され、セレクタ信号ＸＳ１を出力する。第二セレクタ１４は、ピーク信号ＸＰと固定値（例えばゼロ）とカウント信号ＸＣとが入力され、セレクタ信号ＸＳ２を出力する。
第一セレクタ１３及び第二セレクタ１４は、割り当てカウント値として、第一セレクタ１３には「１」、第二セレクタ１４には「２」が割り当てられている。第一セレクタ１３は、カウント信号ＸＣが、割り当てカウント値である「１」と一致するときにピーク信号ＸＰをセレクタ信号ＸＳ１として出力し、一致しないときには固定値をセレクタ信号ＸＳ１として出力する。同様に、第二セレクタ１４は、カウント信号ＸＣが、割り当てカウント値である「２」と一致するときにピーク信号ＸＰをセレクタ信号ＸＳ２として出力し、一致しないときには固定値をカウンタ信号ＸＳ１として出力する。
これにより、ピークカウンタ１２がカウントする度に、ピーク信号ＸＰを選択するセレクタが、第一セレクタ１３と第二セレクタ１４とで順次切り替わる。

第一フィルタ１５及び第二フィルタ１６は同一特性を有し、第一フィルタ１５は、第一セレクタ１３からのセレクタ信号ＸＳ１が入力され、セレクタ信号ＸＳ１の帯域外ノイズを抑圧して信号ＸＦ１として出力する。
第二フィルタ１６は、第二セレクタ１４からのセレクタ信号ＸＳ２が入力され、セレクタ信号ＸＳ２の帯域外ノイズを抑圧して信号ＸＦ２として出力する。

結合器１７は、第一フィルタ１５からの信号ＸＦ１と第二フィルタ１６からの信号ＸＦ２とが入力され、信号ＸＦ１とＸＦ２との大小比較を行い、いずれか大きい方を選択して信号ＸＭとして出力する。
遅延器１８は、入力信号ＸＩが入力され、所定時間だけ入力信号ＸＩを遅延させて信号ＸＤとして出力する。遅延器１８の遅延時間は、ある時点の入力信号ＸＩが、結合器１７の出力である信号ＸＭとして出力されるまでの所要時間相当に設定される。
乗算器１９は、遅延器１８からの信号ＸＤと結合器１７からの信号ＸＭとが入力され、次式（３）の演算を行い、演算結果を、クレストファクタ低減回路１０の出力信号ＸＯとして出力する。
ＸＯ＝ＸＤ×（１−ＸＭ） ……（３）

次に、図１、図２及び図３を用いて、クレストファクタ低減回路１０の動作を説明する。
図２及び図３は、図１における各信号の波形を表す。なお、図２では、簡略化のため各信号の遅延分は無視している。実際には、前述の図９に示すように、ある時点における入力信号ＸＩと、このある時点における入力信号を処理して得た信号ＸＭとをもとに、乗算器１９において演算が行われるように入力信号ＸＩを遅延させる。

図２及び図３において、横軸は時間、縦軸は電圧を表す。
図２（ａ）において実線は入力信号ＸＩを表し、一点鎖線は閾値ＴＨを表し、破線は出力信号ＸＯを表す。図２（ｂ）において、実線は信号ＸＭを表し、一点鎖線はピーク信号ＸＰを表し、破線は後述のフィルタリングによって膨らむ抑圧成分を示す。
なお、前述のように、簡略化のため各信号の遅延分は無視しているため、入力信号ＸＩと信号ＸＤとは同一波形としている。

図３（ａ）において、実線はピーク信号ＸＰを表し、図３（ｂ）において、実線は第一セレクタ１３の出力である信号ＸＳ１を表し、破線は第一フィルタ１５の出力である信号ＸＦ１を表す。図３（ｃ）において、実線は第二セレクタ１４の出力である信号ＸＳ２を表し、破線は第二フィルタ１６の出力である信号ＸＦ２を表す。

ピーク検出器１１は、入力信号ＸＩとクレストファクタの上限を定める閾値ＴＨとから、前記（１）式で表されるピーク信号ＸＰを生成する。
例えば図２（ａ）に示す入力信号ＸＩが入力された場合には、時点ｔ１で、入力信号ＸＩが閾値ＴＨを跨いで上回り、ピーク信号ＸＰがゼロから正の値に切り替わると、ピークカウンタ１２はこの切り替わりをカウントし、カウント信号ＸＣ＝１を出力する（領域Ｔ１）。図３に示すように、領域Ｔ１では、第一セレクタ１３はＸＳ１＝ＸＰを出力し、第二セレクタ１４はＸＳ２＝０を出力する。

続いて時点ｔ２で、入力信号ＸＩが閾値ＴＨを跨いで上回り、ピーク信号ＸＰがゼロから正の値に切り替わると、ピークカウンタ１２はこれをカウントし、カウント信号ＸＣ＝２を出力する（領域Ｔ２）。領域Ｔ２では、第一セレクタ１３はＸＳ１＝０を出力し、第二セレクタ１４はＸＳ２＝ＸＰを出力する。
続いて時点ｔ３で、入力信号ＸＩが閾値ＴＨを跨いで上回り、ピーク信号ＸＰがゼロから正の値に切り替わると、ピークカウンタ１２はこれをカウントし、カウント信号ＸＣ＝１を出力する（領域Ｔ３）。領域Ｔ３では、第一のセレクタ１３はＸＳ１＝ＸＰを出力し、第二セレクタ１４はＸＳ２＝０を出力する。

第一、第二フィルタ１５、１６は、セレクタ信号ＸＳ１、ＸＳ２をそれぞれフィルタリングして、帯域外ノイズを抑圧した信号ＸＦ１、ＸＦ２を出力する。結合器１７は、入力される信号ＸＦ１、ＸＦ２のうち、大きい方を選択して信号ＸＭとして出力する（図２（ｂ））。
図２の領域Ａに示すように、閾値ＴＨを跨いで上回る入力信号ＸＩが連続して発生した場合であっても、図３に示すように、入力信号ＸＩから生成されるピーク信号ＸＰは、ピークカウンタ１２と第一、第二セレクタ１３、１４によって、第一フィルタ１５と第二フィルタ１６の別々のフィルタに振り分けられる。そのため、ピーク信号ＸＰは、互いに干渉することなく、個別のフィルタで、個別にフィルタリングされる。そして、個別にフィルタリングされたピーク信号ＸＰのうち、大きい方が選択されて、ピーク信号ＸＰをフィルタリングした信号相当として、信号ＸＭが生成される。

そのため、図８に示す、従来のクレストファクタ低減回路１で生成されるピーク信号ＸＰをフィルタリングした信号である信号ＸＦと比べて、第１実施形態における図２で示される信号ＸＭは、抑圧成分が重なり合って増大することはない。したがって、この信号ＸＭに基づき、閾値ＴＨまでクレストファクタを低減した出力信号ＸＯを演算することによって、ＥＶＭの瞬間的な劣化が抑制されることになる。

なお、第１実施形態では、第一、第二フィルタ１５、１６の入力側に、第一、第二セレクタ１３、１４を設けて、第一、第二セレクタ１３、１４を、ピークカウンタ１２の出力であるカウント信号ＸＣにより制御する場合について説明したが、これに限るものではない。例えば、第一、第二セレクタ１３、１４の代わりに、フィルタのフィルタ係数やフィルタのパワーダウン制御などをカウント信号ＸＣにより制御する構成とした場合であっても同等の作用効果を得ることができる。

つまり、フィルタのパワーダウン制御を行う場合には、第一、第二セレクタ１３、１４の代わりに、例えば、第一、第二フィルタ１５、１６のパワーダウン制御を行う制御部を設ける。そして、制御部により、カウント信号ＸＣが「１」の場合には、第一フィルタ１５にはパワーアップ状態とする制御信号、第二フィルタ１６にはパワーダウン状態とする制御信号を出力し、カウント信号ＸＣが「２」の場合には、第一フィルタ１５にはパワーダウン状態とする制御信号、第二フィルタ１６にはパワーアップ状態とする制御信号を出力する。

第一フィルタ１５、第二フィルタ１６は、パワーダウン状態のときにはゼロを出力し、パワーアップ状態のときにはピーク信号ＸＰをフィルタリングして出力する構成とする。
このような構成とすることによっても、第１実施形態と同等の動作を行うことができるため、この場合も第１実施形態と同等の作用効果を得ることができる。

また、フィルタの係数を制御する場合には、第一、第二セレクタ１３、１４の代わりに、例えば、第一、第二フィルタ１５、１６のフィルタ係数を切り替える制御部を設ける。そして、制御部により、カウント信号ＸＣが「１」の場合には、第一フィルタ１５のフィルタ係数を、予め設定したフィルタ係数に設定することで、ピーク信号ＸＰがフィルタリングされた信号が出力されるようにし、第二フィルタ１６のフィルタ係数を、第二フィルタ１６の出力がゼロとなるようなフィルタ係数に設定する。カウント信号ＸＣが「２」の場合には、第一フィルタ１５のフィルタ係数として、第一フィルタ１５の出力がゼロとなるようなフィルタ係数を設定し、第二フィルタ１６のフィルタ係数として、予め設定したフィルタ係数に設定することで、第二フィルタ１６の出力が、ピーク信号ＸＰがフィルタリングされた信号となるようにする。
このような構成とすることによっても、第１実施形態と同等の動作を行うことができるため、第１実施形態と同等の作用効果を得ることができる。
また、結合器１７や、乗算器１９によって生じる帯域外ノイズを抑圧するために、結合器１７の出力側や、乗算器１９の出力側にさらにフィルタを挿入し、これによって、信号ＸＭや出力信号ＸＯに含まれるノイズを抑圧するようにしてもよい。

また、第一、第二セレクタ１３、１４では、固定値として「０」を設定する場合について説明したが、これに限るものではなく、任意の基準値であればよい。その際は各信号に補正を加えてもよい。補正の方法としては、例えば、ピーク信号ＸＰを次式（４）にしたがって補正する。（４）式中の、Ａは任意の基準値であって、例えば、ピーク信号ＸＰ´がＡより小さい値になることを防止できるように、任意の値に設定される。

そして、（４）式に基づいて求めた信号ＸＰ′を、ピーク信号ＸＰ相当値として用いてもよい。
ＸＰ＞Ａのとき、ＸＰ′＝ＸＰ
ＸＰ≦Ａのとき、ＸＰ′＝Ａ ……（４）
別な例として、結合器１７の出力である信号ＸＭを次式（５）にしたがって補正する。すなわち、信号ＸＭ′を、補正値Ｂを用いて演算する。
ＸＭ′＝ＸＭ−Ｂ ……（５）
そして、求めた信号ＸＭ′を、信号ＸＭ相当値として用いてもよい。

また、別な例として、第一、第二フィルタ１５、１６の出力である信号ＸＦ１、ＸＦ２を、次式（６）、（７）にしたがって、補正する。すなわち、信号ＸＦ１′、ＸＦ２′を、補正値Ｂを用いて演算する。補正値Ｂは、例えば、任意の基準値Ａによる変化分をキャンセルしたり、第一及び第二フィルタ１５、１６のゲインによる信号の変化分をキャンセルしたりすることができるように、任意の値に設定される。
ＸＦ１′＝ＸＦ１−Ｂ ……（６）
ＸＦ２′＝ＸＦ２−Ｂ ……（７）
そして、求めた信号ＸＦ１′、ＸＦ２′を、第一、第二フィルタ１５、１６の出力である信号ＸＦ１相当値、ＸＦ２相当値として用いてもよい。
また、ピークカウンタ１２は、ピーク信号ＸＰのゼロから正の値への切り替わりをカウントしたが、正からゼロの値への切り替わりをカウントしてもよい。

＜第２実施形態＞
次に、本発明の第２実施形態を説明する。
図４は、第２実施形態におけるクレストファクタ低減回路２０の一例を示す構成図である。
クレストファクタ低減回路２０は、図７に示す従来のクレストファクタ低減回路１において、さらに、ピーク信号ＸＰをカウントするピークカウンタ２２を備えると共に、Ｎ個のフィルタ２４−ｋ（１≦ｋ≦Ｎ）と、ピークカウンタ２２のカウント信号に応じてフィルタ２４−ｋ（１≦ｋ≦Ｎ）への出力を切り替えるＮ個のセレクタ２３−ｋ（１≦ｋ≦Ｎ）とを備えている。

具体的には、クレストファクタ低減回路２０は、ピーク検出器２１と、ピークカウンタ２２と、Ｎ個のセレクタ２３−ｋ（１≦ｋ≦Ｎ）と、セレクタ２３−ｋ（１≦ｋ≦Ｎ）のそれぞれに対応して設けられるＮ個のフィルタ２４−ｋ（１≦ｋ≦Ｎ）と、結合器２５と、遅延器２６と、乗算器２７と、を備える。ピークカウンタ２２及びセレクタ２３−ｋ（１≦ｋ≦Ｎ）が切り替え制御部に対応している。

ピーク検出器２１は、従来のクレストファクタ低減回路１におけるピーク検出器２と同一構成を有し、入力信号ＸＩとクレストファクタの上限を定める閾値ＴＨとが入力され、入力信号Ｘ１が、閾値ＴＨを超えるか否かに応じて、前記（１）式で表されるピーク信号ＸＰを生成する。
ピークカウンタ２２は、ピーク信号ＸＰが入力され、ピーク信号ＸＰがゼロから正の値に切り替わるタイミングをカウントし、カウント信号ＸＣを出力する。カウント信号ＸＣは、例えば「１、２、…、Ｎ」までのＮ値をとり、カウントに応じて１、２、…、Ｎと順次値を変化させ、Ｎ値全ての値を取り終えると、また初めからカウントを開始する。

第一から第Ｎまでの各セレクタ２３−ｋ（１≦ｋ≦Ｎ）は、例えば１からＮまでの番号が割り当てカウント値として設定され、カウント信号ＸＣの値と割り当てカウント値とが一致したときにはピーク信号ＸＰを出力し、一致しないときには固定値（例えばゼロ）を出力する。これにより、ピークカウンタ２２がカウントする度に、ピーク信号ＸＰを選択するセレクタは順次切り替わる。

第一から第Ｎまでの各フィルタ２４−ｋ（１≦ｋ≦Ｎ）は同一特性を有し、セレクタ２３−ｋ（１≦ｋ≦Ｎ）から入力される信号ＸＳｋ（１≦ｋ≦Ｎ）に対して、帯域外ノイズを抑圧し、信号ＸＦｋ（１≦ｋ≦Ｎ）として出力する。
結合器２５は、各フィルタ２４−ｋ（１≦ｋ≦Ｎ）から、Ｎ個の信号ＸＦｋ（１≦ｋ≦Ｎ）を入力し、Ｎ個の信号ＸＦｋ（１≦ｋ≦Ｎ）のうちで最も大きい信号を選択し、これを信号ＸＭとして出力する。

遅延器２６は、入力信号ＸＩが入力され、所定時間だけ入力信号ＸＩを遅延させて信号ＸＤとして出力する。遅延器２６の遅延時間は、ある時点の入力信号ＸＩが、結合器２５の出力である信号ＸＭとして出力されるまでの所要時間相当に設定される。
乗算器２７は、遅延器２６からの信号ＸＤと結合器２５からの信号ＸＭとが入力され、前記（３）式の演算を行い、閾値ＴＨまでクレストファクタが低減された演算結果を、クレストファクタ低減回路２０の出力信号ＸＯとして出力する。

ここで、閾値ＴＨを跨いで上回る入力信号ＸＩが連続して発生しても、生成されるピーク信号ＸＰは、ピークカウンタ２２とＮ個のセレクタ２３−ｋ（１≦ｋ≦Ｎ）とによって別々のフィルタ２４−ｋ（１≦ｋ≦Ｎ）に振り分けられる。そのため、上記第１実施形態と同様に、ピーク信号ＸＰどうしの干渉はなく、個別のセレクタにより個別にフィルタリングされる。その結果、従来のクレストファクタ低減回路１により生成される信号ＸＦと比べて、第２実施形態におけるクレストファクタ低減回路２０で生成される信号ＸＭは抑圧成分が重なり合って増大することはなく、そのため、ＥＶＭの瞬間的な劣化を抑制することができる。

なお、この第２実施形態においては、フィルタ２４−ｋ（１≦ｋ≦Ｎ）の入力側にセレクタ２３−ｋ（１≦ｋ≦Ｎ）を設けピークカウンタ２２のカウント信号ＸＣで、フィルタ２４−ｋ（１≦ｋ≦Ｎ）を切り替える場合について説明したが、第２実施形態においても、第１実施形態で説明したように、セレクタ２３−ｋ（１≦ｋ≦Ｎ）の代わりにフィルタのフィルタ係数やフィルタのパワーダウン制御等をピークカウンタ２２のカウント信号ＸＣに応じて制御しても、同等の作用効果を得ることができる。

また、結合器２５や乗算器２７により生じる帯域外ノイズを抑圧するために、結合器２５の出力側や乗算器２７の出力側にさらにフィルタを追加し、信号ＸＭや出力信号ＸＯに含まれる帯域外ノイズを抑圧することも可能である。
また、セレクタ２３−ｋ（１≦ｋ≦Ｎ）では、固定値として「０」を用いる場合について説明したが、これに限るものではなく、任意の基準値であればよい。この場合も、上記第１実施形態で説明したように、前記（１）式、（３）式に対して補正を行えばよい。
また、ピークカウンタ２２は、ゼロから正の値への切り替わりをカウントしたが、正からゼロの値への切り替わりをカウントしてもよい。

＜クレストファクタ低減回路における処理手順＞
次に、上記第１、第２実施形態におけるクレストファクタ低減回路１０、２０における処理手順の一例を、図５に示すフローチャートにしたがって説明する。
なお、第１実施形態におけるクレストファクタ低減回路１０は、第２実施形態におけるクレストファクタ低減回路２０において、Ｎ＝２である場合の回路であるため、ここでは、第２実施形態におけるクレストファクタ低減回路２０での処理手順について説明する。

クレストファクタ低減回路２０では、入力信号ＸＩが入力されると、入力信号ＸＩとクレストファクタの上限を定める閾値ＴＨとから、前記（１）式にしたがってピーク信号ＸＰを生成する。（ステップＳ１）。
ステップＳ１の次に、ピーク信号ＸＰがゼロから正の値に切り替わるかどうかを確認する（ステップＳ２）。ピーク信号ＸＰがゼロから正の値に切り替わるときには、ステップＳ２からステップＳ３に移行し、Ｎ値を上限としてカウントするピークカウンタ２２は、ピーク信号ＸＰのゼロから正の値への切り替わりをカウントし、カウント信号ＸＣとして出力する。一方、ピーク信号ＸＰがゼロから正の値に切り替わらないときはピークカウンタ２２はカウントしない。

ステップＳ２又はステップＳ３の次に、ピークカウンタ２２のカウント信号ＸＣに対応した、それぞれ異なる割り当てカウント値が設定されたＮ個のセレクタ２３−ｋ（１≦ｋ≦Ｎ）のそれぞれでは、割り当てカウント値とカウント信号ＸＣとが一致する場合、そのセレクタはピーク信号ＸＰを選択し、ピーク信号ＸＰをセレクタ信号ＸＳｋ（１≦ｋ≦Ｎ）として出力する（ステップＳ４、Ｓ５）。

一方、セレクタ２３−ｋ（１≦ｋ≦Ｎ）に設定された割り当てカウント値とカウント信号ＸＣとが一致しない場合、そのセレクタは固定値（ゼロ）を選択し、セレクタ信号ＸＳｋ（１≦ｋ≦Ｎ）として出力する。（ステップＳ４、Ｓ６）。
ステップＳ５又はステップＳ６の次に、セレクタ信号ＸＳｋ（１≦ｋ≦Ｎ）は、Ｎ個のセレクタ２３−ｋ（１≦ｋ≦Ｎ）それぞれに対応して設けられたＮ個のフィルタ２４−ｋ（１≦ｋ≦Ｎ）でそれぞれフィルタリングされて帯域外ノイズが抑圧され、信号ＸＦｋ（１≦ｋ≦Ｎ）として出力される（ステップＳ７）。

ステップＳ７の次に、結合器２５ではＮ個の信号ＸＦｋの大小比較を行い、最も大きい値を信号ＸＭとして出力する（ステップＳ８）。
ステップＳ８に続いて最後に、入力信号ＸＩは遅延器２６により、信号ＸＭとタイミングが一致するように遅延されて信号ＸＤとなり、乗算器２７で前記（３）式の演算が行われ、閾値ＴＨまでクレストファクタが抑圧された出力信号ＸＯが出力される（ステップＳ９）。

なお、クレストファクタ低減回路２０は、上記のフローチャートを実行するように、ＣＰＵ等を有するコンピュータによって構成されてもよい。この場合、クレストファクタ低減回路２０は、プログラムを読み込むことによって、ピーク検出器２１、フィルタ２４−ｋ（１≦ｋ≦Ｎ）、遅延器２６、乗算器２７、ピークカウンタ２２、セレクタ２３−ｋ（１≦ｋ≦Ｎ）、結合器２５として機能する。さらに、ピーク検出器２１、フィルタ２４−ｋ（１≦ｋ≦Ｎ）、遅延器２６、乗算器２７、ピークカウンタ２２、セレクタ２３−ｋ（１≦ｋ≦Ｎ）、結合器２５のいずれかを回路によって構成し、残りをプログラムによって機能させることで、回路とコンピュータとを含んでクレストファクタ低減回路２０を構成してもよい。

なお、上記実施形態においては、ピークカウンタのカウント値とフィルタとを一対一に対応付け、ピークカウンタのカウント値に応じてピーク信号をフィルタリングするフィルタを切り替える場合について説明したが、これに限るものではない。例えば、カウント値が偶数の場合と、奇数の場合とで、２つのフィルタを切り替えるように構成してもよく、或いは、カウント値をフィルタの数で割り算した余りに応じて、複数のフィルタを切り替えるようにしてもよい。

また、ピークカウンタを設けずに、例えば、ピーク信号の立ち上がり或いは立ち下がりを検出する毎に、出力先のフィルタを順に切り替えるように構成してもよい。また、連続してピークが生じるときにのみ、フィルタを切り替えればよいため、例えば、ピーク信号の立ち上がり又は立ち下がりの間隔が予め設定した閾値よりも大きいときにはフィルタを切り替えずに継続して同一のフィルタにピーク信号を出力し、閾値以下のときにのみフィルタを切り替えるように構成してもよい。
なお、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。

１０、２０ クレストファクタ低減回路
１１、２１ ピーク検出器
１２、２２ ピークカウンタ
１３ 第一セレクタ
１４ 第二セレクタ
１５ 第一フィルタ
１６ 第二フィルタ
１７、２５ 結合器
１８、２６ 遅延器
１９、２７ 乗算器
２３−ｋ（１≦ｋ≦Ｎ） セレクタ
２４−ｋ（１≦ｋ≦Ｎ） フィルタ

Claims (8)

1. 入力信号と閾値とをもとに前記入力信号のピークを表すピーク信号を生成するピーク検出器と、
   同一特性を有する複数のフィルタと、
   前記ピークの発生状況に応じて出力先を切り替えて前記複数のフィルタのうちのいずれかに前記ピーク信号を出力する切り替え制御部と、
   前記複数のフィルタから出力されるフィルタリング後の前記ピーク信号のうち、最も値の大きい信号を結合信号として出力する結合器と、
   前記入力信号を所定時間遅延させる遅延器と、
   前記遅延器で遅延させた信号と前記結合信号とをもとに前記入力信号のクレストファクタを低減する演算を行う乗算器と、を備えることを特徴とするクレストファクタ低減回路。
2. 前記切り替え制御部は、
   前記ピーク信号に基づき前記ピークの数をカウントするピークカウンタを有し、
   前記ピークカウンタのカウンタ値に応じて前記ピーク信号の出力先のフィルタを切り替える請求項１記載のクレストファクタ低減回路。
3. 前記ピーク信号は、前記入力信号が前記閾値以下のとき予め設定した固定値となり、前記入力信号が前記閾値より大きいとき前記入力信号に応じた値となる信号であって、
   前記ピークカウンタは、前記ピーク信号の立ち上がりまたは立ち下がりのタイミングをカウントする請求項２記載のクレストファクタ低減回路。
4. 前記切り替え制御部は、
   前記複数のフィルタそれぞれに対応して設けられたセレクタを有し、
   前記セレクタは、前記ピークカウンタのカウンタ値が、前記複数のフィルタ毎に異なる値に設定された所定値であるとき、当該セレクタに対応付けられたフィルタに前記ピーク信号を出力し、前記所定値でない場合には予め設定した固定値を表す信号を出力する請求項２又は請求項３記載のクレストファクタ低減回路。
5. 前記複数のフィルタは入力されるパワーダウン制御信号に応じてパワーアップ状態又はパワーダウン状態に切り替わり、
   前記切り替え制御部は、
   前記ピークカウンタのカウンタ値が、前記複数のフィルタ毎に異なる値に設定された所定値であるとき、当該所定値に対応付けられたフィルタに、当該フィルタをパワーアップ状態とするパワーダウン制御信号を出力し、
   前記所定値でないとき、パワーダウン状態とするパワーダウン制御信号を出力する請求項２又は請求項３記載のクレストファクタ低減回路。
6. 前記複数のフィルタは入力されるフィルタ係数制御信号に応じてフィルタ係数が切り替わり、
   前記切り替え制御部は、
   前記ピークカウンタのカウンタ値が、前記複数のフィルタ毎に異なる値に設定された所定値であるとき、当該所定値に対応付けられたフィルタに、当該フィルタのフィルタ係数を所定の帯域を制限する係数値とするフィルタ係数制御信号を出力し、
   前記所定値でないとき、予め設定した固定値を出力する係数値とするフィルタ係数制御信号を出力する請求項２又は請求項３記載のクレストファクタ低減回路。
7. 前記結合器の後段または前記乗算器の後段の少なくとも一方にさらにフィルタを備える請求項１から請求項６のいずれか１項に記載のクレストファクタ低減回路。
8. 入力信号と閾値とをもとに前記入力信号のピークを表すピーク信号を生成し、
   前記ピークの発生状況に応じて出力先を切り替えて、複数のフィルタのうちのいずれかに前記ピーク信号を出力し、
   前記複数のフィルタから出力されるフィルタリング後のピーク信号のうち、最も値の大きい信号を結合信号とし、当該結合信号と前記入力信号を所定時間遅延させた信号とをもとに前記入力信号のクレストファクタを低減する演算を行うクレストファクタの低減方法。

Images