JP2014140139A - 信号増幅回路 - Google Patents

信号増幅回路 Download PDF

Info

Publication number
JP2014140139A
JP2014140139A JP2013008737A JP2013008737A JP2014140139A JP 2014140139 A JP2014140139 A JP 2014140139A JP 2013008737 A JP2013008737 A JP 2013008737A JP 2013008737 A JP2013008737 A JP 2013008737A JP 2014140139 A JP2014140139 A JP 2014140139A
Authority
JP
Japan
Prior art keywords
signal
coefficient
distortion
amplitude
maximum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013008737A
Other languages
English (en)
Inventor
Ken Taiseiji
健 大聖寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2013008737A priority Critical patent/JP2014140139A/ja
Publication of JP2014140139A publication Critical patent/JP2014140139A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】出力信号の最大出力と最大の歪みを独立して制御する。
【解決手段】信号増幅装置1において、スライサ50の信号制限レベルはパワー制限データPLIMTに基づいて設定される。また、最大振幅の入力信号Vinが供給された場合に第1信号Vxの振幅が信号制限レベルと一致するように設定されたアンプ40のゲインを第1係数αとして生成され、入力信号Vinの振幅が信号制限レベルと一致する場合に、歪設定データTHDが指定する最大の歪みとなるように設定されたアンプ40のゲインを第2係数βとして生成され、アンプ40のゲインをα・βに設定する。
【選択図】図1

Description

本発明は、外部から出力信号の最大出力と出力信号が最大出力時の歪みの最大値とを設定可能な信号増幅回路に関する。
増幅器の性能を表す指標の一つとして歪みがある。出力信号に含まれる歪みが大きいと、スピーカーから放音される音が聞きづらくなり、音質が低下する。このため、増幅器の出力信号に含まれる歪みを検出し、増幅器に供給される入力信号の振幅を調整する技術が知られている(例えば、特許文献1参照)。
特開2010−200216号公報
ところで、増幅器の性能としては、出力信号の最大出力における歪みの大きさが規定されることが多い。
しかしながら、従来の技術では、出力信号の最大出力とは無関係に歪みが制御されており、外部から出力信号の最大出力及び歪みを可変に設定することはできなかった。
本発明は、上述した事情に鑑みてなされたものであり、外部から出力信号の最大出力と歪みの最大値とを設定可能な信号増幅回路を提供することを解決課題の一つとする。
以上の課題を解決するために本発明に係る信号増幅装置は、入力信号を増幅して出力信号を生成し、前記出力信号に許容される最大の歪みを指定する歪設定情報と、前記出力信号の最大出力を指定するパワー制限情報とが供給されるものであって、前記入力信号の振幅を調整した第1信号を出力するゲイン調整部と、前記パワー制限情報と前記歪設定情報とに基づいて、前記ゲイン調整部のゲインを設定する第1設定部と、前記第1信号の振幅を制限して第2信号を出力する振幅制限部と、前記パワー制限情報の示す前記出力信号の最大出力となるように、前記振幅制限部において前記第1信号の振幅を制限する信号制限レベルを設定する第2設定部と、前記第2信号に基づいて前記出力信号を生成する出力部とを備え、前記第1設定部は、前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第1信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを第1係数として生成する第1係数生成部と、 前記歪設定情報に基づいて、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを第2係数として生成する第2係数生成部とを備え、前記ゲイン調整部のゲインを前記第1係数と前記第2係数との積となるように設定することを特徴とする。
この発明によれば、振幅制限部の信号制限レベルは、パワー制限情報の示す出力信号の最大出力となるように設定される。その一方、ゲイン調整部のゲインは、第1係数と第2係数との積で定まり、第1係数は、最大振幅の入力信号が供給された場合に第1信号の振幅が信号制限レベルと一致するように設定され、第2係数は、入力信号の振幅が信号制限レベルと一致する場合に、歪設定情報で指定される最大の歪みとなるように設定される。このため、出力信号に許容される最大の歪みを指定する歪設定情報と、出力信号の最大出力を指定するパワー制限情報とを信号増幅装置に供給することによって、歪みと最大出力とを独立して制御することが可能となる。
なお、第1係数生成部と第2係数生成部とは、CPUが所定の演算を実行することによって、第1係数と第2係数とを生成してもよい。
上述した発明の態様において、前記第1係数生成部は、前記パワー制限情報の示す前記出力信号の最大出力と、前記第1係数とを対応づけて記憶した第1記憶部を備え、前記第1記憶部を参照して、前記パワー制限情報に対応する前記第1係数を読み出し、前記第2係数生成部は、前記歪設定情報で指定される最大の歪みと、前記第2係数とを対応づけて記憶した第2記憶部を備え、前記第2記憶部を参照して、前記歪設定情報に対応する前記第2係数を読み出すことが好ましい。この発明によれば、演算によらず第1係数と第2係数とを生成するので、構成を簡素化することができる。
上述した発明の態様において、前記第1係数生成部は、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第1信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを前記第1係数として生成し、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第1係数を「1」とし、前記第2係数生成部は、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを前記第2係数とし、前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第2係数を「1」とすることが好ましい。
この発明の態様によれば、歪設定情報は、出力信号に許容される最大の歪みの大きさを指定するだけでなく、出力信号に許容される歪みを自動的に制御しないことを指定できるので、構成を簡素化できるといった利点がある。すなわち、出力信号に含まれる最大の歪みを制御しない場合には、第1係数「1」とし、第2係数を「1」とするので、ゲイン調整部のゲインは「1」となり、パワー制限情報によって指定される振幅制限部の信号制限レベルとゲイン調整部のゲインと連動しないことになる。
本発明の実施形態に係る信号増幅装置の構成を示すブロック図である。 第1テーブルの記憶内容を示す説明図である。 第2テーブルの記憶内容を示す説明図である。 信号増幅装置の各部の波形を示す波形図である。
<1.実施形態>
以下、図面を参照しつつ、本発明に係る実施形態を説明する。図1は、本発明の実施形態に係る信号増幅装置1の主要構成を示すブロック図である。この信号増幅装置1は、入力信号Vinを増幅して出力信号Voutを生成し、出力信号Voutをスピーカー2に供給する。信号増幅装置1は、外部から供給されるパワー制限データPLIMT及び歪設定データTHDに基づいて、出力信号Voutの最大出力と出力信号Voutに含まれる歪みの最大値とを設定可能になっている。
パワー制限データPLIMTは、出力信号Voutの最大出力を指定する。歪設定データTHDは、出力信号Voutに含まれる歪みの制御方法について指定する。具体的には、出力信号Voutに含まれる歪みの最大値を制御するか否かを指定すると共に、制御する場合に出力信号Voutに含まれる歪みの最大値を指定する。歪設定データTHDは、例えば、3ビットで表され、THD=[000]で出力信号Voutに含まれる歪みの最大値を制御しないことを示す。また、THD=[001]〜[111]で出力信号Voutに含まれる歪みの最大値を制御することを示し、且つ7段階の歪みの最大値を指定する。
信号増幅装置1は、第1テーブル10、第2テーブル20、乗算器30、アンプ40、スライサ50、及びD級増幅回路60を備え、外部機器であるスピーカー2と接続されている。アンプ40は、入力信号Vinの振幅を第2制御データC2に基づいて調整し第1信号Vxを出力するゲイン調整部として機能する。また、スライサ50は、第1制御データC1に基づいて第1信号Vxの振幅を制限して第2信号Vyを出力する振幅制限部として機能する。
図2に第1テーブル10の記憶内容を示す。第1テーブル10には、パワー制限データPLIMTの示す出力信号Voutの最大出力と、スライサ50の信号制限レベルを指定する第1制御データC1、及び第1係数αが対応付けられて記憶されている。そして、パワー制限データPLIMTの値に応じて第1制御データC1が読み出されスライサ50に供給される。また、パワー制限データPLIMTと歪設定データTHDとの値に応じて第1係数αが読み出され、乗算器30に供給される。
ここで、第1係数αは、パワー制限データPLIMTの示す出力信号Voutの最大出力において、無歪みとなるアンプ40のゲインGの値を示している。信号増幅装置1における歪みは、出力信号Voutが最大出力を超えないようにスライサ50において信号制限レベルにて振幅を制限する(振幅をクリップする)ことによって発生する。無歪みとなるようにアンプ40のゲインGが設定されると、第1信号Vxはスライサ50においてクリップされない。
したがって、第1係数αは、最大振幅の入力信号Vinが供給された場合に、第1信号Vxの最大レベルと最小レベルとが、スライサ50の信号制限レベルと一致するように設定されたアンプ40のゲインGを示している。
第1テーブル10は、第1係数αを生成する第1係数生成部として機能する。例えば、パワー制限データPLIMTが最大出力を0.5Wに指定した場合、第1制御データC1の値は「2」となり、パワー制限データPLIMTがOFFを指定した場合、第1制御データC1の値は「0」となる。スライサ50は第1制御データC1が大きくなる程、信号制限レベルが大きくなる。第1制御データC1の値が「0」の場合は、ミュートの状態であり、出力信号Voutが無くなることを意味する。
また、歪設定データTHDが[000]の場合は、上述したように出力信号Voutに含まれる歪みの最大値を制御しないことを指定する。このため、パワー制限データPLIMTの示す最大出力の大きさとは無関係に、第1テーブル10から第1係数αとして「1」が読み出される。一方、歪設定データTHDが[000]以外の場合には、第1テーブル10からパワー制限データPLIMTの示す最大出力の大きさに応じた第1係数αが読み出される。例えば、パワー制限データPLIMTの示す最大出力が0.5Wであれば第1係数αとして「0.02」が読み出され、パワー制限データPLIMTの示す最大出力が30Wであれば第1係数αとして「0.96」が読み出される。
図3に第2テーブル20の記憶内容を示す。第2テーブル20には、歪設定データTHDと第2係数βとが対応付けられて記憶されている。ここで、第2係数βは、入力信号Vinの振幅がスライサ50の信号制限レベルと一致する場合に、歪設定データTHDで指定される最大の歪みとなるように設定されたアンプ40のゲインGとなる。第2テーブル20は、第2係数βを生成する第2係数生成部として機能する。
乗算器30は第1テーブル10から出力される第1係数αと第2テーブル20から出力される第2係数βとを乗算して第2制御データC2を生成する。第2制御データC2は「α・β」を示し、アンプ40に供給される。
アンプ40は第2制御データC2によって定められるゲインG(=α・β)で入力信号Vinを増幅し、第1信号Vxを出力する。第1信号Vxは、Vx=α・β・Vinとなる。
スライサ50は、第1テーブル10から出力される第1制御データC1に従って、第1信号Vxの振幅を制限した第2信号Vyを生成する。D級増幅回路60は、第2信号VyをD級増幅して出力信号Voutを生成し、スピーカー2に出力する。
このように本実施形態において、第1テーブル10、第2テーブル20及び乗算器30は、パワー制限データPLIMTと歪設定データTHDとに基づいて、アンプ40のゲインGを設定する第1設定部として機能し、さらに、第1テーブル10は、パワー制限データPLIMT基づいて、出力信号Voutの最大出力を制限するスライサ50の信号制限レベルを設定する第2設定部として機能する。
次に、図4を参照して、信号増幅装置1の動作について説明する。まず、入力信号Vinがダイナミックレンジで規定される最小レベルVminと最大レベルVmaxとで振れる場合を想定する。この場合、パワー制限データPLIMTによって指定される出力信号Voutの最大出力に対応するスライサ50の信号制限レベルがSmaxとSminであるとすれば、第1係数αは、図4に示すようにα=Smax/Vmaxとなる。仮に、歪みを0%とすれば、アンプ40のゲインGをα=Smax/Vmaxに設定する必要がある。この場合、第2係数βは「1」となる。
歪設定データTHDによって出力信号Voutに許容される歪みの最大値が指定されると、スライサ50によってアンプ40から出力される第1信号Vxの振幅が制限されることになる。この結果、図4に示すように、第1信号Vxの振幅は、信号制限レベルSmin及びSmaxを超える。換言すれば、歪設定データTHDで指定される歪みに応じた大きさまで、入力信号Vinをアンプ40で増幅して第1信号Vxを生成し、これをパワー制限データPLIMTで指定される信号制限レベルで振幅を制限して第2信号Vyを生成している。
このように本実施形態によれば、パワー制限データPLIMTに応じて第1制御データC1を生成し、第1制御データC1よってスライサ50の信号制限レベルを設定するとともに、設定された信号制限レベルで第1信号Vxがクリップされたとしても、出力信号Voutの歪みの大きさが歪設定データTHDで指定する歪みの大きさとなるように、アンプ40のゲインGを設定したので、外部から出力信号Voutの最大出力と歪みの大きさを容易に制御することが可能となる。
また、アンプ40のゲインGを第1係数αと第2係数βとの積で決定したので、スライサ50の信号制限レベルと連動した第1信号Vxの振幅の調整が容易となる。即ち、第1係数αによって、入力信号Vinの振幅をスライサ50の信号制限レベルでクリップされない境界まで調整し、さらに、第2係数βによって許容される歪みまで入力信号Vinを増幅して第1信号Vxを生成し、スライサ50で歪みを発生させるようにしたので、一定の歪みを許容しつつ、出力信号Voutの最大出力を制御することができる。
さらに、歪設定データTHDは、出力信号Voutに許容される最大の歪みの大きさを指定するだけでなく、THD=[000]で歪みを自動的に制御しないことを指定できるので、構成を簡素化できるといった利点がある。より具体的には、第1テーブル10は、歪設定データTHDがTHD=[000]であるか否かによって第1係数αを切り替えて出力し、THD=[000]の場合は第1係数αが「1」となる。また、THD=[000]の場合、第2テーブル20から出力される第2係数βが「1」となる。このため、アンプ40のゲインGは「1」となり、許容される歪みの大きさに応じた入力信号Vinの振幅の調整は実行されないことになる。このように、第1係数αと第2係数βとをともに「1」に設定することによって、自動的に歪みの大きさに応じて振幅を調整する場合と共通の構成を用いて歪みを自動的に制御しないようにできる。
<2.変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、上述した実施形態と各変形例は適宜組み合わせてもよいことは勿論である。
(1)上述した実施形態では、入力信号Vinはアナログ信号として供給され、アンプ40及びスライサ50は、アナログ回路として説明したが、本発明はこれに限定されるものではなく、入力信号Vinがデジタル信号として供給されてもよい。この場合、アンプ40及びスライサ50をソフトウエアやデジタル回路で構成してもよい。例えば、アンプ40を乗算回路で構成し、スライサ50をコンパレータなどで構成してもよい。
(2)上述した実施形態では、第1テーブル10、第2テーブル20、及び乗算器30を用いて、第1制御データC1及び第2制御データC2を生成したが、本発明はこれに限定されるものではなく、CPUがソフトウエアを実行することによって、これを実現してもよい。この場合、パワー制限データPLIMT及び歪設定データTHDは、所定のレジスタにセットされ、CPUがこれを参照することによって、ソフトウエアを実行してもよい。
(3)上述した実施形態では、第2信号Vyに基づいて出力信号Voutを生成する出力部としてD級増幅回路60を例示したが、本発明はこれに限定されるものではなく、D級増幅回路60の替わりに他の増幅回路やバッファを出力部として用いてもよい。
1……信号増幅装置、2……スピーカー、10……第1テーブル、20……第2テーブル、30……乗算器、40……アンプ、50……スライサ、60……D級増幅回路、THD……歪設定データ、PLIMT……パワー制限データ、α……第1係数、β……第2係数、Vx……第1信号、Vy……第2信号、C1……第1制御データ、C2……第2制御データ、Vin……入力信号、Vout……出力信号。

Claims (3)

  1. 入力信号を増幅して出力信号を生成し、前記出力信号に許容される最大の歪みを指定する歪設定情報と、前記出力信号の最大出力を指定するパワー制限情報とが供給される信号増幅装置であって、
    前記入力信号の振幅を調整した第1信号を出力するゲイン調整部と、
    前記パワー制限情報と前記歪設定情報とに基づいて、前記ゲイン調整部のゲインを設定する第1設定部と、
    前記第1信号の振幅を制限して第2信号を出力する振幅制限部と、
    前記パワー制限情報の示す前記出力信号の最大出力となるように、前記振幅制限部において前記第1信号の振幅を制限する信号制限レベルを設定する第2設定部と、
    前記第2信号に基づいて前記出力信号を生成する出力部とを備え、
    前記第1設定部は、
    前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第1信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを第1係数として生成する第1係数生成部と、
    前記歪設定情報に基づいて、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを第2係数として生成する第2係数生成部とを備え、
    前記ゲイン調整部のゲインを前記第1係数と前記第2係数との積となるように設定する、
    ことを特徴とする信号増幅装置。
  2. 前記第1係数生成部は、前記パワー制限情報の示す前記出力信号の最大出力と、前記第1係数とを対応づけて記憶した第1記憶部を備え、前記第1記憶部を参照して、前記パワー制限情報に対応する前記第1係数を読み出し、
    前記第2係数生成部は、前記歪設定情報で指定される最大の歪みと、前記第2係数とを対応づけて記憶した第2記憶部を備え、前記第2記憶部を参照して、前記歪設定情報に対応する前記第2係数を読み出す、
    ことを特徴とする請求項1に記載の信号増幅装置。
  3. 前記第1係数生成部は、
    前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記パワー制限情報に基づいて、最大振幅の前記入力信号が供給された場合に前記第1信号の振幅が前記振幅制限部の信号制限レベルと一致するように設定された前記ゲイン調整部のゲインを前記第1係数として生成し、
    前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第1係数を「1」とし、
    前記第2係数生成部は、
    前記歪設定情報が前記出力信号に含まれる最大の歪みを制御することを示す場合、前記入力信号の振幅が前記振幅制限部の信号制限レベルと一致する場合に、前記歪設定情報で指定される最大の歪みとなるように設定された前記ゲイン調整部のゲインを前記第2係数とし、
    前記歪設定情報が前記出力信号に含まれる最大の歪みを制御しないことを示す場合、前記第2係数を「1」とする、
    ことを特徴とする請求項1に記載の信号増幅装置。
JP2013008737A 2013-01-21 2013-01-21 信号増幅回路 Pending JP2014140139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013008737A JP2014140139A (ja) 2013-01-21 2013-01-21 信号増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013008737A JP2014140139A (ja) 2013-01-21 2013-01-21 信号増幅回路

Publications (1)

Publication Number Publication Date
JP2014140139A true JP2014140139A (ja) 2014-07-31

Family

ID=51416635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013008737A Pending JP2014140139A (ja) 2013-01-21 2013-01-21 信号増幅回路

Country Status (1)

Country Link
JP (1) JP2014140139A (ja)

Similar Documents

Publication Publication Date Title
US6173063B1 (en) Output regulator for feedback reduction in hearing aids
US9014397B2 (en) Signal processing device and signal processing method
JP2013098691A (ja) 音量調整回路
KR20100134620A (ko) 오디오 재생을 위한 전력 소모를 저감시키는 시스템 및 방법
ATE542293T1 (de) Dynamische verstärkung von audiosignalen
US20120230520A1 (en) Method and apparatus for outputting audio signal
KR20070027235A (ko) D급 앰프에서 오디오 볼륨 제어 장치 및 그 방법
JP2009021843A (ja) 音響信号処理装置及び音響信号処理方法
JP4862820B2 (ja) 音響信号増幅装置
JP6817567B2 (ja) デジタルアンプ
CN102026061B (zh) 音频处理装置和方法
JP2014140139A (ja) 信号増幅回路
US10978998B2 (en) Amplifying device and controlling method therefor
US11101779B2 (en) Amplifying device
JP2012147179A (ja) 低音増強装置、低音増強方法及びコンピュータプログラム
US20150207471A1 (en) Amplifier arrangement with limiting module
KR20080001366A (ko) 이퀄라이저의 이득 조정 장치
JP2015226285A (ja) 音声信号処理装置およびそのプログラム
WO2019008627A1 (ja) 増幅装置、音響処理装置およびd級増幅回路の制御方法
JP5233792B2 (ja) 増幅回路
JP5252137B1 (ja) 超音波スピーカシステム
JP2012209612A (ja) オーディオアンプ装置
JP2009200777A (ja) オーディオ信号の利得制御装置および利得制御方法
JP2018207318A (ja) 音声処理装置およびその制御方法、プログラム並びに記憶媒体
JP4259975B2 (ja) オーディオ回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150410