JP4449640B2 - インバータ装置 - Google Patents

Description

本発明は、半導体電力変換装置にかかり、特に信頼性を高めたインバータ装置に関する。

一般に、インバータ装置のインバータ部の主回路には、ＭＯＳＦＥＴ、ＩＧＢＴといったパワー半導体素子が用いられ、４２Ｖ〜６００Ｖの主回路電圧が印加されている。また、このパワー半導体素子の駆動・保護を行う駆動回路は、ＭＯＳＦＥＴやＩＧＢＴのソース端子やエミッタ端子のパワーグランド電位を基準として、それぞれ独立に、絶縁した駆動電源が供給されている。一方、このパワー半導体素子を外部指令に基づいて、オン・オフ制御する制御回路部の出力信号は、シグナルグランド電位が基準となっている。

この制御回路の出力信号は、パワーグランド電位（ＭＯＳＦＥＴやＩＧＢＴのソース電位やエミッタ電位）を基準としたパワー半導体素子の駆動回路に入力する必要があるため、信号を絶縁する必要がある。この絶縁を確保しながら信号を伝送する手段、すなわち絶縁信号伝送手段には、フォトカプラやデジタルリンクなどの光絶縁方式が広く知られている。例えば、特許文献１にはフォトカプラを用いたものが開示されている。

フォトカプラを用いた場合は、パワー半導体素子のスイッチング時に発生する主回路電圧の時間変化率（ｄｖ／ｄｔ）によって、フォトカプラの１次側と２次側との間に存在する浮遊容量に変位電流が流れ、その電流が駆動回路に侵入し、誤動作を引き起こす可能性があったので、フォトカプラは、コモン・モード除去比（ＣＭＲＲ）が高く、ｄｖ／ｄｔ（電圧変化率）耐量が高い特性のものを用いる必要がある。

しかしながら、フォトカプラの２次側すなわち駆動回路の入力信号に発生するノイズをゼロにすることは極めて困難であるため、図３に示すように、駆動回路・保護回路３３の入力部にローパスフィルタ２１を設けてノイズを排除することが従来技術として知られている。

特開平８−２９８７８６号公報（図２、（００１０）段落と（００１１）段落の記載）

インバータ装置、特に自動車用インバータ装置や鉄道用インバータ装置では、小型実装、バッテリー電圧や架線電圧の高電圧化、モータ定格増加に伴う大電流化が進んできている。このようにバッテリー電圧や架線電圧の高電圧化に伴い、主回路直流電圧が高いために、パワー半導体素子のスイッチング時に発生するｄｖ／ｄｔも大きくなり、フォトカプラの２次側、すなわち駆動回路の入力信号に発生するノイズが大きくなる傾向にある。

また、インバータ装置の実装の小型化や、インバータ装置の出力の大電流化に伴い、インバータ装置内部で大きな電流が接近した導体に流れるので、電磁誘導によって、フォトカプラの２次側の入力信号に発生するノイズも大きくなる傾向にある。このノイズを回避するために、駆動回路入力部に設けるローパスフィルタの時定数を大きくして、カットオフ周波数を低い周波数にシフトさせ、ノイズを十分に減衰させる必要がある。しかしながら、ローパスフィルタの時定数が大きくなると、制御回路からの駆動信号の伝播遅延が無視できない大きさになり、モータの制御応答が遅くなる欠点がある。

また、フォトカプラに代表される光絶縁素子は、高温での動作時には、誤動作し易い傾向があることが知られている。この誤動作を防止するために、さらにローパスフィルタの時定数を大きくして、フォトカプラの２次側の入力信号に混入する周期が長い誤動作ノイズを除去する方法があるが、前述したように、制御回路からの信号に対して、信号伝播遅延が大きくなり、モータの制御応答が遅くなる欠点がある。

本発明の目的は、絶縁信号伝送素子に由来する周期が長いノイズを周期が短いｄｖ／ｄｔノイズや誘導ノイズと区別して、高温動作や経年劣化による誤動作を検知できる、信頼性が高いインバータ装置を提供することである。

本発明のインバータ装置は、駆動信号用の絶縁信号伝送素子と駆動回路・保護回路の入力部との間に、絶縁信号伝送素子に由来する周期が長いノイズを周期が短いｄｖ／ｄｔノイズや誘導ノイズと区別して検出し誤動作を回避する、異常信号の判定回路を設けた。

本願発明によれば、絶縁信号伝送素子に由来する周期が長いノイズを、周期が短いｄｖ／ｄｔノイズや誘導ノイズと区別して、高温動作や経年劣化による誤動作を確実に検知できる、信頼性が高いインバータ装置を提供できる。

本発明の実施例を、図面を使用して詳細に説明する。

図１は、本実施例のインバータ装置の１アーム分の回路ブロック図である。図１に示すように、絶縁ゲート型のパワー半導体スイッチング素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）３１の主端子であるコレクタとエミッタとの間に、フリーホイルダイオード３２が逆並列に接続され、インバータ主回路の１アームを形成している。本実施例はＩＧＢＴ３１の制御端子であるゲートにパルス幅変調（ＰＷＭ）した駆動信号を加えて、直流電圧を周波数可変の３相交流電圧に変換して出力するインバータ装置なので、図１では記載を省略しているが、同様なアームを上下に直列接続したものを３組備えたフルブリッジ回路を有し、上下アームの各接続点から３相交流電圧出力を取り出し負荷の誘導電動機あるいは同期電動機などに接続している。

本実施例では、図１に示すように、ＩＧＢＴ３１のエミッタ端子のパワーグランド４１の電位を基準電位とする駆動回路・保護回路３３から、ＩＧＢＴ３１の制御電極であるゲートに出力信号を送り、ＩＧＢＴ３１のスイッチング動作や、保護動作を行う。本実施例の駆動回路・保護回路３３は誘電体分離基板に形成したＩＣであるが、個別の半導体を回路基板に配置し配線した回路装置であってもよい。

駆動回路・保護回路３３の電源は、トランス等によって絶縁された制御電源４６が用いられ、この制御電源４６の電圧は、１０Ｖから３０Ｖ、通常１５Ｖや１２Ｖとなっている。一方、シグナルグランド４２の電位を基準電位とした制御回路３４には、ＣＰＵにＲＡＭ、ＲＯＭ、ＥＰＲＯＭなどを内蔵し、図１では記載を省略した回路基板に搭載されており、この制御回路３４の電源電圧は、駆動回路・保護回路３３の制御電源４６の電圧と異なり、通常５Ｖや３.３Ｖとなっている。

本実施例では、シグナルグランド４２の電位を基準電位とした制御回路３４の出力信号を、基準電位が異なる駆動回路・保護回路３３の入力信号に変換して伝送するために、駆動信号用の絶縁信号伝送素子３５を備えている。また、反対に、パワーグランド４１の電位を基準電位とした駆動回路・保護回路３３が出力するアラーム信号などを、基準電位が異なる制御回路３４の入力信号に変換するために、別の絶縁信号伝送素子３６も備えている。このような絶縁信号伝送素子３５、３６には、パルストランスや、フォトカプラやデジタルリンクなどの光絶縁素子や、静電容量結合素子などを用いることができる。なお、絶縁信号伝送素子３５と絶縁信号伝送素子３６とは、互いに同じ種類の素子であっても、異なる種類の素子であっても良く、信号の伝送速度と要求される絶縁耐圧とを満足するように選択すれば良い。

本実施例では、駆動信号用の絶縁信号伝送素子３５と駆動回路・保護回路３３の入力部との間に異常信号の判定回路１１を設けている点が図３に示した従来技術のインバータ装置と異なる。

本実施例の異常信号の判定回路１１は、ローパスフィルタ２１とバンドパスフィルタ２２とスイッチ２４とを備え、パワーグランド４１の電位を基準電位とする入力信号に発生した異常信号の有無を判定する。このローパスフィルタ２１とバンドパスフィルタ２２とには、制御回路３４から絶縁信号伝送素子３５を経由してＩＧＢＴ３１のゲート駆動信号が入力される。ローパスフィルタ２１の出力は、スイッチ２４を経由して駆動回路・保護回路３３に入力される。また、バンドパスフィルタ２２は、入力信号に含まれる異常信号の周波数成分を駆動信号から分離して出力し、異常信号検知判定部２８に入力する。異常信号検知判定部２８は、異常信号を検知した場合にはスイッチ２４を非導通にして、ローパスフィルタ２１の出力を遮断し、異常信号を検知していない場合には、スイッチ２４を導通にして、ローパスフィルタ２１の出力を通過させる。

異常信号検知判定部２８の異常信号検知出力と駆動回路・保護回路３３が出力する異常信号とをＡＮＤ回路２５に入力し、ＡＮＤ回路２５が出力するアラーム信号が絶縁信号伝送素子３６を経由して制御回路３４に伝達される。本実施例ではこのように複数の異常信号をＡＮＤ回路２５に入力して論理積を出力することにより、不要な運転停止を回避し、インバータ装置の信頼性を高めている。

本実施例のインバータ装置は、ＩＧＢＴ３１を駆動するＰＷＭ信号を発生させる際のキャリアの周波数が１０ＫＨｚであり、ローパスフィルタ２１の遮断周波数（−３ｄＢになる周波数）は、２ＭＨｚである。また、バンドパスフィルタ２２の通過帯域幅の下限周波数（−３ｄＢになる周波数）は、３００ＫＨｚであり、上限周波数（−３ｄＢになる周波数）は、２ＭＨｚである。本実施例ではローパスフィルタ２１の遮断周波数は５００ｎｓから６００ｎｓ程度の周期のｄｖ／ｄｔノイズや電磁誘導ノイズを排除できる周波数に設定した。

本実施例では光絶縁素子に由来するノイズを検出し排除するために、バンドパスフィルタ２２を周期５００ｎｓ〜３μｓのノイズが通過できる帯域に設定した。これは言い換えると、バンドパスフィルタ２２を通過できるパルス幅の最大値は、制御回路の出力信号の最小オンパルス幅または最小オフパルス幅よりも短いパルス幅に設定することでもある。

図２のタイムチャートを用いて本実施例の異常信号の判定回路１１の詳しい動作を説明する。図２の（１）は、制御回路３４が出力したゲート駆動信号が絶縁信号伝送素子３５から出力された信号波形である。この図２の（１）の信号波形には、本来の駆動信号に、ｄｖ／ｄｔノイズや電磁誘導ノイズと、絶縁信号伝送素子３５であるフォトカプラ等の光絶縁素子に由来するノイズとが重畳している。

図２の（２）はローパスフィルタ２１の出力波形である。通常、ｄｖ／ｄｔノイズや電磁誘導ノイズの周期は５００ｎｓから６００ｎｓ程度であり、本実施例のローパスフィルタ２１の出力波形では、このような周期のノイズが、抑制されてロジック回路の閾値電圧より小さくなっている。しかし、光絶縁素子に由来する周期５００ｎｓ〜３μｓのノイズはローパスフィルタ２１を通過している。

図２の（３）は本実施例のバンドパスフィルタ２２の出力信号波形を示す。バンドパスフィルタ２２の出力は、図２の（１）で光絶縁素子から発生するノイズに対応した出力波形になっている。

図２の（４）は本実施例の異常信号の判定回路１１が、駆動回路・保護回路３３に出力する信号の波形を示し、図２の（５）はＩＧＢＴ３１のゲートに加わる信号を示す。

図２の（６）は、バンドパスフィルタ２２の出力から異常信号検知判定部２８が検知し出力する異常信号と駆動回路・保護回路３３が出力する異常信号を入力したＡＮＤ回路２５の出力波形である。なお、説明が前後するが、異常信号検知判定部２８が検知し出力する異常信号はスイッチ２４を非導通にしてローパスフィルタ２１の出力を遮断し、図２の（４）に示すようにゲート駆動信号からノイズを排除し正常化させる。

以上説明したように本実施例によれば、ｄｖ／ｄｔノイズや誘導ノイズと区別して、高温動作や経年劣化による絶縁信号伝送素子の誤動作に由来するノイズを判別し制御回路で異常の発生を早期に検知できるので、自動車用インバータ装置や鉄道用インバータ装置の信頼性をより高めることができる。

本実施例のローパスフィルタ２１、バンドパスフィルタ２２は、アナログフィルタとして構成する場合を説明しており、アナログフィルタとしては、ＲＣフィルタ、ＬＣフィルタ、クリスタルフィルタ、セラミックフィルタ等の素子や、オペアンプ等を用いたアクティブフィルタを用いている。

本実施例において、ローパスフィルタ２１、バンドパスフィルタ２２を、ディジタルフィルタとして構成することも可能である。マイコンや、ＤＳＰ（Digital Signal Processer）を用い、信号処理を行うことで、信号に混入したノイズを除去することが可能である。図１の異常信号の判定回路１１の中に、マイコンや、ＤＳＰを搭載することで、さらに高信頼なインバータ装置を提供することができる。

図４に、本実施例の回路ブロック図を示す。図４では、図１と同じものには、同一の記号を記載し、その説明を省略する。

本実施例の異常信号の判定回路１１は、ローパスフィルタ２１とバンドパスフィルタ２２とバンドエリミネートフィルタ２３とを備えている。本実施例の構成でも、図２で示した実施例１と同様に、ｄｖ／ｄｔノイズや電磁誘導ノイズを、ローパスフィルタ２１で除去し、絶縁信号伝送素子３５に由来するノイズを、バンドパスフィルタ２２で抽出して異常を検知し、絶縁信号伝送素子３６を経由して制御回路３４に伝送する。本実施例では、実施例１のスイッチ２４に代えて、ローパスフィルタ２１の出力を、バンドエリミネートフィルタ２３に通して５００ｎｓ〜３μｓの周期の絶縁信号伝送素子の誤動作に由来するノイズを排除し、ゲート駆動信号を正常化させる。ここで、バンドエリミネートフィルタの排除下限周波数は３００ＫＨｚで、排除上限周波数は２ＭＨｚである。なお、本実施例ではローパスフィルタ２１の出力をバンドパスフィルタ２２に入力して異常の有無を検知しているが、実施例１と同様に、絶縁信号伝送素子３５の出力信号をバンドパスフィルタ２２に入力してもよい。

本実施例によれば、ｄｖ／ｄｔノイズや誘導ノイズと区別して、高温動作や経年劣化による絶縁信号伝送素子の誤動作に由来するノイズを判別し制御回路で異常の発生を早期に検知できるので、自動車用インバータ装置や鉄道用インバータ装置の信頼性をより高めることができる。

図５に、本実施例の回路ブロック図を示す。図５では、図１、図４と同じものには、同一の記号を記載し、その説明を省略する。

本実施例の異常信号の判定回路１１は、ローパスフィルタ２１と、バンドエリミネートフィルタ２３と、差分回路２６とを備えている。なお、差分回路２６は、ローパスフィルタ２１の出力信号波形を所定のロジック信号レベルに整形する、図には示していない波形整形部を備えている。

本実施例では、ローパスフィルタ２１の出力信号と、ＩＧＢＴ３１のゲート電圧の差分を検出し、差分が検出された場合に、高温動作や経年劣化による絶縁信号伝送素子３５の誤動作に由来するノイズ発生していると判定して、異常信号を制御回路３４に伝達する。なお、本実施例では、差分回路２６に入力する信号のロジック信号レベル（例えば、ＴＴＬレベル、ＣＭＯＳレベル）と論理（正論理か負論理）とが同じであるが、異なる信号であっても適宜論理変換すれば本実施例が適用できることは言うまでもない。

図６に、本実施例の回路ブロック図を示す。図６でも、図１、図４、図５と同じものには、同一の記号を記載し、その説明を省略する。

本実施例の異常信号の判定回路１１は、２組の絶縁信号伝送素子３５とローパスフィルタ２１と、差分回路２６を備えている。本実施例では、絶縁信号伝送素子３５と同じ時定数を持つローパスフィルタ２１すなわち、遮断周波数が２ＭＨｚであるローパスフィルタを２組構成し、これらの信号の差分を求めて、実施例１〜３と同様に入力信号に発生する異常信号を判定する。

ここで、２つの絶縁信号伝送素子３５の誤動作や劣化に由来するノイズ波形が全く同じになることは無いので、２組のローパスフィルタ２１の出力信号の差分によって、異常の有無を確実に判定できる。

また、本実施例では、２組のローパスフィルタの出力をＡＮＤ回路２９に入力し、その出力をバンドエリミネートフィルタ２３を経由して駆動回路・保護回路３３に出力している。なお、バンドエリミネートフィルタ２３を省略してＡＮＤ回路２９の出力をそのまま駆動回路・保護回路３３に出力してもよい。

図７に、本実施例の回路ブロック図を示す。図７で、実施例１から実施例４と同じものには、同一の記号を記載し、その説明を省略する。

本実施例では、主電源４８の正極側と、パワーグランド４１の電位との間に、上アームのＩＧＢＴ３１と下アームのＩＧＢＴ３１が、トーテムポール接続され、ハーフブリッジを構成し、図では省略したが、このハーフブリッジ部を複数個備えている。上アームのＩＧＢＴ３１と下アームのＩＧＢＴ３１との接続点には負荷（モータなどの誘導性負荷）３７が接続される。各スイッチング素子の駆動回路・保護回路３３と、制御電源４６とは、上下アーム個別に設けている。上アームのスイッチング素子の駆動回路・保護回路３３には、下アームのパワーグランド４１の電位を基準とした駆動回路・保護回路３３の信号をレベル変換し、上アームのスイッチング素子の駆動回路・保護回路３３の信号レベルに変換するレベルシフト回路を内蔵している。

本実施例のパワーグランド基準の入力信号に発生する異常信号の判定回路１１は、上アーム用と下アーム用の２組の絶縁信号伝送素子３５と同じく２組のローパスフィルタ２１と、同相ノイズ除去回路２７とを備えている。同相ノイズ除去回路２７は、同時導通防止ロジック等により構成している。上アーム側の同相ノイズ除去回路２７には上アーム側のローパスフィルタ２１と下アーム側ローパスフィルタ２１の出力信号がそれぞれ入力され、同相ノイズを除く。２つの絶縁信号伝送素子３５の誤動作や劣化に由来するノイズが全く同一になって、同相ノイズとして現れることはないので、同相ノイズ除去回路２７の出力で、高温動作や経年劣化による絶縁信号伝送素子３５の誤動作に由来するノイズを判定できる。

図８に、本実施例の回路ブロック図を示す。図８で、実施例１から実施例５と同じものには、同一の記号を記載し、その説明を省略する。

本実施例では、実施例２の構成に、ＩＧＢＴ３１のゲート電圧とコレクタ電圧とを検知し異常の有無を検出する回路をさらに備えた。本実施例では、実施例２で説明したことに加えて、さらに、予め設定した試験パルスを制御回路３４で発生させてＩＧＢＴ３１のゲートに入力し、ＩＧＢＴ３１のゲート電圧とコレクタ電圧とから、ＩＧＢＴ３１の異常の有無も検知する。

図９に、本実施例のパルスパターンの一例を示す。パターン１では、ローパスフィルタ２１を通過できないパルス幅、例えば０.５μｓ 以内のパルス幅の信号を入力する。このパターン１では、０.５μｓ 以内のパルスはローパスフィルタ２１を通過できないので、ゲート駆動電圧は０Ｖであり、異常信号が制御回路３４に向けて出力されない。

パターン２は、バンドエリミネートフィルタ２３を通過できないパルス幅、例えば０.５μｓ〜３μｓのパルス幅の信号を入力する。このパターン２では、０.５μｓ 〜３μｓのパルス幅の信号はバンドエリミネートフィルタ２３を通過できないので、ゲート電圧は制御信号の波形になる。一方、０.５μｓ 〜３μｓのパルス幅の信号はバンドパスフィルタ２２を通過できるので、異常信号が制御回路３４に向けて出力される。

パターン３では、３μｓ以上のパルス幅の信号を入力する。このパターン３では、ゲート電圧は制御信号に従った波形を出力し、異常信号は出力しない。

このようにパターン１からパターン３のテスト信号を続けて発生させ、テスト信号パターンと異常信号発生の有無とが図９に示す関係になっているのかどうかを制御回路３４に搭載したＣＰＵで照合して、ＩＧＢＴ３１の正常・異常の判定を行う。

本実施例によれば、高温動作や経年劣化による絶縁信号伝送素子の誤動作を早期に検知可能になることに加えて、ＩＧＢＴの正常・異常の判定もできるので、自動車用インバータや鉄道用インバータの信頼性をより高めることができる。

実施例１の回路ブロック図。 実施例１のタイムチャート。 従来技術の回路ブロック図。 実施例２の回路ブロック図。 実施例３の回路ブロック図。 実施例４の回路ブロック図。 実施例５の回路ブロック図。 実施例６の回路ブロック図。 実施例６のパルスパターンの例の説明図。

符号の説明

１１…異常信号の判定回路、２１…ローパスフィルタ、２２…バンドパスフィルタ、２３…バンドエリミネートフィルタ、２４…スイッチ、２５，２９…ＡＮＤ回路、２６…差分回路、２７…同相ノイズ除去回路、３１…ＩＧＢＴ、３２…フリーホイルダイオード、３３…駆動回路・保護回路、３４…制御回路、３５，３６…絶縁信号伝送素子、４１…パワーグランド、４２…シグナルグランド。

Claims (11)

1. 電圧駆動型の電力半導体スイッチング素子と、該電力半導体スイッチング素子のエミッタ電位或いはソース電位を基準電位として前記電力半導体スイッチング素子の制御電極に駆動信号を与える駆動回路と、シグナルグランド電位を基準電位とした制御回路と、シグナルグランド電位を基準とした該制御回路の出力信号を、スイッチング素子のエミッタ電位或いはソース電位を基準とした前記駆動回路の入力信号に変換する絶縁信号伝送手段とを具備したインバータ装置において、
   前記駆動回路の入力部と、前記絶縁信号伝送手段との間に、異常信号の判定回路を配置し、該異常信号の判定回路が、前記絶縁信号伝送手段を介して入力した信号を入力するローパスフィルタと、前記絶縁信号伝送手段を介して入力した信号を入力するバンドパスフィルタと、スイッチ手段とを備え、前記ローパスフィルタの出力が該スイッチ手段を介して前記駆動回路に接続し、前記スイッチ手段が前記バンドパスフィルタの出力を入力して、導通あるいは非導通になることを特徴とするインバータ装置。
2. 請求項１に記載のインバータ装置において、
   前記異常信号の判定回路が、前記バンドパスフィルタの出力を入力する異常信号検知判定部を備え、該異常信号検知判定部が出力する第１の異常信号と、前記駆動回路が出力する第２の異常信号とを入力し、該第１の異常信号と第２の異常信号との論理積を出力する異常信号出力手段を備えたことを特徴とするインバータ装置。
3. 請求項１に記載のインバータ装置において、
   前記異常信号の判定回路に配置したスイッチ手段に代えて、前記ローパスフィルタの出力を入力するバンドエリミネートフィルタを備えたことを特徴とするインバータ装置。
4. 請求項３に記載のインバータ装置において、
   前記異常信号の判定回路に配置したバンドパスフィルタの入力信号を、前記絶縁信号伝送手段を介して入力する代わりに、前記ローパスフィルタの出力信号を入力することを特徴とするインバータ装置。
5. 請求項４に記載のインバータ装置において、前記絶縁信号伝送手段が光絶縁素子であることを特徴とするインバータ装置。
6. 請求項４に記載のインバータ装置において、
   前記電圧駆動型の電力半導体スイッチング素子の制御電極に与える駆動信号と、電力半導体素子のコレクタ電圧との論理積を、前記第１の異常信号と第２の異常信号との論理積に加えることを特徴とするインバータ装置。
7. 電圧駆動型の電力半導体スイッチング素子と、該電力半導体スイッチング素子のエミッタ電位或いはソース電位を基準電位として前記電力半導体スイッチング素子の制御電極に駆動信号を与える駆動回路と、シグナルグランド電位を基準電位とした制御回路と、シグナルグランド電位を基準とした該制御回路の出力信号を、スイッチング素子のエミッタ電位或いはソース電位を基準とした前記駆動回路の入力信号に変換する絶縁信号伝送手段とを具備したインバータ装置において、
   前記駆動回路の入力部と、前記絶縁信号伝送手段との間に、異常信号の判定回路を配置し、該異常信号の判定回路が、前記絶縁信号伝送手段を介して入力した信号を入力するローパスフィルタと、該ローパスフィルタの出力を入力するバンドエリミネートフィルタと、前記ローパスフィルタの出力と電力半導体スイッチング素子の制御電極に与える駆動信号とを入力し、ローパスフィルタの出力と制御電極に与える駆動信号との差を検出する差分回路とを備え、前記駆動回路には前記バンドエリミネートフィルタの出力が入力され、前記差分回路が出力する第３の異常信号と、前記駆動回路が出力する第２の異常信号とを入力し、該第３の異常信号と第２の異常信号との論理積である第１の論理積を出力する異常信号出力手段を備えたことを特徴とするインバータ装置。
8. 電圧駆動型の電力半導体スイッチング素子と、該電力半導体スイッチング素子のエミッタ電位或いはソース電位を基準電位として前記電力半導体スイッチング素子の制御電極に駆動信号を与える駆動回路と、シグナルグランド電位を基準電位とした制御回路と、シグナルグランド電位を基準とした該制御回路の出力信号を、スイッチング素子のエミッタ電位或いはソース電位を基準とした前記駆動回路の入力信号に変換する第１と第２の絶縁信号伝送手段とを具備したインバータ装置において、
   前記駆動回路の入力部と、前記第１と第２の絶縁信号伝送手段との間に、異常信号の判定回路を配置し、
   前記異常信号の判定回路が、前記第１の絶縁信号伝送手段が出力する信号を入力する第１のローパスフィルタと、前記第２の絶縁信号伝送手段が出力する信号を入力する第２のローパスフィルタと、バンドエリミネートフィルタと、前記第１のローパスフィルタの出力と前記第２のローパスフィルタの出力とを入力し、前記第１のローパスフィルタの出力と前記第２のローパスフィルタの出力との差を検出する差分回路と、該差分回路が出力する第３の異常信号と前記駆動回路が出力する第２の異常信号とを入力し、該第３の異常信号と第２の異常信号との論理積である第１の論理積を出力する異常信号出力手段を備え、前記第１のローパスフィルタの出力と、第２のローパスフィルタの出力との論理積を第２の論理積として前記バンドエリミネートフィルタに入力し、前記駆動回路には前記バンドエリミネートフィルタの出力が入力されることを特徴とするインバータ装置。
9. 請求項８に記載のインバータ装置において、
   前記第１のローパスフィルタの出力と、第２のローパスフィルタの出力との論理積である第２の論理積を、前記バンドエリミネートフィルタを介さずに前記駆動回路に入力することを特徴とするインバータ装置。
10. 上アーム側の第１の電圧駆動型の電力半導体スイッチング素子と下アーム側の第２の電圧駆動型の電力半導体スイッチング素子とを直列接続したハーフブリッジを複数個と、前記電力半導体スイッチング素子のエミッタ電位或いはソース電位を基準電位として前記電力半導体スイッチング素子の制御電極に駆動信号を与える駆動回路と、シグナルグランド電位を基準とした該制御回路の出力信号を、スイッチング素子のエミッタ電位或いはソース電位を基準とした前記駆動回路の入力信号に変換する絶縁信号伝送手段とを具備したインバータ装置において、
    前記駆動回路の入力部と、前記絶縁信号伝送手段との間に、異常信号の判定回路を配置し、該異常信号の判定回路が、上アーム側駆動信号を入力する上アーム側ローパスフィルタと、下アーム側駆動信号を入力する下アーム側ローパスフィルタと、該上アーム側ローパスフィルタの出力信号と下アーム側ローパスフィルタの出力信号とを入力する第１の同相ノイズ除去回路と、該第１の同相ノイズ除去回路の出力信号を入力し、上アーム側の前記駆動回路に出力する第１のバンドエリミネートフィルタと、該下アーム側ローパスフィルタの出力信号と上アーム側ローパスフィルタの出力信号とを入力する第２の同相ノイズ除去回路と、該第２の同相ノイズ除去回路の出力信号を入力し、下アームの前記駆動回路に出力する第２のバンドエリミネートフィルタと、前記第１の同相ノイズ除去回路の出力信号と、第２の同相ノイズ除去回路の出力信号と、上アーム側駆動回路が出力する異常信号と、下アーム側駆動回路が出力する異常信号とを入力し、異常信号を出力する異常信号出力手段とを備えることを特徴としたインバータ装置。
11. 請求項１０に記載のインバータ装置において、前記絶縁信号伝送手段が、光絶縁素子であることを特徴とするインバータ装置。

Images