CN104201194B - 一种具有超低比导通电阻特性的高压功率器件 - Google Patents
一种具有超低比导通电阻特性的高压功率器件 Download PDFInfo
- Publication number
- CN104201194B CN104201194B CN201410424546.XA CN201410424546A CN104201194B CN 104201194 B CN104201194 B CN 104201194B CN 201410424546 A CN201410424546 A CN 201410424546A CN 104201194 B CN104201194 B CN 104201194B
- Authority
- CN
- China
- Prior art keywords
- drift region
- district
- type
- universe
- contact area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 238000009825 accumulation Methods 0.000 abstract description 54
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000008094 contradictory effect Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000011982 device technology Methods 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 description 15
- 230000001413 cellular effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体功率器件技术领域，具体的说是涉及一种具有超低比导通电阻特性的高压功率器件。本发明基于全域积累概念，提出一种超低比导通电阻高压功率器件。该器件漂移区使用低掺杂并在引入跨过整个漂移区的全域薄层介质，设计使得器件关态时器件能承受高电压，开态时形成横跨整个漂移区的积累层，降低比导通电阻，缓解了器件比导通电阻与耐压的矛盾关系。本发明器件耐压时漂移区与栅极同时参与耐压，其较低掺杂保证器件纵向电场接近矩形分布，具有最佳的耐压性能。本发明尤其适用于高压功率器件。
Description
技术领域
本发明属于半导体功率器件技术领域，具体的说是涉及一种具有超低比导通电阻特性的高压功率器件。
背景技术
高压半导体功率器件使用全耗尽漂移区来承担反向高压，功率器件需要较低的漂移区掺杂浓度来实现高耐压。对纵向器件来说，当器件漂移区长度一定时，其掺杂浓度越低，耐压越高，因此介质层漂移区具有最大的关态耐压性能。另一方面，器件开态时漂移区参与导电，其导电载流子浓度等于关态时耗尽施主(N型漂移区)或者受主(P型漂移区)浓度，为降低器件比导通电阻，要求漂移区具有尽可能高的掺杂浓度。因此高压功率器件存在“硅极限”，其比导正比于耐压的2.5次方关系，以指数增加。功率器件“硅极限”出现的原因是器件关态决定漂移区电场分布的电离电荷浓度与开态时参与导电的自由载流子浓度一一对应。为了降低比导通电阻，一种U型栅器件被提出，其特点为U型槽栅跨过整个漂移区接触漏端高掺杂区域，器件开态时产生直接跨越漂移区的积累层。然而这种器件由于只有栅氧介质参与耐压，因此其耐压大小受到槽栅底部氧化层厚度的限制，一般应用于几十伏耐压的较低压领域。
发明内容
本发明的目的，就是针对上述传统高压功率器件为获得高耐压而采用较低掺杂浓度的漂移区，致使器件比导通电阻增大的问题，提出一种具有超低比导通电阻特性的高压功率器件。
本发明的技术方案是，如图1所示，一种具有超低比导通电阻特性的高压功率器件，其特征在于，其元胞结构由全域栅结构1和漂移区结构2构成，其中全域栅结构1位于2个漂移区结构2之间，全域栅结构1与漂移区结构2之间通过第一介质层11和第二介质层12隔离；所述全域栅结构1包括第一漂移区35、位于第一漂移区35上层的第一P型阱区21、位于第一漂移区35下层的第一N型掺杂区33、位于第一P型阱区21上层的P+源极接触区22和位于第一N型掺杂区33下层的漏端接触P+区23；其中，P+源极接触区22上表面设置有栅极金属42；所述漂移区结构2包括第二漂移区32、位于第二漂移区32上层的第二P型阱区20、位于第二漂移区32下层的第二N型掺杂区30、位于第二N型掺杂区30下层的漏端接触N+区34和位于第二P型阱区20上层的P+源极接触区22与N+源极接触区31；所述P+源极接触区22与N+源极接触区31相互独立，P+源极接触区22与N+源极接触区31上表面设置有源极金属41，N+源极接触区31位于靠近全域栅结构1的一侧；所述P+源极接触区22与N+源极接触区31之间、第一P型阱区21与第二P型阱区20之间、第一漂移区35与第二漂移区32之间通过第一介质层11隔离；所述第一N型掺杂区33与第二N型掺杂区30之间、漏端接触P+区23与漏端接触N+区34之间通过第二介质层12隔离；所述漏端接触P+区23与漏端接触N+区34下表面设置有漏极金属43。
本发明结构的元胞可以多个并联，如图2所示，全域栅结构1可以由漏端第一N型掺杂区33与漏极金属43形成的肖特基结构成。本发明提供的超低比导通电阻的全域积累型高压功率器件包括全域栅结构1和漂移区结构2。全域栅结构1与漂移区结构2的漂移区结构，共同构成器件高压耐压层，器件关态耐压时栅极金属42和源极金属41接地，漏极金属43加高电位，全域栅结构1中漂移区35和漂移区结构2中的漂移区32同时参与耐压，因漂移区掺杂浓度可以很低，因此器件反向可以耐高压，并且不受栅介质厚度限制。
本发明的有益效果为，可大幅降低器件比导通电阻，同时大大减小版图面积，仿真发现新器件结构比导通电阻比常规器件降低一个数量级，仅为同等耐压条件下超结器件比导通电阻的三分之一；同时器件耐压时漂移区纵向场接近矩形分布，提高器件耐压。
附图说明
图1是本发明的高压功率器件元胞结构示意图；
图2是本发明的集成多个元胞的器件结构示意图；
图3是本发明的由第一N型掺杂区33和漏极金属43构成肖特基结的超低比导通电阻的全域积累型高压功率器件结构示意图；
图4是本发明的高压功率器件原理图；
图5是本发明的高压功率器件关态时体内等势线分布图；
图6是本发明的高压功率器件关态时体内电场三维分布图；
图7是本发明的高压功率器件开态时电流线分布图；
图8是本发明的高压功率器件开态时体内电子空穴分布图；
图9是本发明的高压功率器件的器件比导通电阻与击穿电压的关系示意图；
图10是本发明的采用倾斜第一介质层11的具有超低比导通电阻的全域积累型高压功率器件结构示意图；
图11是本发明的具有部分N型外延层51的积累型高压场效应晶体管器件结构示意图；
图12是本发明的具有部分积累栅与超结器件结合构成的积累型高压场效应晶体管器件结构示意图；
图13是本发明的具有超低比导通电阻的全域积累型的浅槽栅型高压场效应晶体管器件结构示意图；
图14是本发明的具有超低比导通电阻的全域积累型平面栅远离全域栅型高压场效应晶体管器件结构示意图；
图15是本发明的具有超低比导通电阻的全域积累型平面栅靠近全域栅型高压场效应晶体管器件结构示意图；
图16是本发明的具有超低比导通电阻的全域积累型的V型栅高压场效应晶体管器件结构示意图；
图17是本发明的具有超低比导通电阻的全域积累型的U型栅高压场效应晶体管器件结构示意图；
图18是本发明的具有超低比导通电阻的全域积累型高压功率器件的不同元胞排列方式示意图，图中G为全域栅所在的区域。
具体实施方式
下面结合附图对本发明进行详细的描述
本发明基于全域积累概念，提出一种超低比导通电阻高压功率器件。该器件漂移区使用低掺杂并在引入跨过整个漂移区的全域薄层介质，设计使得器件关态时器件能承受高电压，开态时形成横跨整个漂移区的积累层，降低比导通电阻，缓解了器件比导通电阻与耐压的矛盾关系。本发明器件耐压时漂移区与栅极同时参与耐压，其较低掺杂保证器件纵向电场接近矩形分布，具有最佳的耐压性能。器件开态时，通过对漏端反向PN结设计可以使得栅极电势高于漂移区且等势，从而形成横跨整个漂移区的积累层，积累层电荷浓度完全由所加栅压决定，而与漂移区掺杂浓度无关，因此从根本上打破了功率器件“硅极限”出现的条件。本发明可采用单个或多个元胞集成，大大减小版图面积。
如图1所示，本发明的元胞结构由全域栅结构1和漂移区结构2构成，其中全域栅结构1位于2个漂移区结构2之间，全域栅结构1与漂移区结构2之间通过第一介质层11和第二介质层12隔离；所述全域栅结构1包括第一漂移区35、位于第一漂移区35上层的第一P型阱区21、位于第一漂移区35下层的第一N型掺杂区33、位于第一P型阱区21上层的P+源极接触区22和位于第一N型掺杂区33下层的漏端接触P+区23；其中，P+源极接触区22上表面设置有栅极金属42；所述漂移区结构2包括第二漂移区32、位于第二漂移区32上层的第二P型阱区20、位于第二漂移区32下层的第二N型掺杂区30、位于第二N型掺杂区30下层的漏端接触N+区34和位于第二P型阱区20上层的P+源极接触区22与N+源极接触区31；所述P+源极接触区22与N+源极接触区31相互独立，P+源极接触区22与N+源极接触区31上表面设置有源极金属41，N+源极接触区31位于靠近全域栅结构1的一侧；所述P+源极接触区22与N+源极接触区31之间、第一P型阱区21与第二P型阱区20之间、第一漂移区35与第二漂移区32之间通过第一介质层11隔离；所述第一N型掺杂区33与第二N型掺杂区30之间、漏端接触P+区23与漏端接触N+区34之间通过第二介质层12隔离；所述漏端接触P+区23与漏端接触N+区34下表面设置有漏极金属43。
本发明结构的元胞可以多个并联，如图2所示，全域栅结构1可以由漏端第一N型掺杂区33与漏极金属43形成的肖特基结构成。本发明提供的超低比导通电阻的全域积累型高压功率器件包括全域栅结构1和漂移区结构2。全域栅结构1与漂移区结构2的漂移区结构，共同构成器件高压耐压层，器件关态耐压时栅极金属42和源极金属41接地，漏极金属43加高电位，全域栅结构1中漂移区35和漂移区结构2中的漂移区32同时参与耐压，因漂移区掺杂浓度可以很低，因此器件反向可以耐高压，并且不受栅介质厚度限制。
本发明的工作原理为：
器件开态时，栅极金属42加压使得栅开启，同时栅压由位于第一漂移区35下方的第一N型掺杂区33和漏端P+区23形成的反向PN结承受，靠近漏端较厚的第二介质层12承担横向栅电压，因此在第一介质层11漂移区一侧形成电子积累并且在第一介质层11靠近全域栅一侧形成空穴积累，最终形成跨越整个第二漂移区32的全域积累层。该积累层电荷完全由栅电压决定，因此可以通过对栅电压以及第一介质层11厚度设计实现器件比导通电阻大幅度降低。
如图3所示，本发明的高压功率器件具有横跨整个漂移区的薄第一介质层11，器件栅开启时，栅压由介于第一漂移区35与漏极金属43之间由第一N型掺杂区33与P+接触区23构成的反向PN结承担，同时较厚第二介质层12承担横向栅压，因此器件栅开启时第一漂移区35可近似认为与第一N型掺杂区33耗尽区边界等势，整个第一漂移区35电势相等且高于漂移区结构2中第二漂移区32，因此大量电子空穴聚集在第一介质层11两边，形成连通源漏区的高浓度积累层电荷。器件开态时相当于具有横跨整个漂移区全域栅的MOS器件，开态时器件导通路径为积累层，其电荷浓度可远高于常规器件漂移区掺杂浓度，因此器件比导通电阻大幅降低。可缩小有源区面积，能够显著降低比导通电阻。
本发明提供的超低比导通电阻的全域积累型高压功率器件，纵向耐压由全域栅1中第一漂移区35和漂移区结构2中第二漂移区32共同承担。与常规VDMOS器件相异，新器件开态完全由积累电荷导通，与关态耗尽电荷浓度无关，因此第二漂移区32和第一漂移区35的掺杂浓度可降低至1e13cm-3量级甚至中性区，当低掺杂区32为N型掺杂时开态形成电子积累层，当低掺杂区32为P型掺杂时开态形成电子反型层。本发明器件漂移区浓度在低浓度下可实现关态时漂移区电场为矩形分布，比常规VDMOS耐压更高。
其中，第一介质层11厚度范围为20nm-0.5μm范围，其电场决定积累层电荷浓度。第二介质层12厚度范围为0.5μm-3μm，承担横向栅电压，第一介质层11与第二介质层12形成跨越整个漂移区的全域栅结构；第一N型掺杂区33掺杂浓度范围为1e15cm-3-1e17cm-3，厚度范围为0.5μm-10μm，开态时，第一N型掺杂区33和漏端P+接触区23形成的反向PN结承担纵向栅压。
飘移区结构2中漏端接触区34可以为N+形成纵向MOS结构，当漏端接触区34为P+时，器件为纵向IGBT结构，当漏端接触区34为部分P+部分N+时，器件为纵向RC-IGBT结构。
第二漂移区32与第一漂移区35可以不掺杂或者为同型低掺杂，同型低掺杂浓度为0-1e15cm-3数量级。第二漂移区32与第一漂移区35可为异型掺杂，第一漂移区35因为电荷补偿作用，其掺杂浓度范围为1e15cm-3-1e17cm-3。
本发明提供的超低比导通电阻的全域积累型高压功率器件在器件开态时栅加高压，P型阱区21出现反型层，由于第一介质层11贯穿了整个漂移区，因此源极一侧第二N型漂移区32会产生大量电荷积累，可极大降低比导通电阻，有效缓解比导通电阻与器件耐压之间的矛盾关系。采用本发明可以制造各种性能优良的功率器件，具有高耐压、低导通损耗的特点。
本发明提供的超低比导通电阻的全域积累型高压功率器件纵向元胞结构如图1所示，通过栅氧化层11贯穿整个漂移区，关态时第二漂移区32与第一漂移区35同时参与耐压，纵向形成矩形场，开态由第一N型掺杂区33和P+漏极接触区23形成的反向PN结承受纵向栅电压，宽度较大的第二介质层12承受横向栅电压，从而形成跨越整个漂移区的全域积累层电荷，能有效缓解比导通电阻与器件耐压的矛盾关系。如图2所示，器件可集成一个或多个元胞，多个元胞以并联的方式集成，并通过漏极金属43引出。
图3是本发明的由第一N型掺杂区33和漏极金属43构成肖特基结的超低比导通电阻的全域积累型高压功率器件结构示意图。替换了图1结构的由N型掺杂区33和P+漏极接触区23组成的反偏PN结，当栅极金属加正向电压时在N型掺杂区35和漏极金属43构成肖特基结反偏，肖特基势垒层变宽，内阻变大，栅极区域的电位被抬高，使得器件P型阱区21出现反型层且N型漂移区32出现积累层，降低器件的比导通电阻。
图4是本发明的高压功率器件原理图。开态时栅极金属42加正电压，由N型掺杂区33和P+漏极接触区23组成的PN结反偏，空间电荷区由PN结界面处向N型掺杂区33扩展，空间电荷区宽度变大，内建电场增强，致使栅极区域的电位被抬高。高的栅极电位使得源极一侧的P型阱区20出现反型，源极一侧的漂移区32出现电荷积累，由于栅氧化层11贯穿于整个N型漂移区32，开态时候高浓度电荷层贯穿整个漂移区，为电子的输运提供了低阻通道，降低器件的比导通电阻。关态时P型阱区20、漂移区32、35和N型掺杂区30形成耐压结构，当漏极加高电压时，漂移区32全耗尽，漂移区低掺杂时可实现矩形纵向场分布，实现器件高耐压。
图5是本发明的高压功率器件关态时体内等势线分布图。器件关态时P型阱区20、漂移区32、35和N型掺杂区30组成耐压结构，当漏极加高电压时，漂移区等势线均匀分布。
图6是本发明的高压功率器件关态时体内电场三维分布图。电场强度在整个N型漂移区32为一常数，如图所示，漂移区承受漏极高压，因此要提高器件的击穿电压，需要降低漂移区32和35的掺杂浓度或者使得漂移区32和35异型掺杂进行补偿。
图7是本发明的高压功率器件开态时电流线分布图。开态时栅极金属42加正向电压，由N型掺杂区33和P+漏极接触区23组成的PN结反偏，空间电荷区由PN结界面处向N型掺杂区33扩展，空间电荷区宽度变大，内建电场增强，致使栅极区域的电位被抬高。高的栅极电位使得源极一侧的P型阱区20出现反型层，源极一侧漂移区32出现积累层，由于栅氧化层11贯穿于整个N型漂移区32，开态积累层存在于整个漂移区，为电子的输运提供了低阻通道，因此开态时器件的电流线全部分布在源极一侧N型漂移区32中，降低器件的比导通电阻，提高器件电流驱动能力，有效缓解比导通电阻与器件耐压的矛盾关系。
图8是本发明的高压功率器件开态时体内电子空穴分布图。开态时栅极金属42加正向电压，栅极区域中的由N型掺杂区33和P+漏极接触区23组成的PN结反偏，致使栅极区域的电位被抬高。高的栅极电位使得源极一侧的P型阱区20出现反型层，源极一侧的N型漂移区32出现积累层，由于栅氧化层11贯穿于整个N型漂移区32，开态时候积累层存在于整个漂移区，因此源极一侧N型漂移区32积累层中分布有大量的电子，栅介质条11的另外一侧则分布有等量的空穴，电子与空穴浓度可大于1e18cm-3。
图9是本发明的高压功率器件器件比导通电阻与击穿电压的关系示意图。由于栅氧化层11贯穿于整个N型漂移区32，开态时候积累层存在于整个漂移区，为电子的输运提供了低阻通道，提高了器件的电流驱动能力，器件比导通电阻显著降低，仿真结果表明在相同耐压条件下随着器件宽度w的减小，器件比导通电阻降低；且在相同的耐压下，器件宽度w均取5μm，本发明提供的具有超低比导通电阻的全域积累型高压功率器件比导通电阻约为相同耐压下超结器件的三分之一。
图10是本发明的采用倾斜第一介质层11的具有超低比导通电阻的全域积累型高压功率器件结构示意图。器件也可集成多个元胞，纵向元胞结构较图1的不同之处在于将图1中的竖直的栅氧化层11设计为倾斜的栅氧化层11，倾斜的栅氧化层仍然贯穿整个N型漂移区32，器件开态时源极一侧的N型漂移区32出现积累层，缓解比导通电阻与器件耐压的矛盾关系。
图11是本发明的具有部分N型外延层51的积累型高压场效应晶体管器件结构示意图。本发明结构不但可以使全域积累介质层贯穿整个漂移区，还可以只做一部分栅结构，形成部分积累型高压场效应晶体管。所示结构在图1所示结构33与34之间添加N型耐压层51，积累栅结构仅存在于器件靠近源端一段漂移区，靠近漏端为可参与耐压的N型漂移区51。器件关态时漂移区全部参与耐压，开态时漂移区形成部分积累层。
图12是本发明的具有部分积累栅与超结器件结合构成的积累型高压场效应晶体管器件结构示意图。将图11中的N型掺杂区51变为交替出现的N区51和P区52，33与52之间能直接形成反型PN结承受纵向栅电压。
图13是本发明的具有超低比导通电阻的全域积累型的浅槽栅型高压场效应晶体管器件结构示意图。由于栅氧化层11贯穿整个N型漂移区32，所以栅电容会比较大，为了不影响器件的开启速度，采用了双栅结构，包括跨越整个漂移区的全域栅42和槽栅结构44。器件工作时栅极金属接低压控制电路电压源，保证器件在开态时整个漂移区32出现积累层，降低器件的比导通电阻。多晶硅栅极金属44外围是槽栅氧化层13，用以控制整个器件开启，同时在两个栅之间添加N型掺杂层36以形成连接两个栅极的电流通路，除槽栅与N型掺杂层36之外，器件构成均与图1相同。
图14是本发明的具有超低比导通电阻的全域积累型平面栅远离全域栅型高压场效应晶体管器件结构示意图。其为平面栅极金属44位于源极金属41之外的双栅结构，由位于N型掺杂区36中的P型阱区20，位于P型阱区20中且与源极金属41相接触的P+源极接触区22和N+源极接触区31，栅极结构由栅氧化层13和金属极金属44构成，其中栅氧化层13与N型掺杂区36和P型阱区20相接触。栅氧化层11使得器件在开态时整个N型漂移区32出现积累层，降低器件的比导通电阻。
图15是本发明的具有超低比导通电阻的全域积累型平面栅靠近全域栅型高压场效应晶体管器件结构示意图。平面栅极金属44位于源极金属41之内的双栅结构，与图14中结构相比，该结构可不需要额外的N型掺杂区36而直接实现连通两个栅的电流通路。
图16是本发明的具有超低比导通电阻的全域积累型的V型栅高压场效应晶体管器件结构示意图。栅氧化层11使得器件在开态时整个N型漂移区32出现积累层，降低器件的比导通电阻；多晶硅栅极金属44与倾斜栅氧化层13接触，N型掺杂区36实现两个栅连接位于P型阱区20上方且与源极金属41相接触的P+源极接触区22和N+源极接触区31，除了栅结构不同，器件的其他构成均可采用和图1相同的工艺实现。
图17是本发明的具有超低比导通电阻的全域积累型的U型栅高压场效应晶体管器件结构示意图。栅氧化层11使得器件在开态时整个N型漂移区32出现积累层，降低器件的比导通电阻；多晶硅栅极金属44与倾斜槽氧化层13接触，除了栅结构不同，器件的其他构成均可采用和图1相同的工艺实现。
图18是本发明的具有超低比导通电阻的全域积累型高压功率器件的不同元胞排列方式示意图，图中G为全域栅所在的区域，按从左至右，从上到下的顺序依次为：全域栅极形状为正六边形、圆形、正方形、三角形，元胞的排列方式为正方形、元胞的排列方式为正六边形；元胞的排列方式也可以为三角形。
Claims (1)
1.一种具有超低比导通电阻特性的高压功率器件，其特征在于，其元胞结构由全域栅结构(1)和漂移区结构(2)构成，其中全域栅结构(1)位于2个漂移区结构(2)之间，全域栅结构(1)与漂移区结构(2)之间通过第一介质层(11)和第二介质层(12)隔离；所述全域栅结构(1)包括第一漂移区(35)、位于第一漂移区(35)上层的第一P型阱区(21)、位于第一漂移区(35)下层的第一N型掺杂区(33)、位于第一P型阱区(21)上层的P+源极接触区(22)和位于第一N型掺杂区(33)下层的漏端接触P+区(23)；其中，P+源极接触区(22)上表面设置有栅极金属(42)；所述漂移区结构(2)包括第二漂移区(32)、位于第二漂移区(32)上层的第二P型阱区(20)、位于第二漂移区(32)下层的第二N型掺杂区(30)、位于第二N型掺杂区(30)下层的漏端接触N+区(34)和位于第二P型阱区(20)上层的P+源极接触区(22)与N+源极接触区(31)；所述P+源极接触区(22)与N+源极接触区(31)相互独立，P+源极接触区(22)与N+源极接触区(31)上表面设置有源极金属(41)，N+源极接触区(31)位于靠近全域栅结构(1)的一侧；所述P+源极接触区(22)与N+源极接触区(31)之间、第一P型阱区(21)与第二P型阱区(20)之间、第一漂移区(35)与第二漂移区(32)之间通过第一介质层(11)隔离；所述第一N型掺杂区(33)与第二N型掺杂区(30)之间、漏端接触P+区(23)与漏端接触N+区(34)之间通过第二介质层(12)隔离；所述漏端接触P+区(23)与漏端接触N+区(34)下表面设置有漏极金属(43)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410424546.XA CN104201194B (zh) | 2014-08-26 | 2014-08-26 | 一种具有超低比导通电阻特性的高压功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410424546.XA CN104201194B (zh) | 2014-08-26 | 2014-08-26 | 一种具有超低比导通电阻特性的高压功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201194A CN104201194A (zh) | 2014-12-10 |
| CN104201194B true CN104201194B (zh) | 2016-10-05 |
Family
ID=52086462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410424546.XA Expired - Fee Related CN104201194B (zh) | 2014-08-26 | 2014-08-26 | 一种具有超低比导通电阻特性的高压功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201194B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993687B (zh) * | 2019-12-18 | 2021-03-16 | 电子科技大学 | 一种超结逆导型栅控双极型器件 |
| CN111180518B (zh) * | 2020-01-03 | 2021-03-16 | 电子科技大学 | 一种具有两种导电模式的超结mosfet |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101185169A (zh) * | 2005-04-06 | 2008-05-21 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| CN103022134A (zh) * | 2012-12-06 | 2013-04-03 | 电子科技大学 | 一种超低比导通电阻的soi横向高压功率器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008086366A2 (en) * | 2007-01-09 | 2008-07-17 | Maxpower Semiconductor, Inc. | Semiconductor device |
| WO2011087994A2 (en) * | 2010-01-12 | 2011-07-21 | Maxpower Semiconductor Inc. | Devices, components and methods combining trench field plates with immobile electrostatic charge |
-
2014
- 2014-08-26 CN CN201410424546.XA patent/CN104201194B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101185169A (zh) * | 2005-04-06 | 2008-05-21 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| CN103022134A (zh) * | 2012-12-06 | 2013-04-03 | 电子科技大学 | 一种超低比导通电阻的soi横向高压功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201194A (zh) | 2014-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389901B (zh) | 一种载流子存储增强型超结igbt | |
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| US8604544B2 (en) | Semiconductor device | |
| CN107293579B (zh) | 一种具有低导通压降的超结igbt | |
| CN103715238B (zh) | 一种超低比导通电阻的横向高压器件 | |
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| US9571087B2 (en) | Method of operating a reverse conducting IGBT | |
| CN104299995A (zh) | 半导体装置 | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN109166923B (zh) | 一种屏蔽栅mosfet | |
| CN104752512B (zh) | 一种具有多电极结构的横向高压器件 | |
| CN102263125B (zh) | 一种横向扩散金属氧化物功率mos器件 | |
| CN104201194B (zh) | 一种具有超低比导通电阻特性的高压功率器件 | |
| KR20160026623A (ko) | 반도체 장치 | |
| CN110911481B (zh) | 一种含有浮空区及终止环的逆导型igbt | |
| CN106887451A (zh) | 超结器件及其制造方法 | |
| CN107359194B (zh) | 一种消除高电场的器件 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| CN101777584A (zh) | p沟道横向双扩散金属氧化物半导体器件 | |
| CN103928507A (zh) | 一种逆导型双栅绝缘栅双极型晶体管 | |
| CN207993870U (zh) | 一种抗单粒子能力加固的槽型栅功率器件 | |
| CN217788400U (zh) | 一种4H-SiC基超结功率MOSFET结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161005 Termination date: 20210826 |