JP2013077656A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013077656A
JP2013077656A JP2011215726A JP2011215726A JP2013077656A JP 2013077656 A JP2013077656 A JP 2013077656A JP 2011215726 A JP2011215726 A JP 2011215726A JP 2011215726 A JP2011215726 A JP 2011215726A JP 2013077656 A JP2013077656 A JP 2013077656A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
diode
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011215726A
Other languages
English (en)
Other versions
JP5504235B2 (ja
Inventor
Wataru Saito
渉 齋藤
Shotaro Ono
昇太郎 小野
Toshiyuki Naka
敏行 仲
Shunji Taniuchi
俊治 谷内
Hiroaki Yamashita
浩明 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011215726A priority Critical patent/JP5504235B2/ja
Priority to CN201210313561.8A priority patent/CN103035641B/zh
Priority to US13/612,200 priority patent/US20130082261A1/en
Publication of JP2013077656A publication Critical patent/JP2013077656A/ja
Priority to US14/246,437 priority patent/US9349721B2/en
Application granted granted Critical
Publication of JP5504235B2 publication Critical patent/JP5504235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Abstract

【課題】
アバランシェ耐量の増大と、オン抵抗の低減とを兼ね備えた半導体装置を提供することである。
【解決手段】
実施形態の半導体装置は、第１半導体層を含む半導体基板と、前記半導体基板内に設けられた複数の第２半導体層と、前記半導体基板の一方の表面側に設けられた複数の第３半導体層と、前記第３半導体層の表面に選択的に形成された第４半導体層と、前記第４半導体層の表面側に設けられた制御電極と、前記第１半導体層の他方の表面に設けられた第６半導体層とを有するＭＯＳと、前記半導体基板の一方の表面側に設けられた第５半導体層と、前記第１半導体層と、前記第２半導体層と、前記第６半導体層を含んで構成され、前記第５半導体層に接続するクランプ電極に接続された第１ダイオードと、前記制御電極に接続された第７半導体層を含んで構成され、前記第１ダイオードと逆直列になるように前記クランプ電極に接続された第２ダイオードとを有する。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
近年、縦型パワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、高耐圧のスイッチング電源や移動通信機器等の分野において市場を拡大している。この縦型パワーＭＯＳＦＥＴは、例えば、パワーマネジメント回路やリチウムイオン電池の安全回路に使用されるため、低オン抵抗化、高耐圧化、低電圧駆動化、及びスイッチング損失の低減化等が求められる。
縦型パワーＭＯＳＦＥＴは高電圧印加状態でスイッチングを行う機能に加えて、過電圧が印加された場合にアバランシェ降伏を起こして電流を流しながら電圧をクランプする機能を有する。この機能により周囲の素子の絶縁破壊を防ぐことができる。
アバランシェ状態で流せる電流の大きさやエネルギーの大きさをアバランシェ耐量と呼び、アバランシェ耐量を大きくするために予め耐圧が低くなるように設計することが有効である。しかし、耐圧が低くなるように設計をすると、オン抵抗が高くなってしまうという問題が生じる。
特開平３−７１６７３ 特開２００６−３３２１８２
アバランシェ耐量の増大と、オン抵抗の低減とを兼ね備えた半導体装置を提供することである。
実施形態の半導体装置は、第１導電型の第１半導体層を含む半導体基板と、前記半導体基板の一方の表面側から深さ方向に延在し、かつ互いに間隔をおいて前記半導体基板内に設けられた複数の第２導電型の第２半導体層と、前記半導体基板の一方の表面側において一部の前記第２半導体層と接するように設けられた複数の第２導電型の第３半導体層と、前記第３半導体層の表面に選択的に形成された第１導電型の第４半導体層と、前記第１半導体層、前記第３半導体層及び前記第４半導体層の表面側に絶縁膜を介して設けられた制御電極と、前記第３半導体層と前記第４半導体層に接続された第１主電極と、前記第１半導体層の他方の表面に設けられた第１導電型の第６半導体層と、前記第６半導体層に電気的に接続された第２主電極を有するＭＯＳと、前記半導体基板の一方の表面側において一部の前記第２半導体層と接するように設けられた第２導電型の第５半導体層と、前記第１半導体層と、前記第２半導体層と、前記第６半導体層を含んで構成され、前記第５半導体層に接続するクランプ電極に接続された第１ダイオードと、前記制御電極に接続された第７半導体層を含んで構成され、前記第１ダイオードと逆直列になるように前記クランプ電極に接続された第２ダイオードとを有する。
第１の実施形態を示す半導体装置１の要部断面図。 第１の実施形態を示す半導体装置１の等価回路図。 第１の実施形態において、ショットキーバリアダイオードを用いた場合を示す半導体装置１の要部断面図。 第２の実施形態を示す半導体装置１の要部断面図。 第３の実施形態を示す半導体装置１の要部平面図。 図５のＸ‐Ａ‐Ｘ’線における断面を示す要部断面図。 第３の実施形態の変形例を示す半導体装置１の要部断面図。 （ａ）は第４の実施形態を示す半導体装置１の要部断面図。（ｂ）は（ａ）に示す部分の縦方向（深さ方向）の不純物濃度プロファイルを示すグラフ。 （ａ）は第５の実施形態を示す半導体装置１の要部断面図。（ｂ）は（ａ）に示す部分の横方向の不純物濃度プロファイルを示すグラフ。 （ａ）は第５の実施形態の変形例を示す半導体装置１の要部断面図。（ｂ）は（ａ）に示す部分の横方向の不純物濃度プロファイルを示すグラフ。 第６の実施形態を示す半導体装置１の要部断面図。 第６の実施形態の変形例を示す半導体装置１の要部断面図。
以下、本発明の実施形態について図面を参照しながら説明する。なお、本実施形態では第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としても本発明は実施可能である。
（第１の実施形態）
図１は第１の実施形態を示す半導体装置１の要部断面図を示しており、図２はその半導体装置１の等価回路図を示している。
第１の実施形態に係る半導体装置１は、ＭＯＳ２と第１ダイオード３、及び第２ダイオード４によって構成されている。また、その半導体装置１は半導体基板に対して、イオン注入法とエピタキシャル法の両方を適宜用いて作製される。本実施形態において、その半導体基板は、第１半導体層であるｎ−型ドリフト層２０として示している。そして、第２半導体層となる複数のｐ型ピラー層２１が、ｎ−型ドリフト層２０の一方の表面側から深さ方向に延在し、かつ互いに間隔をおいて設けられる。この結果、ｐ型ピラー層２１とｎ−型ドリフト層２０は、周期的に隣接（ｐｎ接合）して設けられてなる、いわゆる「スーパージャンクション構造」を構成する。スーパージャンクション構造は、ｐ型ピラー層２１とｎ−型ドリフト層２０のチャージ量（不純物量）を同じとすることで、疑似的にノンドープ層を作り出し、高耐圧を保持しつつ、ｎ−型ドリフト層２０を通して電気を流すことで、材料限界を越えたオン抵抗の低減を可能にする。
ｎ−型ドリフト層２０の一方の表面側において、一部のｐ型ピラー層２１と接するように、第３半導体層であるｐ型ベース層２２が設けられる。さらに、ｐ型ベース層２２の表面側には第４半導体層であるｎ型ソース層２３が選択的に設けられる。
ｎ−型ドリフト層２０の一方の表面側において、ｐ型ベース層２２が設けられていない一部のｐ型ピラー層２１と接するように、第５半導体層であるｐ型クランプ層３０が設けられる。
また、ゲート絶縁膜２４が、一方のｎ型ソース層２３から、ｎ−型ドリフト層２０を介して隣接した他方のｎ型ソース層２３に至る領域上に設けられる。ゲート絶縁膜２４には、例えばシリコン酸化膜等が用いられる。このゲート絶縁膜２４を介して、制御電極であるゲート電極２５が設けられる。ゲート電極２５には、例えばポリシリコン等が用いられる。そして、ｐ型ベース層２２とｎ型ソース層２３の上には、第１主電極であるソース電極５０が設けられる。
ここで、ｎ−型ドリフト層２０の他方の表面側には、第６半導体層となるｎ＋型ドレイン層２６が設けられる。さらに、このｎ＋型ドレイン層２６の表面側には、第２主電極となるドレイン電極５１が設けられ、ｎ＋型ドレイン層２６とドレイン電極５１は電気的に接続されている。
このドレイン電極５１とソース電極５０間におけるｎ−型ドリフト層２０とｐ型ピラー層２１、ｐ型ベース層２２、ｎ型ソース層２３、ゲート絶縁膜２４、ゲート電極２５、及びｎ＋型ドレイン層２６によってＭＯＳ２が構成されている。また、ｐ型クランプ層３０と、その下に設けられたｎ−型ドリフト層２０、ｐ型ピラー層２１、ｎ＋型ドレイン層２６によって第１ダイオード３が構成されている。
さらに、ゲート電極２５を形成している例えばポリシリコン等を用いて、第２ダイオード４がｐ型クランプ層３０の上部に設けられる。図１において、第２ダイオード４は、一例として、ゲート電極２５と電気的に接続されたゲート電極２５ａをカソードとし、第７半導体層となる低濃度半導体層４０と、第８半導体層となるｐ型半導体層４１を形成することにより、ｐｉｎダイオードとして構成されている。
そして、第２ダイオード４のｐ型半導体層４１に接続されたクランプ電極５２は第１ダイオード３に電気的に接続されている。その際、この第１ダイオード３と第２ダイオード４は、ＭＯＳ２のゲート電極２５とドレイン電極５１の間に逆直列に接続されている。また、第１ダイオード３の耐圧は、第１ダイオード３の不純物濃度や厚さ等を調整することによって、ＭＯＳ２の耐圧よりも低くなるように設けられる。
以上のように構成される半導体装置１において、ＭＯＳ２は、ゲート電極２５に閾値電圧以上の所定電圧が印加されると、その直下のｐ型ベース層２２の表層部にチャネルが形成され、ｎ型ソース層２３とｎ−型ドリフト層２０とが通電する。その結果、ｎ型ソース層２３、ｎ−型ドリフト層２０及びｎ＋型ドレイン層２６を介してソース電極５０とドレイン電極５１との間に電流が流れ、この半導体装置１はオン状態とされる。
図２は、第１の実施形態を示す半導体装置１の等価回路図を示している。まず、ゲート電極２５ａの引き出し端子である入力端子６０にオフ状態の信号（０Ｖ）を入力した状態で、ソース電極５０とドレイン電極５１の間に高電圧を印加する。その際、ＭＯＳ２よりも耐圧が低く設けられている第１ダイオード３で、ＭＯＳ２よりも先にアバランシェ降伏が生じる。
よって、第１ダイオード３から第２ダイオード４、ゲート抵抗６１を介して入力端子６０へ電流が流れる。電流が流れることでゲート抵抗６１による電圧降下が発生し、ゲート電極２５に印加される電圧が閾値電圧以上となると、ＭＯＳ２がオン状態となって、ドレイン電極５１からソース電極５０に電流が流れる。
このようにソース電極５０とドレイン電極５１の間は第１ダイオード３の耐圧によって決まる電圧でクランプされ、第１ダイオード３ではアバランシェ降伏による電流を流すが、ＭＯＳ２ではアバランシェ降伏による電流を流さなくとも、ソース電極５０とドレイン電極５１の間に電流を流すことが可能となる。
第１ダイオード３では、寄生バイポーラトランジスタが形成されてないため、ＭＯＳ２よりもアバランシェ耐量は得られ易い。そして、ＭＯＳ２をオン状態とさせる電圧降下を発生させれば良いので、アバランシェ電流は小さい。さらに、ＭＯＳ２に流れる電流は、アバランシェ降伏のようなバイポーラ動作ではなく、ユニポーラ動作であるため破壊し難い。以上のことから、半導体装置１全体として、高アバランシェ耐量を実現することができる。
また、第２ダイオード４を挿入している理由は、入力端子６０にオン状態の信号（例えば、１０Ｖ）を入力した場合に第１ダイオード３がオン状態となって、入力端子６０とドレイン電極５１の間に電流が流れることを防ぐためである。このため、第２ダイオード４の耐圧は動作上保証しなければならない入力電圧以上（例えば、３０Ｖ以上）の耐圧を有していることが望ましい。
このように半導体装置１内に、ＭＯＳ２よりも耐圧が低い第１ダイオード３と逆直列に接続された第２ダイオード４を構成することで、ＭＯＳ２のアバランシェ耐量は低くとも、全体で高アバランシェ耐量を実現することができる。従って、ＭＯＳ２のｎ−型ドリフト層２０の設計に余裕を持たせることができ、オン抵抗と耐圧のトレードオフが改善されて、オン抵抗の低減が実現できる。
また、さらなる効果として、ソース電極５０とドレイン電極５１の間に第１ダイオード３が接続されることでソース電極５０とドレイン電極５１の間の容量が大きくなり、スイッチング速度の制御性向上も期待できる。
図２では、ゲート抵抗６１は、ＭＯＳ２や第２ダイオード４とは別に設けられ、外部に接続されているように示されているが、ＭＯＳ２の内部ゲート抵抗としても、内部ゲート抵抗と外部ゲート抵抗の両方を設けても実施可能である。
図３は、ショットキーバリアダイオードを用いた場合の第１の実施形態を示す半導体装置１の要部断面図を示している。図１では一例として第２ダイオード４をｐｉｎダイオードで示したが、図３に示すように、ｐ型半導体層４１を形成せずに低濃度半導体層４０とクランプ電極５２の界面にショットキー接合４２を形成するショットキーバリアダイオードを用いても実施可能である。
本実施形態においては、第２ダイオード４をｐ型クランプ層３０の上部に設けたが、第２ダイオード４はクランプ電極５２によってｐ型クランプ層３０と電気的に接続されていればよく、その形成場所は特に限定されない。
（第２の実施形態）
図４は、第２の実施形態を示す半導体装置１の要部断面図を示している。この第２の実施形態の各部について、図１に示す第１の実施形態の半導体装置１の各部と同一部分は同一符号で示す。
第２の実施形態の半導体装置１が第１の実施形態と異なる点は、第２ダイオード４の上部に設けられていたソース電極５０の一部に、ゲート電極２５ａを引き出すゲート電極２５ｂが設け、その下に第１ダイオード３と第２ダイオード４を設けた点である。
第１ダイオード３と第２ダイオード４は半導体装置１（ＭＯＳ２）のオン状態においては、電流を流さない無効領域である。通常、第１ダイオード３及び第２ダイオード４が設けられている領域は無効領域であることから、本実施形態のように、第１ダイオード３と第２ダイオード４を元々無効領域であるゲート電極２５ｂ下に設けることで無効領域の面積を減らすことができ、チップ面積を小さくすることができる。
第２の実施形態においても第１の実施形態と同様に、半導体装置１内にＭＯＳ２よりも耐圧が低い第１ダイオード３と逆直列に接続された第２ダイオード４を構成することで、ＭＯＳ２単体のアバランシェ耐量は低くとも、全体で高アバランシェ耐量を実現することができる。従って、ＭＯＳ２のｎ−型ドリフト層２０設計に余裕を持たせることができ、オン抵抗と耐圧のトレードオフが改善されて、オン抵抗の低減が実現できる。
また、さらなる効果として、ソース電極５０とドレイン電極５１の間に第１ダイオード３が接続されることでソース電極５０とドレイン電極５１の間の容量が大きくなり、スイッチング速度の制御性向上も期待できる。
（第３の実施形態）
図５は第３の実施形態を示す半導体装置１の要部平面図、図６は図５のＸ‐Ａ‐Ｘ’線における断面を示す要部断面図、図７は第３の実施形態の変形例を示す半導体装置１の要部断面図をそれぞれ示している。この第３の実施形態及び第３の実施形態の変形例の各部について、図１に示す第１の実施形態の半導体装置１の各部と同一部分は同一符号で示す。
第３の実施形態の半導体装置１が第１の実施形態及び第２の実施形態と異なる点は、ｐ型クランプ層３０同士の間隔をｐ型ベース層２２同士の間隔よりも広く設けた点である。このような構造とすることで、ｐ型クランプ層３０の下端部（ｐ型ピラー層２１の上端部）への電界集中を起こさせて、第１ダイオード３の耐圧を低下させることが可能である。
例えば、図５に示すように、ゲート電極２５の長さｘよりも、低濃度半導体層４０とｐ型半導体層４１を形成するポリシリコン等の長さｙを長くする。その結果、図６に示すように、ポリシリコン等との間に形成されるｐ型クランプ層３０同士の間隔が、ゲート電極２５との間に形成されるｐ型ベース層２２同士の間隔よりも広くすることが可能となる。
また、図７に示すように、ｐ型クランプ層３０下のｐ型ピラー層２１同士の形成周期を広くすることでも、ｐ型ピラー層２１の上端部への電界集中を起こさせて、第１ダイオード３の耐圧を低下させることは可能である。
第３の実施形態においても第１の実施形態や第２の実施形態と同様に、半導体装置１内にＭＯＳ２よりも耐圧が低い第１ダイオード３と逆直列に接続された第２ダイオード４を構成することで、ＭＯＳ２単体のアバランシェ耐量は低くとも、全体で高アバランシェ耐量を実現することができる。従って、ＭＯＳ２のｎ−型ドリフト層２０設計に余裕を持たせることができ、オン抵抗と耐圧のトレードオフが改善されて、オン抵抗の低減が実現できる。
また、さらなる効果として、ソース電極５０とドレイン電極５１の間に第１ダイオード３が接続されることでソース電極５０とドレイン電極５１の間の容量が大きくなり、スイッチング速度の制御性向上も期待できる。
（第４の実施形態）
図８の（ａ）は第４の実施形態を示す半導体装置１の要部断面図であり、（ｂ）は（ａ）に示す部分の縦方向（深さ方向）の不純物濃度プロファイルを示すグラフを示している。図８（ｂ）において長鎖線はｎ−型ドリフト層２０の濃度プロファイルを示すグラフ、実線はｐ型ベース層２２下におけるｐ型ピラー層２１の濃度プロファイルを示すグラフ、破線はｐ型クランプ層３０下におけるｐ型ピラー層２１の濃度プロファイルを示すグラフをそれぞれ示している。
また、図９、１０は第４の実施形態の変形例を示しており、図９または図１０の（ａ）は半導体装置１の要部断面図、（ｂ）は（ａ）に示す部分の横方向の不純物濃度プロファイルを示すグラフを示している。この第４の実施形態の各部について、図１に示す第１の実施形態の半導体装置１の各部と同一部分は同一符号で示す。
第４の実施形態の半導体装置１が第１〜３の実施形態と異なる点は、ｎ−型ドリフト層２０とｐ型ピラー層２１の不純物濃度が調整されている点である。
図８に示すように、ｐ型ピラー層２１の不純物濃度は、ドレイン電極５１側よりも、ソース電極５０側の方が高いプロファイルとなっている。このようなプロファイルとすることで、スーパージャンクション構造の上下端、すなわちｐ型ピラー層２１の上下端の電界が小さくなり、アバランシェ耐量の増大を実現することができる。
さらに、本実施形態に示す構造では、ｐ型クランプ層３０下のｐ型ピラー層２１の縦方向（深さ方向）における不純物濃度の変化を、ｐ型ベース層２２下のｐ型ピラー層２１の縦方向（深さ方向）における不純物濃度の変化よりも大きくしている。その結果、第１ダイオード３の耐圧を確実にＭＯＳ２のドレイン・ソース間耐圧より小さくすることと、第１ダイオード３のアバランシェ耐量を高くすることが可能となる。
また、このように不純物濃度の変化に差をつけることにより、高アバランシェ耐量を必要としないＭＯＳ２では濃度変化が小さくなる。これにより、実効的なｎ−型ドリフト層２０の不純物濃度は高くなり、オン抵抗の低減という結果が得られる。そして、ｎ−型ドリフト層２０の実効的な不純物濃度が高くなることで、ＭＯＳ２のゲート・ドレイン間容量のドレイン電圧に対する変化が緩やかになり、スイッチングノイズが発生し難いという効果が得られる。
図８ではｐ型ピラー層２１の不純物濃度の変化を例に示したが、ｎ−型ドリフト層２０の不純物濃度が変化しても実施は可能である。ドレイン電極５１側でｐ型ピラー層２１よりもｎ−型ドリフト層２０の不純物濃度が高く、ソース電極５０側でｐ型-ピラー層２１よりもｎ−型ドリフト層２０の不純物濃度が低ければ同様な効果が得られる。
また、図９に示すように、ｎ−型ドリフト層２０とｐ型-ピラー層２１との濃度差を変化させても実施可能である。通常、アバランシェ耐量の増大を得るには、ｐ型ピラー層２１の不純物濃度を若干高くすることが効果的である。そのため、ｐ型クランプ層３０下ではｎ−型ドリフト層２０よりもｐ型ピラー層２１の不純物濃度を高くし、アバランシェ耐量が小さくても構わないｐ型ベース層２２下では、ｎ−型ドリフト層２０よりもｐ型ピラー層２１の不純物濃度を低くすることが望ましい。
これにより、ＭＯＳ２のオン抵抗を低減することが可能となる。さらに、ｐ型ベース層２２下でｎ−型ドリフト層２０の不純物濃度を高くすることで、ＭＯＳ２のゲート・ドレイン間容量のドレイン電圧に対する変化が緩やかになり、スイッチングノイズが発生し難いという効果が得られる。
また、ＭＯＳ２と第１ダイオード３の耐圧差を付けるだけであれば、図１０に示すようにp型クランプ層３０下のｎ−型ドリフト層２０とｐ型ピラー層２１の不純物濃度を、ｐ型ベース層２２下のｎ−型ドリフト層２０とｐ型ピラー層２１の不純物濃度よりも高くすることでも可能である。このような不純物濃度を設けることにより、第１ダイオード３の耐圧を確実に、ソース電極５０とドレイン電極５１の間におけるＭＯＳ２の耐圧より小さくすることができる。
以上のように、第４の実施形態においても第１〜３の実施形態と同様に、半導体装置１内にＭＯＳ２よりも耐量が低い第１ダイオード３と逆直列に接続された第２ダイオード４を構成することで、ＭＯＳ２単体のアバランシェ耐量は小さくとも、全体でアバランシェ耐量の増大を実現することができる。従って、ＭＯＳ２のｎ−型ドリフト層２０の設計に余裕を持たせることができ、オン抵抗と耐圧のトレードオフが改善されて、オン抵抗の低減が実現できる。
また、ｎ−型ドリフト層２０とｐ型ピラー層２１の不純物濃度を調整することにより、第１ダイオード３の耐圧を確実に、ソース電極５０とドレイン電極５１の間におけるＭＯＳ２の耐圧より小さくすること、ＭＯＳ２のオン抵抗を低減させること、第１ダイオード３のアバランシェ耐量を増大させること、スイッチングノイズの緩和等が可能となる。
（第５の実施形態）
図１１は第５の実施形態を示す半導体装置１の要部断面図、図１２は第５の実施形態の変形例を示す半導体装置１の要部断面図をそれぞれ示している。この第５の実施形態及び第５の実施形態の変形例の各部について、図１に示す第１の実施形態の半導体装置１の各部と同一部分は同一符号で示す。
第５の実施形態の半導体装置１が第１〜４の実施形態と異なる点は、トレンチゲート構造であり、ゲート電極２５の下に埋め込み電極５３が設けられている点である。
図１１に示すようにｎ−型ドリフト層２０中にトレンチ５４を設け、その中にゲート絶縁膜２４を介して埋め込み電極５３が設けられている。その結果、ｎ−型ドリフト層２０の不純物濃度を高くすることが可能となり、オン抵抗の低減を実現することができる。
このような埋め込み電極５３が形成された半導体装置１においても、等価回路としては第１の実施形態の図２に示した構成と同じにすることで、アバランシェ耐量の増大を実現することができる。
埋め込み電極５３はソース電極５０、もしくは、ゲート電極２５のいずれに接続されていても実施可能である。そして、ｐ型クランプ層３０と隣接するように、トレンチ５４が形成され、ゲート絶縁膜２４を介して上部に埋め込み電極５３ａが、下部に埋め込み電極５３ｂが設けられている。埋め込み電極５３ａと埋め込み電極５３ｂは、ソース電極５０、もしくは、ゲート電極２５、クランプ電極５２のいずれに接続されていても実施可能である。
そして、図１２に示す変形例のように、ｐ型クランプ層３０に隣接するトレンチ５４の間隔を、ｐ型ベース層２２に隣接するトレンチ５４の間隔よりも広くすることで、第１ダイオード３の耐圧をＭＯＳ２の耐圧よりも低下させることが可能である。その結果、安定したアバランシェ耐量を実現することができる。
また、ｐ型クランプ層３０下のｎ−型ドリフト層２０の不純物濃度を高くしても、同様に第１ダイオード３の耐圧を低下させることは可能である。
素子終端部の構造を特に記述していないが、フィールドプレート構造、ＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）構造、ガードリング構造等、どの終端構造においても影響を受けることなく実施可能である。
また、スーパージャンクション構造の形成プロセスに限定されることはなく、イオン注入と埋め込み結晶成長を繰り返すプロセスや加速電圧を変化させて複数回のイオン注入を行うプロセス、トレンチ形成後に埋め込み結晶成長を行うプロセスなどいずれのプロセスを用いても実施可能である。
半導体としては例えばシリコン（Ｓｉ）を用いることができるが、これに限らず、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の化合物半導体やダイヤモンド等のワイドギャップ半導体を用いても実施可能である。
さらに、本実施形態はイオン注入法とエピタキシャル法の両方を用いる方法により主に作製されるが、イオン注入法のみ、あるいはエピタキシャル法のみ等でも作製は可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…半導体装置、２…ＭＯＳ、３…第１ダイオード、４…第２ダイオード、２０…ｎ−型ドリフト層（第１半導体層）、２１…ｐ型ピラー層（第２半導体層）、２２…ｐ型ベース層（第３半導体層）、２３…ｎ型ソース層（第４半導体層）、２４…ゲート絶縁膜、２５，２５ａ，２５ｂ…ゲート電極（制御電極）、２６…ｎ＋型ドレイン層（第６半導体層）、３０…ｐ型クランプ層（第５半導体層）、４０…低濃度半導体層（第７半導体層）、４１…ｐ型半導体層（第８半導体層）、４２…ショットキー接合、５０…ソース電極（第１主電極）、５１…ドレイン電極（第２主電極）、５２…クランプ電極、５３，５３ａ，５３ｂ…埋め込み電極、５４…トレンチ、６０…入力端子、６１…ゲート抵抗

Claims (10)

  1. 第１導電型の第１半導体層を含む半導体基板と、前記半導体基板の一方の表面側から深さ方向に延在し、かつ互いに間隔をおいて前記半導体基板内に設けられた複数の第２導電型の第２半導体層と、前記半導体基板の一方の表面側において一部の前記第２半導体層と接するように設けられた複数の第２導電型の第３半導体層と、前記第３半導体層の表面に選択的に形成された第１導電型の第４半導体層と、前記第１半導体層、前記第３半導体層及び前記第４半導体層の表面側に絶縁膜を介して設けられた制御電極と、前記第３半導体層と前記第４半導体層に接続された第１主電極と、前記第１半導体層の他方の表面に設けられた第１導電型の第６半導体層と、前記第６半導体層に電気的に接続された第２主電極を有するＭＯＳと、
    前記半導体基板の一方の表面側において一部の前記第２半導体層と接するように設けられた第２導電型の第５半導体層と、前記第１半導体層と、前記第２半導体層と、前記第６半導体層を含んで構成され、前記第５半導体層に接続するクランプ電極に接続された第１ダイオードと、
    前記制御電極に接続された第７半導体層を含んで構成され、前記第１ダイオードと逆直列になるように前記クランプ電極に接続された第２ダイオードと、
    を有する半導体装置。
  2. 前記第１ダイオードの耐圧は、前記ＭＯＳの耐圧よりも低い請求項１に記載の半導体装置。
  3. 前記第１主電極の一部に、前記制御電極の外部への引き出し電極を設け、前記引き出し電極下に前記第１ダイオードと前記第２ダイオードが設けられている請求項１または請求項２に記載の半導体装置。
  4. 前記第５半導体層同士の間隔は、前記第３半導体層同士の間隔よりも広い請求項１乃至請求項３のいずれか一に記載の半導体装置。
  5. 前記第２半導体層同士の間隔は、前記ＭＯＳ側よりも前記第１ダイオード側で広い請求項１乃至請求項４のいずれか一に記載の半導体装置。
  6. 前記第２半導体層の不純物濃度は、前記第２主電極側から前記第１主電極側へ近づくにつれて高くなっている請求項１乃至請求項５のいずれか一に記載の半導体装置。
  7. 前記第２主電極側から前記第１主電極側へ近づく際の前記第２半導体層の不純物濃度の変化は、前記ＭＯＳ側よりも前記第１ダイオード側で大きい請求項１乃至６のいずれか一に記載の半導体装置。
  8. 前記第１ダイオード側では前記第１半導体層よりも前記第２半導体層の不純物濃度が高く、前記ＭＯＳ側では前記第１半導体層よりも前記第２半導体層の不純物濃度が低い請求項１乃至７のいずれか一に記載の半導体装置。
  9. 前記第１半導体層と前記第２半導体層の不純物濃度は、前記ＭＯＳ側よりも前記第１ダイオード側で高い請求項１乃至請求項８のいずれか一に記載の半導体装置。
  10. 前記第１主電極と前記第２主電極間に電圧を印加した際に、前記ＭＯＳよりも前記第１ダイオードで先にアバランシェ降伏が生じ、ゲート抵抗で生じる電圧降下により前記制御電極に印加される電圧が閾値電圧以上となった際に、前記第２主電極から前記第１主電極に電流が流れて動作する請求項１乃至９のいずれか一に記載の半導体装置。
JP2011215726A 2011-09-29 2011-09-29 半導体装置 Expired - Fee Related JP5504235B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011215726A JP5504235B2 (ja) 2011-09-29 2011-09-29 半導体装置
CN201210313561.8A CN103035641B (zh) 2011-09-29 2012-08-29 半导体装置
US13/612,200 US20130082261A1 (en) 2011-09-29 2012-09-12 Semiconductor device
US14/246,437 US9349721B2 (en) 2011-09-29 2014-04-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011215726A JP5504235B2 (ja) 2011-09-29 2011-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2013077656A true JP2013077656A (ja) 2013-04-25
JP5504235B2 JP5504235B2 (ja) 2014-05-28

Family

ID=47991723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011215726A Expired - Fee Related JP5504235B2 (ja) 2011-09-29 2011-09-29 半導体装置

Country Status (3)

Country Link
US (2) US20130082261A1 (ja)
JP (1) JP5504235B2 (ja)
CN (1) CN103035641B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066976A1 (en) * 2017-09-29 2019-04-04 Intel Corporation MULTINIVE DISTRIBUTED CLAMPS

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9035318B2 (en) * 2013-05-03 2015-05-19 Texas Instruments Incorporated Avalanche energy handling capable III-nitride transistors
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
CN105355666B (zh) * 2015-12-01 2018-06-26 成都九十度工业产品设计有限公司 一种高压肖特基二极管
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
CN114744042A (zh) * 2022-03-24 2022-07-12 苏州迈志微半导体有限公司 功率晶体管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185971A (ja) * 1988-01-21 1989-07-25 Fuji Electric Co Ltd 絶縁ゲート型半導体装置
JPH06188425A (ja) * 1992-10-23 1994-07-08 Fuji Electric Co Ltd 半導体装置
JP2001298190A (ja) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP2006313892A (ja) * 2005-04-07 2006-11-16 Toshiba Corp 半導体素子
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP2010056486A (ja) * 2008-08-29 2010-03-11 Sony Corp 半導体装置及び半導体装置の製造方法
JP2010056510A (ja) * 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
JP2011003609A (ja) * 2009-06-16 2011-01-06 Toshiba Corp 電力用半導体素子
JP2011029393A (ja) * 2009-07-24 2011-02-10 Sanken Electric Co Ltd 半導体装置
JP2011054884A (ja) * 2009-09-04 2011-03-17 Sony Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919494B2 (ja) 1989-08-10 1999-07-12 三洋電機株式会社 縦型ｍｏｓｆｅｔ
JP3111576B2 (ja) * 1992-01-06 2000-11-27 富士電機株式会社 半導体装置
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
JPH11251594A (ja) 1997-12-31 1999-09-17 Siliconix Inc 電圧クランプされたゲ―トを有するパワ―ｍｏｓｆｅｔ
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP2001085682A (ja) 1999-09-10 2001-03-30 Toyota Autom Loom Works Ltd パワーｍｏｓトランジスタ
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
US6822295B2 (en) * 2002-07-30 2004-11-23 Honeywell International Inc. Overvoltage protection device using pin diodes
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
DE10346838A1 (de) 2002-10-08 2004-05-13 International Rectifier Corp., El Segundo Superjunction-Bauteil
WO2004068590A1 (en) 2003-01-29 2004-08-12 Kabushiki Kaisha Toshiba Power semiconductor device
TW584953B (en) * 2003-04-25 2004-04-21 Toppoly Optoelectronics Corp ESD protection device with thick poly film, electronic device and method for forming the same
US6946707B2 (en) * 2004-01-28 2005-09-20 International Business Machines Corporation Electrostatic discharge input and power clamp circuit for high cutoff frequency technology radio frequency (RF) applications
JP4797445B2 (ja) 2005-05-24 2011-10-19 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP5025108B2 (ja) 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
JP5052025B2 (ja) 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185971A (ja) * 1988-01-21 1989-07-25 Fuji Electric Co Ltd 絶縁ゲート型半導体装置
JPH06188425A (ja) * 1992-10-23 1994-07-08 Fuji Electric Co Ltd 半導体装置
JP2001298190A (ja) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP2006313892A (ja) * 2005-04-07 2006-11-16 Toshiba Corp 半導体素子
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP2010056510A (ja) * 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
JP2010056486A (ja) * 2008-08-29 2010-03-11 Sony Corp 半導体装置及び半導体装置の製造方法
JP2011003609A (ja) * 2009-06-16 2011-01-06 Toshiba Corp 電力用半導体素子
JP2011029393A (ja) * 2009-07-24 2011-02-10 Sanken Electric Co Ltd 半導体装置
JP2011054884A (ja) * 2009-09-04 2011-03-17 Sony Corp 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066976A1 (en) * 2017-09-29 2019-04-04 Intel Corporation MULTINIVE DISTRIBUTED CLAMPS
US11380652B2 (en) 2017-09-29 2022-07-05 Intel Corporation Multi-level distributed clamps

Also Published As

Publication number Publication date
CN103035641B (zh) 2015-11-11
US20130082261A1 (en) 2013-04-04
CN103035641A (zh) 2013-04-10
US20140284704A1 (en) 2014-09-25
US9349721B2 (en) 2016-05-24
JP5504235B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
JP5504235B2 (ja) 半導体装置
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
JP5198030B2 (ja) 半導体素子
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
JP4832731B2 (ja) 電力用半導体装置
JP5002148B2 (ja) 半導体装置
JP6197995B2 (ja) ワイドバンドギャップ絶縁ゲート型半導体装置
US9276076B2 (en) Semiconductor device
JP4772843B2 (ja) 半導体装置及びその製造方法
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
JP5484741B2 (ja) 半導体装置
KR100932137B1 (ko) 수평형 디모스 소자의 구조 및 그 제조방법
WO2012124786A1 (ja) 半導体装置およびその製造方法
JP2007173418A (ja) 半導体装置
JP2011181583A (ja) 半導体装置
JP2006278826A (ja) 半導体素子及びその製造方法
KR102246570B1 (ko) 전력 반도체 장치
JPWO2014188569A1 (ja) ダイオード内蔵ｉｇｂｔ
JP2009272397A (ja) 半導体装置
TW201537750A (zh) 半導體裝置
US9356100B2 (en) Semiconductor device
JP2009111237A (ja) 半導体素子
US8222689B2 (en) High-voltage metal oxide semiconductor device and fabrication method thereof
EP3182463A1 (en) Reverse blocking power semiconductor device
KR102078295B1 (ko) 이너 웰을 가진 슈퍼 정션 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R151 Written notification of patent or utility model registration

Ref document number: 5504235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees