CN107768429A - 一种具有混合导电模式的超结igbt器件 - Google Patents
一种具有混合导电模式的超结igbt器件 Download PDFInfo
- Publication number
- CN107768429A CN107768429A CN201711020958.7A CN201711020958A CN107768429A CN 107768429 A CN107768429 A CN 107768429A CN 201711020958 A CN201711020958 A CN 201711020958A CN 107768429 A CN107768429 A CN 107768429A
- Authority
- CN
- China
- Prior art keywords
- superjunction
- igbt
- conductive pattern
- hybrid conductive
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 23
- 238000009825 accumulation Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000008901 benefit Effects 0.000 abstract description 8
- 239000000203 mixture Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 241000790917 Dioxys <bee> Species 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035772 mutation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011150 reinforced concrete Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种具有混合导电模式的超结IGBT器件，包括相间排列的N+集电区和P型集电区、N型缓冲层、超结N柱区和超结P柱区组成的超结漂移区、沟槽MOS结构、二氧化硅层，二氧化硅层的上表面深入N型缓冲层和超结漂移区并与超结P柱区相接触，二氧化硅层将超结P柱区两边的N型缓冲层相隔离；超结漂移区与表面MOS结构Pbody基区不相接触，本发明所提出的一种具有混合导电模式的超结IGBT，经仿真验证可以完全消除传统SJ‑RC‑IGBT的Snapback现象，而且可以通过调整N+集电区与P+集电区的面积比例改变SJ‑VDMOS和SJ‑IGBT两部分的比例，使其兼具SJ‑VDMOS和SJ‑IGBT两者的优点，同时实现反并联二极管的集成，提高器件的整体性能。
Description
技术领域
本发明涉及功率半导体器件技术领域的绝缘栅双极型晶体管(IGBT)，具体为一种具有混合导电模式的超结IGBT器件。
背景技术
VDMOS(Vertical Double-diffusion Metal-Oxide-Semiconductor)是一种多子导电器件，与双极晶体管相比，它的开关速度快、开关损耗小、频率特性好；同时它具有普通MOS器件的优点：输入阻抗高、驱动功率小。此外，由于其本身结构的特点，内部集成一个反并联二极管，使其应用更加简单。由于以上优点，VDMOS已广泛应用于电机调速、逆变器、开关电源、电子开关、高保真音响等领域。但是其导通电阻与击穿电压满足：RON∝BV2.5，随着器件耐压的增高，VDMOS需要更厚的漂移区和更低的漂移区掺杂浓度，使得导通电阻增大，导致较高的通态损耗。超结(Super Junction，SJ)结构VDMOS(如图1所示)是一种漂移区上的结构创新，由满足电荷平衡条件(QP＝QN)的交替P柱区和N柱区组成。其对应的导通电阻与击穿电压满足：RON∝BV1.32，可以同时获得低通态功耗和高阻断电压。但是随着耐压级别的提高，通态损耗仍显著增大。
IGBT(Insulate Gate Bipolar Transistor)是一种双极型导电器件。与VDMOS相比，它的导通损耗更低，同时也具有MOSFET输入阻抗高、控制功率小、驱动电路简单的优点，所以被广泛应用于电磁炉、UPS不间断电源、汽车电子点火器、三相电动机变频器、电焊机开关电源等产品中。但在关断的过程中由于其漂移区中存在大量过剩载流子，造成电流拖尾的现象，影响器件的开关频率。SJ-IGBT(Super Junction Insulate Gate BipolarTransistor)(如图2所示)结合了IGBT和超结结构的优点，具有更低的导通压降和更快的开关频率，是一种极具发展前景的IGBT器件，但是由于其内部没有集成二极管，所以在应用时需要外接一个反并联的二极管，进而增加了IGBT的制造成本，带来封装、焊接等难题，降低了IGBT芯片的可靠性。
2002年E.Napoli等人提出了一种能够实现反向导通的IGBT称为RC-IGBT(ReverseConducting-Insulated Gate Bipolar Transistor)，通过在集电极侧引入N+集电区的方法实现了IGBT和二极管的集成。采用RC结构的SJ-RC-IGBT如图3所示，但是在正向导通时，当其导电模式由单极性转换成双极性时出现负阻(Snapback)现象，这将使IGBT在并联应用时不能完全开启，从而存在可靠性方面的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明旨在提供一种具有混合导电模式的超结IGBT器件，在不影响IGBT其他性能参数的条件下，能使其形成同时具有单极性和双极性两种导电机制的混合导电模式，从而避免传统RC-IGBT由单极性转换成双极性导电时带来的电流突变，从而消除Snapback现象，同时内部集成反并联二极管，提高功率器件的集成度和可靠性。
为实现上述发明目的，本发明技术方案如下：
一种具有混合导电模式的超结IGBT器件，包括相间排列的N+集电区和P型集电区，在所述N+集电区和P型集电区上表面具有N型缓冲层，所述N型缓冲层上表面具有由超结N柱区和超结P柱区组成的超结漂移区，在所述超结漂移区表面具有由N+源区、P+接触区、多晶硅栅电极、发射极、Pbody基区组成的沟槽MOS结构，在器件下表面还具有集电极，在所述N+集电区和P型集电区之间具有二氧化硅层，所述二氧化硅层的下表面与集电极相接触，二氧化硅层的上表面深入N型缓冲层和超结漂移区并与超结P柱区相接触，所述二氧化硅层将超结P柱区两边的N型缓冲层相隔离；所述超结漂移区与表面MOS结构Pbody基区不相接触。
如图4～9所示，本发明在如图3所示的传统SJ-RC-IGBT的基础上，背面N+集电区与P型集电区之间引入二氧化硅层，将器件分为SJ-IGBT和SJ-VDMOS两部分。在正向导通状态下，当集电极侧的外加电压小于集电结的正向压降时，导电模式为单极性，电子通过沟道、N柱区到达N+集电区；当集电极的外加电压逐渐增大，并大于集电结正向压降后，SJ-IGBT区域开始向漂移区注入空穴从而发生电导调制效应，并且逐渐扩散至SJ-VDMOS区域，使得整个器件载流子浓度增大，正向导通压降降低。由于P柱区与N柱区形成的电子势垒以及二氧化硅层阻止了SJ-IGBT区域的电子流向N+集电区，使得SJ-IGBT区域不受SJ-VDMOS区域的影响，消除了Snapback现象。由于该器件同时存在单极性导电区(SJ-VDMOS区域)和双极性导电区(SJ-IGBT区域)，电流不会出现传统SJ-RC-IGBT由单极性转换成双极性导电的突变过程，所以不存在Snapback现象。由于新结构自身的导电模式特点，可以在低电流条件下应用SJ-VDMOS区域正向导通对应的单极性导电模式，在高电流条件下应用SJ-VDMOS区域与SJ-IGBT区域均正向导通对应的混合导电模式。在本发明对应的结构图4～9中，
SJ-VDMOS和SJ-IGBT两个部分依次间隔排列，可以根据自身需要，改变两部分所占面积的比例，如果需要低正向压降，则可以将SJ-IGBT区域增大，如果需要快关断速度，则可以将SJ-VDMOS区域增大，因此正向导通压降与关断损耗可以实现更好的折衷关系。此外，由于SJ-VDMOS区域自身集成反并联二极管，所以整个器件实现了二极管的集成，增强了器件的可靠性。
作为优选方式，在所述超结漂移区与表面MOS结构Pbody基区之间还具有N型载流子存储层，所述N型载流子存储层的浓度不小于超结N柱区。
作为优选方式，所述二氧化硅层中还具有多晶硅电极，所述多晶硅电极的下表面与集电极相接触。
作为优选方式，所述二氧化硅层的宽度小于超结P柱区的宽度。
作为优选方式，所述超结漂移区结构是半超结结构。
作为优选方式，所述沟槽MOS结构是平面栅结构。
作为优选方式，所述二氧化硅层的材料是氮化硅(Si3N4)、二氧化铪(HfO2)、三氧化二铝(Al2O3)等高介电常数介质材料其中的一种。
本发明的基本原理如下：本发明提出的一种具有混合导电模式的超结IGBT，如图6所示，是在传统SJ-RC-IGBT(如图3所示)的基础上，背面N+集电区与P型集电区之间引入二氧化硅层，将器件分为SJ-IGBT和SJ-VDMOS两部分。在正向导通状态下，当集电极侧的外加电压小于集电结的正向压降时，导电模式为单极性，电子通过沟道、N柱区到达N+集电区。当集电极上的外加电压逐渐增大，并大于集电结正向压降后，SJ-IGBT区域开始向漂移区注入空穴从而发生电导调制效应，由于P柱区与N柱区形成的电子势垒以及二氧化硅层阻止了SJ-IGBT区域的电子流向N+集电区，使得SJ-IGBT区域不受SJ-VDMOS区域的影响，消除了Snapback现象。当集电极电压继续增加，电导调制效应继续增强，空穴逐渐扩散至SJ-VDMOS区域，使得整个器件载流子浓度增大，正向导通压降降低。由于该器件同时存在单极性导电区(SJ-VDMOS区域)和双极性导电区(SJ-IGBT区域)，电流不会出现传统SJ-RC-IGBT由单极性转换成双极性导电的突变过程，所以不存在Snapback现象。所述超结漂移区与表面MOS结构Pbody基区之间N型载流子存储层的存在进一步减小了正向导通压降并改善了器件的载流子浓度分布，进一步改善了关断性能。本发明对应的结构图6中，SJ-VDMOS和SJ-IGBT两个部分依次间隔排列，可以根据自身需要，改变两部分所占面积的比例，如果需要低正向压降，则可以将SJ-IGBT区域增大，如果需要快关断速度，则可以将SJ-VDMOS区域增大，因此正向导通压降和关断损耗可以实现更好的折衷。此外，由于SJ-VDMOS区域自身集成反并联二极管，所以整个器件实现了反并联二极管的集成，增强了器件的可靠性以及降低制造成本。
为了可以从性能参数上比较新结构的优点，将提出的一种具有混合导电模式的超结IGBT(如图6所示)与传统SJ-VDMOS(如图1所示)、传统SJ-IGBT(如图2所示)、传统SJ-RC-IGBT(如图3所示)进行仿真。在仿真参数中，耐压级别为1200V，硅片厚度取为100um，元胞长度为8um，采用8个元胞并联的方式，总长度为64um。超结的N柱区、P柱区的掺杂浓度均为5×1015cm-3，电子、空穴的寿命依次为8us、28us，环境温度取为300K。
图10是传统SJ-IGBT、传统SJ-VDMOS、传统SJ-RC-IGBT以及本发明提出的一种具有混合导电模式的超结IGBT的I-V曲线对比图。传统SJ-VDMOS为单极性导电模式。在电流密度为100A/cm2时正向导通压降高达2.5V，在反向电流密度为-100A/cm2时，其反向导通压降仅为-0.87V。传统SJ-IGBT为双极性导电模式。在电流密度为100A/cm2时，正向导通压降仅为1.1V，但是由于内部没有集成二极管，所以不能反向导通。传统SJ-RC-IGBT由于集电区由P+区和N+区组成，当其由单极性转为双极性导电时，电流迅速增大，发生Snapback现象，影响器件的稳定性能。在电流密度为100A/cm2时，其正向导通压降为1.9V。在反向电流密度为-100A/cm2时反向导通压降为-1V。提出的一种具有混合导电模式的SJ-RC-IGBT在电流密度为100A/cm2时，其正向导通压降仅为1.9V，在反向电流密度为-100A/cm2时，反向导通压降只有-0.9V。在不影响其他参数的基础上，其不存在Snapback现象，并且具有反向导通性能。
图11是不同的耐压等级下传统SJ-RC-IGBT与本发明提出的一种具有混合导电模式的超结IGBT的I-V曲线对比图。从图中可以看出，耐压等级越高，传统SJ-RC-IGBT的Snapback现象越严重，而提出的一种具有混合导电模式的SJ-RC-IGBT在各电压等级下均不存在Snapback现象。
图12是超结N柱区和P柱区的浓度对传统SJ-RC-IGBT和本发明提出的一种具有混合导电模式的超结IGBT正向导通特性的影响图。从图中可以看出，对于传统SJ-RC-IGBT而言，虽然可以通过增加超结N柱和P柱的浓度减弱Snapback现象，但是该现象依旧存在。而对于提出的一种具有混合导电模式的SJ-RC-IGBT，一直未出现Snapback现象。
图13是在半超结条件下，传统SJ-RC-IGBT与本发明提出的一种具有混合导电模式的超结IGBT的导通曲线对比图。Dn是超结N柱和P柱与载流子积累层的距离，当Dn为0时即全超结，Dn增大后转为半超结。从图中可以看出，Dn越大，传统SJ-RC-IGBT的Snapback现象越严重，而提出的一种具有混合导电模式的SJ-RC-IGBT始终不存在Snapback现象。
图14是在相同的集电极电压下，传统SJ-IGBT、传统SJ-RC-IGBT以及本发明提出的一种具有混合导电模式的超结IGBT的导电机理对比图。对于传统SJ-RC-IGBT而言，当VCE＝0.7V时，P+集电区/N型缓冲层结的压降仅为0.29V，当VCE＝2.3V时P+集电区/N型缓冲层结的压降约为0.7V，此时导电模式由单极性转换为双极性，存在Snapback现象。对于SJ-IGBT和提出的一种具有混合导电模式的SJ-RC-IGBT，当VCE＝0.7V时，P+集电区/N型缓冲层结的压降分别为0.65V和0.62V，即：P+集电区/N型缓冲层结接近导通，器件即将进入双极性导电模式。随着VCE继续增大，P+集电区/N型缓冲层结的压降在大于0.7V后均趋于饱和，所以提出的一种具有混合导电模式的SJ-RC-IGBT正向导通的工作机理与SJ-IGBT相似。图13中右下角的小插图是在不同集电极电压下，提出的一种具有混合导电模式的SJ-RC-IGBT的I-V曲线图，从图中可以看出，正向导通电流由单极性导电电流(图中SJ-VDMOS部分)、双极性导电电流(图中SJ-IGBT部分)两部分构成，当外加电压低于4.5V时，电流以单极性导电为主，双极性导电为辅，当外加电压大于4.5V时，电流以双极性导电为主，单极性导电为辅。
图15是P+集电区相对于总集电区的面积比例对本发明提出的一种具有混合导电模式的超结IGBT导通特性的影响图。P：total越大，即P+集电区面积越大，则SJ-IGBT部分占据面积越大，SJ-VDMOS部分对应越小。在正向导通时，SJ-IGBT的双极性导电越显著，正向导通压降越低。但是P+集电区面积的变化对反向导通二极管的性能影响甚微。
图16是传统SJ-IGBT、传统SJ-VDMOS以及本发明提出的一种具有混合导电模式的超结IGBT的电流关断曲线对比图。从图中可以看出，传统SJ-IGBT由于缺少N+集电区对载流子的抽取，关断速度最慢。传统SJ-VDMOS由于N+集电区对载流子的抽取，关断速度最快。对提出的一种具有混合导电模式的SJ-RC-IGBT而言，可以改变N+集电区的面积比例改变其关断性能。N：total越大，即N+集电区面积越大，则SJ-VDMOS部分占据面积越大，SJ-IGBT部分对应越小。在关断过程中，SJ-VDMOS对剩余载流子的抽取效果越发显著，关断时间明显减小。
综上所述，本发明所提出的一种具有混合导电模式的超结IGBT，经仿真验证可以完全消除传统SJ-RC-IGBT的Snapback现象，而且可以通过调整N+集电区与P+集电区的面积比例改变SJ-VDMOS和SJ-IGBT两部分的比例，使其兼具SJ-VDMOS和SJ-IGBT两者的优点，同时实现反并联二极管的集成，提高器件的整体性能。
附图说明
图1是传统槽栅SJ-VDMOS的结构示意图。
图2是传统槽栅SJ-IGBT的结构示意图。
图3是传统槽栅SJ-RC-IGBT的结构示意图。
图4是本发明实施例1的一种具有混合导电模式的槽栅超结IGBT器件结构示意图。
图5是本发明实施例2的一种具有混合导电模式的平面栅超结IGBT器件结构示意图。
图6是本发明实施例3的一种具有混合导电模式的具有载流子存储层的槽栅超结IGBT器件结构示意图。
图7是本发明实施例4的一种具有混合导电模式的槽栅半超结IGBT的结构示意图。
图8是本发明实施例5的一种具有混合导电模式的槽栅超结IGBT的结构示意图。
图9是本发明实施例6的一种具有混合导电模式的槽栅超结IGBT器件的结构示意图。
图10是传统SJ-IGBT、传统SJ-VDMOS、传统SJ-RC-IGBT以及提出的一种具有混合导电模式的超结IGBT的I-V曲线对比图。
图11是在600V、1200V、1700V三个耐压等级下，传统SJ-RC-IGBT与提出的一种具有混合导电模式的超结IGBT的Snapback现象的对比图。
图12是超结N柱区和P柱区的浓度对传统SJ-RC-IGBT与提出的一种具有混合导电模式的超结IGBT的正向导通特性的影响图。
图13是在半超结条件下，传统SJ-RC-IGBT与提出的一种具有混合导电模式的超结IGBT导通曲线对比图。
图14是在相同的集电极电压下，传统SJ-IGBT、传统SJ-RC-IGBT以及提出的一种具有混合导电模式的超结IGBT的导电机理对比图。
图15是P型集电区相对于总集电区的面积比例对提出的一种具有混合导电模式的超结IGBT的导通特性的影响图。
图16是传统SJ-IGBT、传统SJ-VDMOS以及提出的一种具有混合导电模式的超结IGBT的电流关断曲线对比图。
1为N+源区，2为P+接触区，3为多晶硅栅电极，4为发射极，5为Pbody基区，6为N型载流子存储层，7为超结N柱区，8为超结P柱区，9为N型缓冲层，10为N+集电区，11为集电极，12为P型集电区，13为二氧化硅层，14为多晶硅电极，15为N型漂移区。
在图10～16中，conventional SJ-VDMOS是传统SJ-VDMOS，conventional SJ-IGBT是传统SJ-IGBT，conventional SJ-RC-IGBT是传统SJ-RC-IGBT，mixed mode SJ-RC-IGBT是提出的一种具有混合导电模式的超结IGBT。Diode mode是反向导通二极管模式，Dn是超结N柱和P柱与载流子积累层的距离，P：total是P+集电区相对于总集电区的面积比例，N：total是N+集电区相对于总集电区的面积比例。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种具有混合导电模式的超结IGBT器件，包括相间排列的N+集电区10和P型集电区12，在所述N+集电区10和P型集电区12上表面具有N型缓冲层9，所述N型缓冲层9上表面具有由超结N柱区7和超结P柱区8组成的超结漂移区，在所述超结漂移区表面具有由N+源区1、P+接触区2、多晶硅栅电极3、发射极4、Pbody基区5组成的沟槽MOS结构，在器件下表面还具有集电极11，在所述N+集电区10和P型集电区12之间具有二氧化硅层13，所述二氧化硅层13的下表面与集电极11相接触，二氧化硅层13的上表面深入N型缓冲层9和超结漂移区并与超结P柱区8相接触，所述二氧化硅层13将超结P柱区8两边的N型缓冲层9相隔离；所述超结漂移区与表面MOS结构Pbody基区5不相接触。
实施例2
如图5所示，本例与实施例1的区别在于，所述沟槽MOS结构是平面栅结构。
实施例3
如图6所示，本例与实施例1的区别在于，在所述超结漂移区与表面MOS结构Pbody基区5之间还具有N型载流子存储层6，所述N型载流子存储层6的浓度不小于超结N柱区7。与实施例1相比，本实施例可进一步减小导通压降并改善器件的关断性能。
实施例4
如图7所示，本例与实施例3的区别在于，所述超结漂移区结构是半超结结构。
实施例5
如图8所示，本例与实施例3的区别在于，所述二氧化硅层13的宽度小于超结P柱区8的宽度。并且其位置可以根据需要进行调整。
实施例6
如图9所示，本例与实施例3的区别在于，所述二氧化硅层13中还具有多晶硅电极14，所述多晶硅电极14的下表面与集电极11相接触。在器件关断时，由于二氧化硅层13内外两侧多晶硅电极14和超结N柱区7以及N型缓冲层9之间的电位差，可在靠近二氧化硅层13的超结N柱区7和N型缓冲层9中形成电子的积累，形成电子快速抽取的路径，提高器件的关断速度，减小关断损耗。
本发明的技术方案仅以N沟道器件为例进行说明，仅需对各区的掺杂类型进行互换，本发明同样适用于P沟道器件。本发明介质材料不局限于二氧化硅，还包括：氮化硅(Si3N4)、二氧化铪(HfO2)、三氧化二铝(Al2O3)等介质材料。所述半导体材料可以硅，还可以是碳化硅、氮化镓、金刚石等宽禁带材料。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种具有混合导电模式的超结IGBT器件，包括相间排列的N+集电区(10)和P型集电区(12)，在所述N+集电区(10)和P型集电区(12)上表面具有N型缓冲层(9)，所述N型缓冲层(9)上表面具有由超结N柱区(7)和超结P柱区(8)组成的超结漂移区，在所述超结漂移区表面具有由N+源区(1)、P+接触区(2)、多晶硅栅电极(3)、发射极(4)、Pbody基区(5)组成的沟槽MOS结构，在器件下表面还具有集电极(11)，其特征在于：在所述N+集电区(10)和P型集电区(12)之间具有二氧化硅层(13)，所述二氧化硅层(13)的下表面与集电极(11)相接触，二氧化硅层(13)的上表面深入N型缓冲层(9)和超结漂移区并与超结P柱区(8)相接触，所述二氧化硅层(13)将超结P柱区(8)两边的N型缓冲层(9)相隔离；所述超结漂移区与表面MOS结构Pbody基区(5)不相接触。
2.根据权利要求1所述的一种具有混合导电模式的超结IGBT器件，其特征在于：在所述超结漂移区与表面MOS结构Pbody基区(5)之间还具有N型载流子存储层(6)，所述N型载流子存储层(6)的浓度不小于超结N柱区(7)。
3.根据权利要求1所述的一种具有混合导电模式的超结IGBT器件，其特征在于：所述二氧化硅层(13)中还具有多晶硅电极(14)，所述多晶硅电极(14)的下表面与集电极(11)相接触。
4.根据权利要求1或3所述的一种具有混合导电模式的超结IGBT器件，其特征在于：所述二氧化硅层(13)的宽度小于超结P柱区(8)的宽度。
5.根据权利要求1所述的一种具有混合导电模式的超结IGBT器件，其特征在于：所述超结漂移区结构是半超结结构。
6.根据权利要求1所述的一种具有混合导电模式的超结IGBT，其特征在于：所述沟槽MOS结构是平面栅结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711020958.7A CN107768429B (zh) | 2017-10-27 | 2017-10-27 | 一种具有混合导电模式的超结igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711020958.7A CN107768429B (zh) | 2017-10-27 | 2017-10-27 | 一种具有混合导电模式的超结igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107768429A true CN107768429A (zh) | 2018-03-06 |
| CN107768429B CN107768429B (zh) | 2020-11-13 |
Family
ID=61270534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711020958.7A Active CN107768429B (zh) | 2017-10-27 | 2017-10-27 | 一种具有混合导电模式的超结igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107768429B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256423A (zh) * | 2018-08-30 | 2019-01-22 | 西安理工大学 | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 |
| CN109411529A (zh) * | 2018-10-30 | 2019-03-01 | 深圳市金鑫城纸品有限公司 | 一种具有超结结构的功率器件及其制作方法 |
| CN110265299A (zh) * | 2019-05-17 | 2019-09-20 | 厦门芯达茂微电子有限公司 | 一种反向导通场截止型超结igbt及其制作方法 |
| CN110444584A (zh) * | 2019-08-12 | 2019-11-12 | 电子科技大学 | 一种具有超结的逆导型igbt |
| CN112054022A (zh) * | 2019-06-07 | 2020-12-08 | 英飞凌科技股份有限公司 | 半导体器件以及包括半导体器件的半导体装置 |
| WO2021184172A1 (zh) * | 2020-03-17 | 2021-09-23 | 华为技术有限公司 | 一种绝缘栅双极型晶体管、电机控制器及汽车 |
| WO2021248494A1 (zh) * | 2020-06-12 | 2021-12-16 | 华为数字能源技术有限公司 | 一种超结逆导型绝缘栅双极晶体管及电动汽车电极控制器 |
| CN114256330A (zh) * | 2021-12-22 | 2022-03-29 | 电子科技大学 | 一种超结igbt终端结构 |
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN116247055A (zh) * | 2023-05-12 | 2023-06-09 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
| CN116314309A (zh) * | 2023-05-23 | 2023-06-23 | 四川奥库科技有限公司 | 逆导型igbt器件的背面栅结构及其加工方法 |
| CN116504812A (zh) * | 2023-05-23 | 2023-07-28 | 上海陆芯电子科技有限公司 | 一种超结igbt功率器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| CN104037208A (zh) * | 2014-06-24 | 2014-09-10 | 江苏中科君芯科技有限公司 | 一种双模式绝缘栅晶体管 |
| CN104350602A (zh) * | 2012-05-29 | 2015-02-11 | 三菱电机株式会社 | 绝缘栅型双极晶体管 |
| CN104779279A (zh) * | 2015-04-10 | 2015-07-15 | 电子科技大学 | 一种能抑制负阻效应的rc-igbt |
| US20160233331A1 (en) * | 2008-09-30 | 2016-08-11 | Infineon Technologies Austria Ag | Power mosfet semiconductor |
| CN106463503A (zh) * | 2014-04-17 | 2017-02-22 | 罗姆股份有限公司 | 半导体装置 |
-
2017
- 2017-10-27 CN CN201711020958.7A patent/CN107768429B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US20160233331A1 (en) * | 2008-09-30 | 2016-08-11 | Infineon Technologies Austria Ag | Power mosfet semiconductor |
| CN104350602A (zh) * | 2012-05-29 | 2015-02-11 | 三菱电机株式会社 | 绝缘栅型双极晶体管 |
| CN106463503A (zh) * | 2014-04-17 | 2017-02-22 | 罗姆股份有限公司 | 半导体装置 |
| CN104037208A (zh) * | 2014-06-24 | 2014-09-10 | 江苏中科君芯科技有限公司 | 一种双模式绝缘栅晶体管 |
| CN104779279A (zh) * | 2015-04-10 | 2015-07-15 | 电子科技大学 | 一种能抑制负阻效应的rc-igbt |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256423B (zh) * | 2018-08-30 | 2022-02-18 | 西安理工大学 | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 |
| CN109256423A (zh) * | 2018-08-30 | 2019-01-22 | 西安理工大学 | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 |
| CN109411529A (zh) * | 2018-10-30 | 2019-03-01 | 深圳市金鑫城纸品有限公司 | 一种具有超结结构的功率器件及其制作方法 |
| CN109411529B (zh) * | 2018-10-30 | 2021-09-21 | 南京多基观测技术研究院有限公司 | 一种具有超结结构的功率器件及其制作方法 |
| CN110265299A (zh) * | 2019-05-17 | 2019-09-20 | 厦门芯达茂微电子有限公司 | 一种反向导通场截止型超结igbt及其制作方法 |
| CN112054022A (zh) * | 2019-06-07 | 2020-12-08 | 英飞凌科技股份有限公司 | 半导体器件以及包括半导体器件的半导体装置 |
| CN110444584A (zh) * | 2019-08-12 | 2019-11-12 | 电子科技大学 | 一种具有超结的逆导型igbt |
| EP4109559A4 (en) * | 2020-03-17 | 2023-04-05 | Huawei Technologies Co., Ltd. | BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE, ENGINE CONTROL UNIT FOR A MOTOR VEHICLE |
| WO2021184172A1 (zh) * | 2020-03-17 | 2021-09-23 | 华为技术有限公司 | 一种绝缘栅双极型晶体管、电机控制器及汽车 |
| JP7486599B2 (ja) | 2020-03-17 | 2024-05-17 | 華為技術有限公司 | 絶縁ゲートバイポーラトランジスタ、モータ制御ユニット、及び車両 |
| WO2021248494A1 (zh) * | 2020-06-12 | 2021-12-16 | 华为数字能源技术有限公司 | 一种超结逆导型绝缘栅双极晶体管及电动汽车电极控制器 |
| CN114256330A (zh) * | 2021-12-22 | 2022-03-29 | 电子科技大学 | 一种超结igbt终端结构 |
| CN114256330B (zh) * | 2021-12-22 | 2023-05-26 | 电子科技大学 | 一种超结igbt终端结构 |
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN116247055A (zh) * | 2023-05-12 | 2023-06-09 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
| CN116314309A (zh) * | 2023-05-23 | 2023-06-23 | 四川奥库科技有限公司 | 逆导型igbt器件的背面栅结构及其加工方法 |
| CN116314309B (zh) * | 2023-05-23 | 2023-07-25 | 四川奥库科技有限公司 | 逆导型igbt器件的背面栅结构及其加工方法 |
| CN116504812A (zh) * | 2023-05-23 | 2023-07-28 | 上海陆芯电子科技有限公司 | 一种超结igbt功率器件 |
| CN116504812B (zh) * | 2023-05-23 | 2024-05-28 | 上海陆芯电子科技有限公司 | 一种超结igbt功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107768429B (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107768429A (zh) | 一种具有混合导电模式的超结igbt器件 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| Duan et al. | Analysis of the novel snapback-free LIGBT with fast-switching and improved latch-up immunity by TCAD simulation | |
| CN103579230A (zh) | 半导体功率器件 | |
| Cao et al. | Novel superjunction LDMOS with a high-K dielectric trench by TCAD simulation study | |
| CN110400840A (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| Pathirana et al. | Low-loss 800-V lateral IGBT in bulk Si technology using a floating electrode | |
| CN103579231A (zh) | 半导体功率器件 | |
| Sun et al. | Novel snapback-free SOI LIGBT with shorted anode and trench barriers | |
| Sun et al. | A carrier stored SOI LIGBT with ultralow ON-state voltage and high current capability | |
| Hu et al. | A Novel Double-RESURF SOI-LIGBT With Improved $ V_ {\mathrm {\scriptscriptstyle ON}}-{E} _ {\mathrm {\scriptscriptstyle OFF}} $ Tradeoff and Low Saturation Current | |
| He et al. | Ultralow turn-OFF loss SOI LIGBT with p-buried layer during inductive load switching | |
| Oh et al. | A snap-back suppressed shorted-anode lateral trench insulated gate bipolar transistor (LTIGBT) with insulated trench collector | |
| Zhu et al. | 700V thin SOI-LIGBT with high current capability | |
| Deng et al. | A snapback-free reverse conducting insulated-gate bipolar transistor with discontinuous field-stop layer | |
| Vaidya et al. | Lateral variation-doped insulated gate bipolar transistor for low on-state voltage with low loss | |
| CN108063158A (zh) | 一种具有槽型氧化层和横向超结的ldmos器件 | |
| Zhang et al. | Optimization of ${V} _ {\text {CE}} $ Plateau for Deep-Oxide Trench SOI Lateral IGBT During Inductive Load Turn-OFF | |
| Green et al. | Performance analysis of the segment npn anode LIGBT | |
| Park | Novel power devices for smart power applications | |
| Chen et al. | Bulk electron accumulation ldmos with extended superjunction gate | |
| Wang et al. | A simulation study on a novel trench SJIGBT | |
| Liu et al. | Novel 200V power devices with large current capability and high reliability by inverted HV-well SOI technology | |
| CN105161527B (zh) | 利用一种表面耐压层结构的绝缘栅双极型器件 | |
| CN107785414A (zh) | 具有混合导电模式的横向功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |