CN116504812A - 一种超结igbt功率器件 - Google Patents

一种超结igbt功率器件 Download PDF

Info

Publication number
CN116504812A
CN116504812A CN202310584217.0A CN202310584217A CN116504812A CN 116504812 A CN116504812 A CN 116504812A CN 202310584217 A CN202310584217 A CN 202310584217A CN 116504812 A CN116504812 A CN 116504812A
Authority
CN
China
Prior art keywords
type
region
power device
emitter
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310584217.0A
Other languages
English (en)
Other versions
CN116504812B (zh
Inventor
李嘉楠
潘晓伟
张�杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Luxin Electronic Technology Co ltd
Original Assignee
Shanghai Luxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Luxin Electronic Technology Co ltd filed Critical Shanghai Luxin Electronic Technology Co ltd
Priority to CN202310584217.0A priority Critical patent/CN116504812B/zh
Priority claimed from CN202310584217.0A external-priority patent/CN116504812B/zh
Publication of CN116504812A publication Critical patent/CN116504812A/zh
Application granted granted Critical
Publication of CN116504812B publication Critical patent/CN116504812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种超结IGBT功率器件。该功率器件包括：P型集电区、超结漂移区、P型区、两个第一沟槽和两个第二沟槽；超结漂移区包括P型柱和N型柱并列排布于P型集电区的正面；P型区设置于超结漂移区远离P型集电区的一侧；第一沟槽和第二沟槽至少将P型区隔出P型基区；第一沟槽的内壁设置有第一介质层，内部填充有栅导电层；第二沟槽的内壁设置有第二介质层，内部填充有栅导电层或发射极导电层；发射极金属层设置于P型区远离P型集电区的一侧；发射极金属层靠近P型区的一侧表面设置有至少一个凸出部，至少一凸出部延伸至P型基区内部。本发明实施例的技术方案可平衡功率器件的导通压降与关断损耗之间的调节关系，改善整体电学性能。

Description

一种超结IGBT功率器件
技术领域
本发明实施例涉及半导体器件技术领域，尤其涉及一种超结IGBT功率器件。
背景技术
近几年，超结IGBT功率器件是学术界研究的热门功率半导体器件。超结IGBT功率器件具有更高的漂移区掺杂浓度，可降低器件的正向导通压降。
虽然现有的超结IGBT功率器件具有众多优点，但仍存在着功率器件固有的技术难点。其中的一个技术难点在于导通压降与关断损耗之间的调节关系，若降低功率器件的关断损耗，会导致导通压降提高；若降低功率器件的导通压降，则会增加功率器件的开关损耗，降低击穿电压。
发明内容
本发明提供一种超结IGBT功率器件，以更好地平衡功率器件的导通压降与关断损耗及击穿电压之间的调节关系。
根据本发明的一方面，提供了一种超结IGBT功率器件，包括：
P型集电区；
超结漂移区，所述超结漂移区包括P型柱和N型柱，所述P型柱和所述N型柱并列排布于所述P型集电区的正面；
P型区，所述P型区设置于所述超结漂移区远离所述P型集电区的一侧；
两个第一沟槽和两个第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述P型区并向靠近所述P型集电区方向延伸；所述第一沟槽和所述第二沟槽至少将所述P型区隔出P型基区；
所述第一沟槽的内壁设置有第一介质层，内部填充有栅导电层；所述第二沟槽的内壁设置有第二介质层，内部填充有栅导电层或发射极导电层；
所述发射极金属层设置于所述P型区远离所述P型集电区的一侧；所述发射极金属层靠近所述P型区的一侧表面设置有至少一个凸出部，至少一所述凸出部延伸至所述P型基区内部。
可选地，所述超结漂移区包括第一P型柱和第一N型柱；
所述第一沟槽延伸至所述第一N型柱内部，所述第二沟槽延伸至所述第一P型柱内部。
可选地，该超结IGBT功率器件，还包括：接发射极P型区；
所述接发射极P型区设置于所述第二沟槽远离所述第一沟槽一侧的所述P型区；
所述凸出部延伸至所述P型基区内部以及所述接发射极P型区内部。
可选地，所述接发射极P型区设置于所述第二沟槽远离所述第一沟槽一侧的所述P型区，以及所述第二沟槽与所述第一沟槽之间的所述P型区；
所述凸出部延伸至对应的所述接发射极P型区内部。
可选地，所述凸出部底部包括P+接触区，所述P+接触区与所述P型基区接触；
在所述P型基区远离所述N型柱一侧的表面向所述P型基区内部延伸设置有N+发射区，所述N+发射区排布于延伸至所述P型基区的所述凸出部的两侧；所述N+发射区靠近所述P型基区一侧的表面、所述P+接触区远离所述P型基区一侧的表面与所述P型基区远离所述P型集电区一侧的表面齐平。
可选地，该超结IGBT功率器件，还包括：第一N型漂移区；
所述第一N型漂移区设置于所述超结漂移区与所述P型区之间；
所述第一沟槽的底部和所述第二沟槽的底部延伸至所述第一N型漂移区内部。
可选地，所述超结漂移区包括第二P型柱和第二N型柱；
或者，所述超结漂移区包括多个第三P型柱和多个第三N型柱；
所述第三P型柱的宽度小于所述第二P型柱的宽度，所述第三N型柱的宽度小于所述第二N型柱的宽度；各所述第三P型柱与各所述第三N型柱交替排布。
可选地，所述第一N型漂移区与所述第二P型柱的高度之和等于第一P型柱的高度，且所述第一N型漂移区与所述第二N型柱的高度之和等于第一N型柱的高度；
或者，所述第一N型漂移区与所述第三P型柱的高度之和等于第一P型柱的高度，且所述第一N型漂移区与所述第三N型柱的高度之和等于第一N型柱的高度。
可选地，该超结IGBT功率器件，还包括：N型场截止层和第二N型漂移区；
所述N型场截止层和所述第二N型漂移区层叠设置于所述P型集电区与所述超结漂移区之间；其中，所述N型场截止层设置于所述P型集电区的正面，所述第二N型漂移区设置于所述N型场截止层远离所述P型集电区的一侧。
可选地，该超结IGBT功率器件，还包括：集电极金属层；
所述集电极金属层设置于所述P型集电区的背面。
本发明实施例的技术方案在超结IGBT功率器件的超结漂移区远离P型集电区的一侧设置P型区，且功率器件包括两个第一沟槽和两个第二沟槽。其中，当第一沟槽内部填充的导电材料形成栅导电层且第二沟槽内部填充的导电材料形成发射极导电层时，可避免功率器件在导通状态下载流子直接从发射极流出，从而增强载流子存储能力，降低功率器件的导通压降；当第一沟槽内部填充的导电材料形成栅导电层且第二沟槽内部填充的导电材料形成栅导电层时，可降低开关速率，提高功率器件的电磁干扰(Electro MagneticInterference，EMI)能力，拓宽应用范围。各第一沟槽和各第二沟槽贯穿P型区设置且间隔排布，将P型区分隔出多个区域。其中，发射极金属层一侧设置的至少一个凸出部延伸至P型区，使得P型区至少包括一个P型基区，其余P型区域可形成P型浮空区。P型浮空区的设置可在功率器件的关断损耗保持现有水平的基础上，进一步增强载流子的存储能力，降低功率器件的导通压降，从而达到平衡导通压降与关断损耗之间关系的效果。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例提供的一种超结IGBT功率器件的结构示意图；
图2是根据本发明实施例提供的又一种超结IGBT功率器件的结构示意图；
图3是根据本发明实施例提供的又一种超结IGBT功率器件的结构示意图；
图4是根据本发明实施例提供的又一种超结IGBT功率器件的结构示意图；
图5是根据本发明实施例提供的一种超结IGBT功率器件的性能对比曲线图；
图6是根据本发明实施例提供的又一种超结IGBT功率器件的结构示意图；
图7是根据本发明实施例提供的又一种超结IGBT功率器件的结构示意图；
图8是根据本发明实施例提供的又一种超结IGBT功率器件的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所述，对于超结IGBT功率器件在导通压降与关断损耗之间互为矛盾的调节关系，由于超结IGBT功率器件为双极型器件，在器件关断时存在少子复合与抽取的过程，导致器件的关断速度较慢，形成拖尾电流。为降低功率器件的关断时间与关断损耗，一方面减少空穴的注入效率，加入场截止层，但会影响器件开启时基区电导调制效应，导致器件的导通压降提高；另一方面可通过增加短阳极结构，加快载流子的抽取速度，但相当于削弱了底部空穴的发射效率，导致功率器件的导通压降增大；若降低功率器件的导通压降，可通过在P型基区下方增加载流子存储层实现，但会导致功率器件的关断损耗增加且击穿电压降低。
基于上述技术问题，本发明实施例提出以下技术方案：
本发明实施例提供一种超结IGBT功率器件。图1为本发明实施例提供的一种超结IGBT功率器件的结构示意图。如图1所示，该超结IGBT功率器件包括：P型集电区10、超结漂移区20、P型区30、两个第一沟槽41和两个第二沟槽42。
超结漂移区20包括P型柱21和N型柱22，P型柱21和N型柱22并列排布于P型集电区10的正面；P型区30设置于超结漂移区20远离P型集电区10的一侧；第一沟槽41和第二沟槽42贯穿P型区30并向靠近P型集电区10方向延伸；第一沟槽41和第二沟槽42至少将P型区30隔出P型基区31；第一沟槽41的内壁设置有第一介质层411，内部填充有栅导电层412；第二沟槽42的内壁设置有第二介质层421，内部填充有栅导电层412或发射极导电层422；发射极金属层50设置于P型区30远离P型集电区10的一侧；发射极金属层50靠近P型区30的一侧表面设置有至少一个凸出部，至少一凸出部延伸至P型基区31内部。
具体地，P型集电区10为P型硅衬底，作为超结IGBT功率器件的集电区。功率器件的超结漂移区20包括P型柱21和N型柱22，P型柱21和N型柱22以一定的顺序并列排布，从而构成超结IGBT功率器件的基本结构。示例性地，图1中示出了超结漂移区20包括两个P型柱21和两个N型柱22的结构，且两个N型柱22相邻排布于两个P型柱21之间。P型柱21和N型柱22也可交替排布，在此不作限制。
示例性地，第一沟槽41内壁设置的第一介质层411和第二沟槽42内壁设置的第二介质层421均为氧化层，以使第一沟槽41和第二沟槽42内部填充的导电材料与外部实现绝缘。其中，第一沟槽41内部填充的导电材料可以接栅极，从而使第一沟槽41中导电材料形成栅导电层412。第二沟槽42内部填充的导电材料可以与发射极连接，使第二沟槽42内部的导电材料形成发射极导电层422；第二沟槽42内部填充的导电材料也可以与栅极连接，使第二沟槽42内部的导电材料形成栅导电层412。示例性地，第一沟槽41和第二沟槽42内部填充的导电材料均为多晶硅。
图2是本发明实施例提供的又一种超结IGBT功率器件的结构示意图。结合图1和图2，其中，图1示出了第二沟槽42内部导电材料与发射极连接的情况，图2示出了第二沟槽42内部导电材料与栅极连接的情况。第一沟槽41和第二沟槽42与发射极金属层50之间设置有钝化层51，以使沟槽中填充的导电材料与发射极金属层50之间在特定连接区域以外的位置形成绝缘，防止发生短路。其中，图1和图2中均未示出第一沟槽41和第二沟槽42分别与相应电极的连接区域。当功率器件处于导通状态时，参见图1，若第二沟槽42内部形成发射极导电层422，则可避免在功率器件处于导通状态下载流子直接从发射极流出，从而增强载流子存储能力，降低功率器件的导通压降；参见图2，若第二沟槽42内部形成栅导电层412，则可提高功率器件的密勒电容，降低开关速率，从而可应用于需求低开关速度的领域。
功率器件结构中包括两个第一沟槽41和两个第二沟槽42，各第一沟槽41和各第二沟槽42均间隔排布，且两个第一沟槽41排布于两个第二沟槽42之间，从而将P型区30划分为5个区域。其中，发射极金属层50设置的至少一个凸出部延伸至P型区30中相应的区域，即形成P型基区31。示例性地，参见图1和图2，发射极金属层50可以包括一个凸出部，且该凸出部延伸至两个第一沟槽41之间的P型区域内部，从而使两个第一沟槽41之间的P型区30形成P型基区31。当对第一沟槽41内部的栅导电层412施加栅极电压时，会在两第一沟槽41之间的P型基区31形成导电通道。其余P型区域中未有凸出部，则形成P型浮空区32。P型浮空区32设置于超结漂移区20与发射极金属层50之间，减少了载流子移动的通道，从而在功率器件的关断损耗保持现有水平的基础上，进一步增强了载流子的存储效应，降低功率器件的导通压降。发射极金属层50也可包括多个凸出部，从而使P型区30中形成多个接发射极P型区，从而在第二沟槽42内部形成栅导电层412时，可使接发射极P型区在导通的情况下耗尽，载流子不易从接发射极P型区流出，增强功率器件的载流子存储能力；同时，由于栅极电容的增大，使得功率器件的开关速度降低，增强功率器件的EMI能力，而接发射极P型区可对开关速度和关断损耗进行补偿。需要说明的是，包含接发射极P型区的超结IGBT功率器件的结构将在下述实施例中进行具体说明，在此不作赘述。
本实施例的技术方案在超结IGBT功率器件的超结漂移区20远离P型集电区10的一侧设置P型区30，且功率器件包括两个第一沟槽41和两个第二沟槽42。其中，当第一沟槽41内部填充的导电材料形成栅导电层412且第二沟槽42内部填充的导电材料形成发射极导电层422时，可避免功率器件在导通状态下载流子直接从发射极流出，从而增强载流子存储能力，降低功率器件的导通压降；当第一沟槽41内部填充的导电材料形成栅导电层412且第二沟槽42内部填充的导电材料形成栅导电层412时，可降低开关速率，提高功率器件的EMI能力，拓宽应用范围。各第一沟槽41和各第二沟槽42贯穿P型区30设置且间隔排布，将P型区30分隔出多个区域。其中，发射极金属层50一侧设置的至少一个凸出部延伸至P型区30，使得P型区30至少包括一个P型基区31，其余P型区域可形成P型浮空区32。P型浮空区32的设置可在功率器件的关断损耗保持现有水平的基础上，进一步增强载流子的存储能力，降低功率器件的导通压降，从而达到平衡导通压降与关断损耗之间关系的效果。
可选地，在上述实施例的基础上，继续参见图1和图2，超结漂移区20包括第一P型柱211和第一N型柱212。第一沟槽41延伸至第一N型柱212内部，第二沟槽42延伸至第一P型柱211内部。
其中，超结漂移区20包括两个第一P型柱211和两个第一N型柱212，各第一P型柱211和各第一N型柱212的高度和宽度均相同。两个第一N型柱212分别与两个第一沟槽41相对应，两个第一P型柱211分别与两个第二沟槽42相对应。将第一沟槽41设置为延伸至对应的第一N型柱212内部，将第二沟槽42设置为延伸至对应的第一P型柱211内部，可降低功率器件的密勒电容，从而提高功率器件的开关速度。
通过调节被第一沟槽41和第二沟槽42分隔的P型区30中不同种类的P型区域的比例分配，可调节功率器件的导通压降和关断损耗之间的关系，以下实施例将对功率器件中各种P型区域的不同分配比例的结构进行说明。
可选地，图3是本发明实施例提供的又一种超结IGBT功率器件的结构示意图。在上述各实施例的基础上，如图3所示，该超结IGBT功率器件还包括：接发射极P型区33。
接发射极P型区33设置于第二沟槽42远离第一沟槽41一侧的P型区30；凸出部延伸至P型基区31内部以及接发射极P型区33内部。
具体地，发射极金属层50设置的凸出部延伸至相应的P型区30时，该P型区30即形成接发射极P型区33。示例性地，参见图3，分别设置于第二沟槽42远离第一沟槽41的一侧的P型区30内部延伸有发射极金属层50的凸出部。因此，这两个P型区域为接发射极P型区33。而第二沟槽42与第一沟槽41之间的两个P型区域中未延伸有凸出部，因此，这两个P型区域仍为P型浮空区32。本实施例将P型浮空区32和接发射极P型区33的比例设置为1:1，使得功率器件在导通状态下，P型浮空区32可阻碍载流子流出，增强载流子存储效应，降低功率器件的导通压降；并且在功率器件处于关断状态下，接发射极P型区33可提供载流子被抽取的通道，增大关断速度，降低关断时间和关断损耗，从而可更好地平衡功率器件的导通压降和关断损耗这一对调节关系互为矛盾的性能，改善功率器件的整体电学性能。
可选地，图4是本发明实施例提供的又一种超结IGBT功率器件的结构示意图。在上述各实施例的基础上，如图4所示，接发射极P型区33设置于第二沟槽42远离第一沟槽41一侧的P型区30，以及第二沟槽42与第一沟槽41之间的P型区30；凸出部延伸至对应的接发射极P型区33内部。
示例性地，在P型区30中，除两第一沟槽41之间的P型基区以外，其余的P型区域均可设置为接发射极P型区33，而不设置P型浮空区32。也就是说，发射极金属层50在与各P型区30对应的位置均设置有凸出部，且凸出部延伸至相应的P型区30内部。如此设置P型区域，可增加载流子被抽取的通道，从而进一步通过功率器件的关断速度，降低功率器件的关断时间和关断损耗。但由于载流子移动的通道增多，使得功率器件的载流子存储效应减弱，在一定程度上增大了导通压降。综上，为保证功率器件的整体性能，优选P型浮空区32和接发射极P型区33比例为1:1的结构。
可选地，在上述各实施例的基础上，继续参见图3和图4，凸出部底部包括P+接触区52，P+接触区52与P型基区31接触。
在P型基区31远离N型柱22一侧的表面向P型基区31内部延伸设置有N+发射区34，N+发射区34排布于延伸至P型基区31的凸出部的两侧；N+发射区34靠近P型基区31一侧的表面、P+接触区52远离P型基区31一侧的表面与P型基区31远离P型集电区10一侧的表面齐平。
示例性地，P+接触区52与发射极金属层50之间形成欧姆接触，在超结IGBT功率器件中的MOS结构中，与N+发射区34形成短接，从而防止寄生三极管导通。
一个可实现的实施例，对于超结IGBT功率器件，超结漂移区20中的P型柱21和N型柱22的掺杂浓度不同，会导致功率器件的正向导通电流密度不同，从而使功率器件呈现不同的导电机制。例如，当P型柱21和N型柱22具有高掺杂浓度时，功率器件呈现单极性导电机制；当P型柱21和N型柱22具有低掺杂浓度时，功率器件呈现双极性导电机制。由于P型柱21与P型区30相接触，因此，当功率器件为单极性导电机制时，P型柱21与P型区30的接触位置为功率器件在关断时提供一条高效的载流子抽取通路。如此设置，单极性导电机制的功率器件相比于双极性导电机制的功率器件，在几乎不损失导通性能的情况下具有更低的关断时间和关断损耗。
示例性地，图5是本发明实施例提供的一种超结IGBT功率器件的性能对比曲线图。其中，第一种结构对应图3所示的P型浮空区32和接发射极P型区33比例为1:1的结构，第二种结构对应图4所示的仅设置有接发射极P型区33而未设置P型浮空区32的结构。对于以上两种超结IGBT功率器件结构，参见图5，横轴表示功率器件的导通压降，纵轴表示功率器件的关断损耗。在该曲线图中，越靠近坐标原点的曲线表明功率器件的整体电学性能越好。其中，曲线01表示第一种结构在单极性导电机制下的性能曲线，曲线02表示第一种结构在双极性导电机制下的性能曲线，曲线03表示第二种结构在单极性导电机制下的性能曲线，曲线04表示第二种结构在双极性导电机制下的性能曲线。由此可知，第一种结构的整体性能优于第二种结构的整体性能，并且功率器件在双极性导电机制下的整体电学性能优于在单极性导电机制下的整体电学性能。
可选地，图6是本发明实施例提供的又一种超结IGBT功率器件的结构示意图。在上述各实施例的基础上，如图6所示，该超结IGBT功率器件还包括：第一N型漂移区60。
第一N型漂移区60设置于超结漂移区20与P型区30之间；第一沟槽41的底部和第二沟槽42的底部延伸至第一N型漂移区60内部。
具体地，在超结漂移区20与P型区30之间设置第一N型漂移区60，可将超结漂移区20与P型区30阻隔开，可避免大部分载流子(如：空穴)被超结漂移区20中的P型柱收集，并通过P型区30直接输送至发射极，从而可提高功率器件的载流子存储效应，降低导通压降。
可选地，图7是本发明实施例提供的又一种超结IGBT功率器件的结构示意图。在上述各实施例的基础上，参见图6和图7，超结漂移区20包括第二P型柱213和第二N型柱214；或者，超结漂移区20包括多个第三P型柱215和多个第三N型柱216。
第三P型柱215的宽度小于第二P型柱213的宽度，第三N型柱216的宽度小于第二N型柱214的宽度；各第三P型柱215与各第三N型柱216交替排布。
具体地，通过在功率器件的超结漂移区20设置宽度较小的第三P型柱215和第三N型柱216，可以在不降低其他电学性能的情况下，拓宽功率器件的电荷平衡窗口。其中，超结IGBT功率器件在电荷处于平衡状态下可达到最高的击穿性能。因此，设置有多个交替排布的第三P型柱215和第三N型柱216的功率器件结构相比于设置第二P型柱213和第二N型柱214的功率器件结构，可具有较大范围的电荷注入窗口，利于实现电荷平衡。
示例性地，对于图6所示的超结IGBT功率器件结构，第一N型漂移区60与第二P型柱213的高度之和等于第一P型柱211的高度，且第一N型漂移区60与第二N型柱214的高度之和等于第一N型柱212的高度；对于图7所示的超结IGBT功率器件结构，第一N型漂移区60与第三P型柱215的高度之和等于第一P型柱211的高度，且第一N型漂移区60与第三N型柱216的高度之和等于第一N型柱212的高度。在超结漂移区20和P型区30之间增加第一N型漂移区60后，使第一N型漂移区60与超结漂移区20的厚度之和与未增加第一N型漂移区60时的超结漂移区20的厚度保持一致，从而不增加功率器件的厚度，使功率器件趋于小型化和薄型化，便于在实际场景中应用。
可选地，图8是本发明实施例提供的又一种超结IGBT功率器件的结构示意图。在上述各实施例的基础上，如图8所示，该超结IGBT功率器件还包括：N型场截止层70和第二N型漂移区80。
N型场截止层70和第二N型漂移区80层叠设置于P型集电区10与超结漂移区20之间；其中，N型场截止层70设置于P型集电区10的正面，第二N型漂移区80设置于N型场截止层70远离P型集电区10的一侧。
其中，增加的N型场截止层70可使超结IGBT功率器件形成场截止型超结IGBT功率器件，从而使功率器件实现在较短的漂移区长度下具有高耐压和低损耗的性能。示例性地，该超结IGBT功率器件还包括：集电极金属层90；集电极金属层90设置于P型集电区10的背面。在P型集电区10的背面设置集电极金属层90，作为该超结IGBT功率器件的集电极。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种超结IGBT功率器件，其特征在于，包括：
P型集电区；
超结漂移区，所述超结漂移区包括P型柱和N型柱，所述P型柱和所述N型柱并列排布于所述P型集电区的正面；
P型区，所述P型区设置于所述超结漂移区远离所述P型集电区的一侧；
两个第一沟槽和两个第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述P型区并向靠近所述P型集电区方向延伸；所述第一沟槽和所述第二沟槽至少将所述P型区隔出P型基区；
所述第一沟槽的内壁设置有第一介质层，内部填充有栅导电层；所述第二沟槽的内壁设置有第二介质层，内部填充有栅导电层或发射极导电层；
所述发射极金属层设置于所述P型区远离所述P型集电区的一侧；所述发射极金属层靠近所述P型区的一侧表面设置有至少一个凸出部，至少一所述凸出部延伸至所述P型基区内部。
2.根据权利要求1所述的超结IGBT功率器件，其特征在于，所述超结漂移区包括第一P型柱和第一N型柱；
所述第一沟槽延伸至所述第一N型柱内部，所述第二沟槽延伸至所述第一P型柱内部。
3.根据权利要求1所述的超结IGBT功率器件，其特征在于，还包括：接发射极P型区；
所述接发射极P型区设置于所述第二沟槽远离所述第一沟槽一侧的所述P型区；
所述凸出部延伸至所述P型基区内部以及所述接发射极P型区内部。
4.根据权利要求3所述的超结IGBT功率器件，其特征在于，所述接发射极P型区设置于所述第二沟槽远离所述第一沟槽一侧的所述P型区，以及所述第二沟槽与所述第一沟槽之间的所述P型区；
所述凸出部延伸至对应的所述接发射极P型区内部。
5.根据权利要求4所述的超结IGBT功率器件，其特征在于，所述凸出部底部包括P+接触区，所述P+接触区与所述P型基区接触；
在所述P型基区远离所述N型柱一侧的表面向所述P型基区内部延伸设置有N+发射区，所述N+发射区排布于延伸至所述P型基区的所述凸出部的两侧；所述N+发射区靠近所述P型基区一侧的表面、所述P+接触区远离所述P型基区一侧的表面与所述P型基区远离所述P型集电区一侧的表面齐平。
6.根据权利要求1所述的超结IGBT功率器件，其特征在于，还包括：第一N型漂移区；
所述第一N型漂移区设置于所述超结漂移区与所述P型区之间；
所述第一沟槽的底部和所述第二沟槽的底部延伸至所述第一N型漂移区内部。
7.根据权利要求6所述的超结IGBT功率器件，其特征在于，所述超结漂移区包括第二P型柱和第二N型柱；
或者，所述超结漂移区包括多个第三P型柱和多个第三N型柱；
所述第三P型柱的宽度小于所述第二P型柱的宽度，所述第三N型柱的宽度小于所述第二N型柱的宽度；各所述第三P型柱与各所述第三N型柱交替排布。
8.根据权利要求7所述的超结IGBT功率器件，其特征在于，所述第一N型漂移区与所述第二P型柱的高度之和等于第一P型柱的高度，且所述第一N型漂移区与所述第二N型柱的高度之和等于第一N型柱的高度；
或者，所述第一N型漂移区与所述第三P型柱的高度之和等于第一P型柱的高度，且所述第一N型漂移区与所述第三N型柱的高度之和等于第一N型柱的高度。
9.根据权利要求1所述的超结IGBT功率器件，其特征在于，还包括：N型场截止层和第二N型漂移区；
所述N型场截止层和所述第二N型漂移区层叠设置于所述P型集电区与所述超结漂移区之间；其中，所述N型场截止层设置于所述P型集电区的正面，所述第二N型漂移区设置于所述N型场截止层远离所述P型集电区的一侧。
10.根据权利要求9所述的超结IGBT功率器件，其特征在于，还包括：集电极金属层；
所述集电极金属层设置于所述P型集电区的背面。
CN202310584217.0A 2023-05-23 一种超结igbt功率器件 Active CN116504812B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310584217.0A CN116504812B (zh) 2023-05-23 一种超结igbt功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310584217.0A CN116504812B (zh) 2023-05-23 一种超结igbt功率器件

Publications (2)

Publication Number Publication Date
CN116504812A true CN116504812A (zh) 2023-07-28
CN116504812B CN116504812B (zh) 2024-05-28

Family

ID=

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004354A1 (de) * 2005-01-31 2006-08-17 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz
CN106997899A (zh) * 2017-03-22 2017-08-01 中山汉臣电子科技有限公司 一种igbt器件及其制备方法
CN107768429A (zh) * 2017-10-27 2018-03-06 电子科技大学 一种具有混合导电模式的超结igbt器件
CN108183130A (zh) * 2017-12-27 2018-06-19 电子科技大学 带有p型埋层的双栅载流子储存性igbt器件
CN108428740A (zh) * 2018-02-13 2018-08-21 株洲中车时代电气股份有限公司 一种具有含虚栅的复合栅结构的igbt芯片
CN108511521A (zh) * 2018-02-13 2018-09-07 株洲中车时代电气股份有限公司 一种具有含虚栅的复合栅结构的igbt芯片的制作方法
CN109920841A (zh) * 2019-03-26 2019-06-21 电子科技大学 一种槽栅双极型晶体管
CN110416294A (zh) * 2019-08-29 2019-11-05 电子科技大学 一种高耐压低损耗超结功率器件
CN111129129A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 陪栅浮空型沟槽栅igbt芯片
CN114050184A (zh) * 2021-11-10 2022-02-15 安徽瑞迪微电子有限公司 低米勒电容功率器件及其制造方法
CN115985942A (zh) * 2023-03-21 2023-04-18 晶艺半导体有限公司 沟槽栅igbt器件和制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004354A1 (de) * 2005-01-31 2006-08-17 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz
CN106997899A (zh) * 2017-03-22 2017-08-01 中山汉臣电子科技有限公司 一种igbt器件及其制备方法
CN107768429A (zh) * 2017-10-27 2018-03-06 电子科技大学 一种具有混合导电模式的超结igbt器件
CN108183130A (zh) * 2017-12-27 2018-06-19 电子科技大学 带有p型埋层的双栅载流子储存性igbt器件
CN108428740A (zh) * 2018-02-13 2018-08-21 株洲中车时代电气股份有限公司 一种具有含虚栅的复合栅结构的igbt芯片
CN108511521A (zh) * 2018-02-13 2018-09-07 株洲中车时代电气股份有限公司 一种具有含虚栅的复合栅结构的igbt芯片的制作方法
CN111129129A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 陪栅浮空型沟槽栅igbt芯片
CN109920841A (zh) * 2019-03-26 2019-06-21 电子科技大学 一种槽栅双极型晶体管
CN110416294A (zh) * 2019-08-29 2019-11-05 电子科技大学 一种高耐压低损耗超结功率器件
CN114050184A (zh) * 2021-11-10 2022-02-15 安徽瑞迪微电子有限公司 低米勒电容功率器件及其制造方法
CN115985942A (zh) * 2023-03-21 2023-04-18 晶艺半导体有限公司 沟槽栅igbt器件和制作方法

Similar Documents

Publication Publication Date Title
US6750508B2 (en) Power semiconductor switching element provided with buried electrode
US7518197B2 (en) Power semiconductor device
US9105680B2 (en) Insulated gate bipolar transistor
EP2942816A1 (en) Semiconductor device
US6710418B1 (en) Schottky rectifier with insulation-filled trenches and method of forming the same
EP1835542A2 (en) Semiconductor device with trench gate
CN101325215B (zh) 绝缘栅双极型晶体管
US20200127128A1 (en) A semiconductor device
KR20130019392A (ko) 개선된 종단 구조 기술로 설계된 고전압 트렌치 dmos 소자
US20150187877A1 (en) Power semiconductor device
CN104347689A (zh) 双沟槽-栅极绝缘栅双极晶体管结构
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
CN103311271B (zh) 电荷补偿半导体器件
US9502547B2 (en) Charge reservoir IGBT top structure
CN114093934B (zh) 一种igbt器件及其制造方法
CN102456690A (zh) 半导体器件及其制造方法
CN101573800A (zh) Pn结及mos电容器混合减低表面场晶体管
CN116404039B (zh) 一种功率半导体器件及其制造方法
JP6182875B2 (ja) 半導体装置及びその駆動方法
CN116504812B (zh) 一种超结igbt功率器件
CN108598152B (zh) 一种超结器件终端结构
CN110911481A (zh) 一种含有浮空区及终止环的逆导型igbt
CN107634094B (zh) 一种绝缘栅双极性晶体管结构及其制造方法
US10483384B2 (en) Transistor device with high current robustness
CN109888004A (zh) Igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant