CN107863380A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107863380A
CN107863380A CN201711349813.1A CN201711349813A CN107863380A CN 107863380 A CN107863380 A CN 107863380A CN 201711349813 A CN201711349813 A CN 201711349813A CN 107863380 A CN107863380 A CN 107863380A
Authority
CN
China
Prior art keywords
section
construction section
insulated gate
gate bipolar
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711349813.1A
Other languages
English (en)
Other versions
CN107863380B (zh
Inventor
J·G·拉文
H-J·舒尔策
R·巴布斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107863380A publication Critical patent/CN107863380A/zh
Application granted granted Critical
Publication of CN107863380B publication Critical patent/CN107863380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括绝缘栅双极性晶体管(IGBT)装置。所述IGBT装置包括发射极侧绝缘栅双极性晶体管结构的第一构造区段和发射极侧绝缘栅双极性晶体管结构的第二构造区段。第一构造区段和第二构造区段被布置在半导体器件的半导体衬底的主表面处。此外，IGBT装置包括集电极层和漂移层。集电极层被布置在半导体衬底的背面表面处，并且漂移层被布置在集电极层与第一构造区段和第二构造区段的发射极侧IGBT结构之间。另外，集电极层包括与第二掺杂区段横向地邻近的第一掺杂区段。第一掺杂区段和第二掺杂区段包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。

Description

半导体器件
本申请是申请日为2014年9月28日、申请号为201410508511.4、题为“半导体器件 和用于形成半导体器件的方法”的发明专利申请的分案申请。
技术领域
实施例涉及用于增加半导体器件的耐用性或生命周期的措施，并且具体而言涉及半导体器件和用于制造半导体器件的方法。
背景技术
电子器件的故障往往是由因大电流而引起的半导体器件的退化或破坏所引起的。例如，在绝缘栅双极性晶体管器件(IGBT)的关机或断开期间，可能出现增加的空穴电流，其可能会导致动态雪崩并且因此导致器件的毁坏。此外，在器件的传导状态中，因器件内的大电流而引起的温度可能在器件之上改变。期望降低因大电流而引起的毁坏的风险。
发明内容
一种实施例涉及一种半导体器件，其包括绝缘栅双极性晶体管装置。该绝缘栅双极性晶体管装置至少包括发射极侧绝缘栅双极性晶体管结构的第一构造区段和发射极侧绝缘栅双极性晶体管结构的第二构造区段。第一构造区段和第二构造区段被布置在半导体器件的半导体衬底的主表面处。此外，绝缘栅双极性晶体管装置包括集电极层和漂移层。集电极层被布置在半导体器件的半导体衬底的背面表面处并且漂移层被布置在集电极层和第一构造区段和第二构造区段的发射极侧绝缘栅双极性晶体管结构之间。另外，集电极层至少包括与第二掺杂区段横向地邻近的第一掺杂区段。第一掺杂区段和第二掺杂区段包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。此外，第一构造区段被定位从而与第一掺杂区段至少部分横向重叠，并且第二构造区段被定位从而与第二掺杂区段至少部分横向重叠。第一构造区段、第一掺杂区段、第二构造区段和第二掺杂区段被构造为使得漂移层的面对第一掺杂区段的部分内的自由电荷载子的第一平均密度与漂移层的面对第二掺杂区段的部分内的自由电荷载子的第二平均密度相差小于半导体器件的接通状态下的自由电荷载子的第二平均密度的20％。
一些实施例涉及一种半导体器件，包括绝缘栅双极性晶体管装置。该绝缘栅双极性晶体管装置包括在半导体器件的半导体衬底的主表面处布置在单元区段内的多个构造区段。多个构造区段中的每个构造区段包括发射极侧绝缘栅双极性晶体管结构。此外，该绝缘栅双极性晶体管装置包括集电极层和漂移层。集电极层被布置在半导体器件的半导体衬底的背面表面处，并且漂移层被布置在集电极层与多个构造区段的发射极侧绝缘栅双极性晶体管结构之间。另外，集电极层包括在半导体器件的半导体衬底的背面表面处的、单元区段内的多个掺杂区段。多个掺杂区段中的掺杂区段至少部分地包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。此外，多个构造区段中的构造区段和多个掺杂区段中的掺杂区段被构造为使得漂移层的面对多个掺杂区段中的相应掺杂区段的部分内的自由电荷载子的平均密度彼此相差小于所述半导体器件的接通状态下的该单元区段内的自由电荷载子的平均密度的20％。
一些实施例涉及一种用于形成半导体器件的方法，该半导体器件包括绝缘栅双极性晶体管装置。该方法包括至少形成被布置在半导体器件的半导体衬底的主表面处的绝缘栅双极性晶体管装置的发射极侧绝缘栅双极性晶体管结构的第一构造区段和绝缘栅双极性晶体管装置的发射极侧绝缘栅双极性晶体管结构的第二构造区段。此外，该方法包括形成被布置在半导体器件的半导体衬底的背面表面处的绝缘栅双极性晶体管装置的集电极层。漂移层被布置在集电极层与第一构造区段和第二构造区段的发射极侧绝缘栅双极性晶体管结构之间。另外，集电极层至少包括与第二掺杂区段横向地邻近的第一掺杂区段，其中所述第一掺杂区段和所述第二掺杂区段包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。第一构造区段被定位从而与第一掺杂区段至少部分横向重叠，并且第二构造区段被定位从而与第二掺杂区段至少部分横向重叠。此外，第一构造区段、第一掺杂区段、第二构造区段和第二掺杂区段被构造为使得漂移层的面对第一掺杂区段的部分内的自由电荷载子的第一平均密度与漂移层的面对第二掺杂区段的部分内的自由电荷载子的第二平均密度相差小于所述半导体器件的接通状态下的自由电荷载子的所述第二平均密度的20％。
通过阅读以下详细描述并且通过查看附图，本领域技术人员将会认识到另外的特征和优势。
附图说明
仅通过示例并且参考附图，将在下文中描述装置和/或方法的一些实施例，附图中：
图1A示出半导体器件的示意横截面；
图1B示出半导体器件的示意横截面；
图2A示出半导体器件的示意横截面；
图2B示出半导体器件的示意横截面；
图3示出绝缘栅双极性晶体管结构的示意图示；
图4示出台面型绝缘栅双极性晶体管结构的示意图示；
图5示出台面型绝缘栅双极性晶体管结构的示意三维图示；
图6示出台面型绝缘栅双极性晶体管结构的示意横截面；
图7示出台面型绝缘栅双极性晶体管结构的示意横截面；
图8A示出台面型绝缘栅双极性晶体管结构的示意横截面；
图8B示出台面型绝缘栅双极性晶体管结构的示意横截面；
图9A至图9C半导体器件的示意顶视图；
图10示出沟槽型绝缘栅双极性晶体管结构的示意横截面；
图11示出沟槽型绝缘栅双极性晶体管结构的示意顶视图；
图12示出沟槽型绝缘栅双极性晶体管结构的示意顶视图；
图13A示出具有指示的台面型传导位置的半导体器件的示意顶视图；
图13B示出具有指示的源极注入物的半导体器件的示意顶视图；
图13C示出通过组合图13A和13B中的半导体器件的半导体器件的示意顶视图；
图14A示出具有指示的源极注入物区段的半导体器件的示意顶视图；
图14B示出具有指示的欧姆接触区段的、图14A中所示的半导体器件的背面的示意顶视图；
图15示出半导体器件的示意横截面；
图16示出半导体器件的背面的示意顶视图；
图17示出指示在具有均匀源极注入物的半导体器件的集电极发射极电压之上的电流密度的示图；
图18示出指示在具有非均匀源极注入物的半导体器件的集电极发射极电压之上的电流密度的示图；
图19示出半导体器件的示意横截面；以及
图20示出用于形成半导体器件的方法的流程图。
具体实施方式
现在将参考在其中图示了一些示例实施例的附图来更全面地描述各种示例实施例。在附图中，线、层和/或区的厚度为了清楚起见可能被夸大。
因此，虽然示例实施例能够由多种修改和替换形式，但是其实施例仅通过附图中的示例示出并且将在下文中详细描述。然而，应当理解，不意图将示例实施例限制与所公开的特定形式，而是相反，示例实施例用来覆盖落入公开内容的范围的各种修改、等效形式和替换形式。同样的数字贯穿附图的描述指代同样的或类似的元件。
应当理解，当元件被称为与另一元件“连接”或“耦合”，则它可以与另一元件直接连接或耦合，或者可能存在居间元件。相反，当元件被称为与另一元件“直接连接”或“直接耦合”，则没有居间元件存在。用来描述元件间的关系的其他言词应当以同样的方式进行解释(例如，“在……之间”相对“直接在……之间”、“与……邻近”相对“与……直接邻近”等)。
本文所使用的术语仅用于描述具体实施例的目的，并且不意图对示例实施例进行限制。如本文所使用的，单数形式“一个”、“一种”和“所述”意图包括复数形式，除非上下文以其他方式清楚地指示。此外，还应当理解术语“包括”、“包含”、“具有”和/或“含有”在本文中被使用时，指定存在所陈述的特征、整数、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或其的群组。
除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有如示例实施例所属的本领域普通技术人员通常所理解的相同的含义。此外，还应当理解，例如，在通常使用的词典中所定义的那些术语，应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应在理想化的或过于正式的意义上进行解释，除非本文中明确地如此定义。
图1A示出根据一个实施例的半导体器件的示意横截面100。半导体器件100包括绝缘栅双极性晶体管装置。绝缘栅双极性晶体管装置至少包括发射极侧绝缘栅双极性晶体管结构的第一构造区段112和发射极侧绝缘栅双极性晶体管结构的第二构造区段114。第一构造区段112和第二构造区段114被布置在半导体器件100的半导体衬底的主表面102处。此外，绝缘栅双极性晶体管装置包括集电极层130和漂移层120。集电极层130被布置在半导体器件100的半导体衬底的背面表面104并且漂移层120被布置在集电极层130和第一构造区段112和第二构造区段114的发射极侧绝缘栅双极性晶体管结构之间。集电极层130至少包括第一掺杂区段132，横向邻近第二掺杂区段134。第一掺杂区段132和第二掺杂区段134包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。另外，第一构造区段112被定位从而与第一掺杂区段132至少部分横向重叠并且第二构造区段114被定位从而与第二掺杂区段134至少部分横向重叠。此外，第一构造区段112、第一掺杂区段132、第二构造区段114和第二掺杂区段134被构造使得漂移层120的面对第一掺杂区段132的部分122内的自由电荷载子的第一平均密度与漂移层120的面对第二掺杂区段134的部分124内的自由电荷载子的第二平均密度相差小于半导体器件100的接通状态下的第二平均密度的20％。
通过在主表面102处、相对背面104的不同掺杂区段实现不同构造的发射极侧绝缘栅双极性晶体管结构，不同的掺杂区段对于自由电荷载子的密度的变化的影响可以至少部分地由发射极侧绝缘栅双极性晶体管结构的不同的构造进行补偿，从而自由电荷载子的平均密度之间的差可以保持为低。以此方式，在接通状态下的半导体衬底的至少一部分上的温度分布可以保持非常均匀。因此，器件的生命周期或耐用性可以被增加。
半导体器件100例如可以通过能够形成发射极侧绝缘栅双极性晶体管结构的任何半导体加工技术来实现。换言之，半导体器件100的半导体衬底例如可以是基于硅的半导体衬底、基于碳化硅的半导体基板、基于砷化镓的半导体衬底或基于氮化镓的半导体。半导体器件100可以主要包括或仅包括绝缘栅双极性晶体管装置(例如，以及边缘终端结构)，或者可以包括另外的电气元件或电路(例如，用于控制绝缘栅双极性晶体管装置的控制单元、或供电单元)。
绝缘栅双极性晶体管装置包括分布在半导体器件100的半导体衬底之上的多个发射极侧绝缘栅双极性晶体管结构。发射极侧绝缘栅双极性晶体管结构可以是布置在绝缘栅双极性晶体管的发射极侧的绝缘栅双极性晶体管结构的部分。例如，第一构造区段112和第二构造区段114的发射极侧绝缘栅双极性晶体管可以各自包括本地区域、源极区域和栅极并且可以共享集电极层130和/或漂移层120。换言之，例如，发射极侧绝缘栅双极性晶体管结构可以包括分开的本体区域、源极区域和栅极，但共同的集电极层130和共同的漂移层120。
绝缘栅双极性晶体管装置包括具有第一电荷载子调整构造的发射极侧绝缘栅双极性晶体管结构的第一构造区段112(例如，横向地分开或横向地邻近)以及具有第二电荷载子调整构造的发射极侧绝缘栅双极性晶体管结构的第二构造区段114。换言之，定位在第一构造区段112内的发射极侧绝缘栅双极性晶体管结构和第二构造区段114的发射极侧绝缘栅双极性晶体管结构包括不同的构造或结构(例如，关于沟道宽度、沟道长度、源极电流、本体区域宽度、沟槽深度或沟槽距离)，以便例如能够提供横向地不同的电荷载子电流或不同的载子约束。可以对各种参数进行调整或选择以便获得所期望的对于第一构造区段112和第二构造区段114的发射极侧绝缘栅双极性晶体管结构的电荷载子电流或载子约束的影响。例如，绝缘栅双极性晶体管装置还可以包括多于两个的具有不同的发射极侧绝缘栅双极性晶体管结构的构造区段。
第一构造区段112和第二构造区段114被布置或定位在半导体器件100的半导体衬底的主表面102处。换言之，第一构造区段112的发射极侧绝缘栅双极性晶体管的至少一部分与第二构造区段114的发射极侧绝缘栅双极性晶体管的至少一部分构建了主表面102一部分(例如，本体区和/或源极区可以被定位在主表面，从而构建了一部分主表面)，或者被定位在主表面102处。例如，第一构造区段112和第二构造区段114可以在主表面102邻近彼此横向地定位，或者另一个构造区段(例如，包括与第一构造区段和第二构造区段的发射极侧绝缘栅双极性晶体管结构不同的发射极侧绝缘栅双极性晶体管结构)可以与第一构造区段112和第二构造区段114横向分开。
半导体衬底的主表面102可以是朝向在半导体表面上方的金属层、绝缘层或钝化层的半导体衬底的半导体表面。与半导体衬底的基本上竖直的边缘(例如，产生在将半导体衬底彼此分离)相比，半导体衬底的主表面102可以是横向延伸的基本上水平的表面。半导体衬底的主表面102可以是基本上平坦的平面(例如，忽略由于制造过程或沟槽的半导体结构的不均匀性)。换言之，半导体衬底的主表面102可以是在半导体材料与半导体衬底上方的绝缘层、金属层或钝化层之间的界面。
换言之，横向方向或横向扩展可以与主表面102基本上相平行地定向，并且竖直方向或竖直扩展可以与主表面102基本上相垂直地定向。
集电极层130可以是表示或形成半导体衬底的背面表面的横向层。集电极层130可以向漂移层120提供第一类型的电荷载子(例如，电子或空穴)的电流并且在半导体器件100的接通状态下从漂移层120接收第二类型的电荷载子(例如，电子或空穴)的电流。例如，集电极层130可以至少部分地与金属层130相接触，从而可以将集电极层连接至外部器件。
漂移层120可以是在集电极层130与第一构造区段112和第二构造区段114的发射极侧绝缘栅双极性晶体管结构之间竖直定位的横向层。例如，漂移层120可以与集电极层130或可选的场阻止层(例如，包括和漂移层相同的传导性类型但是更高的掺杂浓度)相接触。可替换地，可选的场阻止层可以是漂移层120的部分。
漂移层120可以至少主要地包括第一传导性类型(例如，n或p)，并且集电极层130可以至少主要地包括第二传导性类型(例如，p或n)。集电极层130可以主要地包括第二传导性类型，其可以是p掺杂的(例如，通过并入铝离子或硼离子而导致的)，或者可以是n掺杂的(例如，通过并入氮离子、磷离子、砷离子而导致的)。因此，第二传导性类型指示相对的n掺杂或p掺杂。换言之，第一传导性类型可以指示n掺杂并且第二传导性类型指示p掺杂，或者反之。
例如，如果由集电极层130所占用的半导体结构的部分包括超过体积的50％(或者多于70％、多于80％或多于90％)的第二传导性类型的掺杂，并且由漂移层120所占用的半导体结构的部分包括超过体积的50％(或者多于70％、多于80％或多于90％)的第一传导性类型的掺杂，则集电极层130和漂移层120可以主要地包括一种具体传导性类型。
集电极层130包括两个或多个具有至少部分地不同的传导性类型和/或不同的掺杂浓度的掺杂区段。至少第一掺杂区段132和第二掺杂区段134包括不同的传导性类型，或者至少第一掺杂区段132和第二掺杂区段134包括不同的掺杂浓度(例如，在相应的掺杂区段之上的平均或者相应的掺杂区段的最大值)。可替换地或者附加地，至少第一掺杂区段132和第二掺杂区段134包括不同的电荷载子寿命。可以实现不同的电荷载子寿命的区段，从而增加一个或多个区段与邻近区段相比的缺陷密度(例如，通过氦注入)。
第一掺杂区段132和第二掺杂区段134横向邻近彼此地布置。换言之，例如，传导性类型在第一掺杂区段132和第二掺杂区段134之间的边界处改变(例如，产生pn结)，或者掺杂分布在第一掺杂区段132和第二掺杂区段134之间的边界处包括平均掺杂浓度(例如，在相应掺杂区段之上的平均的掺杂浓度之间的或者在相应掺杂区段的最大掺杂浓度之间的平均值)。
例如，漂移层130包括从背面表面104到达漂移层120的具有第一传导性类型的至少一个掺杂区段，与从背面表面104到达漂移层120的具有第二传导性类型的至少一个掺杂区段相邻近(例如，至少在相反的传导区上实现)。可选地，附加地或可替换地，漂移层130可以包括以横向顺序布置的多个掺杂区段，从而具有不同传导性类型的掺杂区段被横向交替地布置(例如，实现多个相反的传导区)。可选地，附加地或可替换地，漂移层130包括从背面表面104到达漂移层120的具有第一掺杂浓度的至少一个掺杂区段，与从背面表面104到达漂移层120的具有第二掺杂浓度的至少一个掺杂区段相邻近(例如，实现具有改进的断开行为的)。
第一构造区段112被定位从而与第一掺杂区段132至少部分横向重叠。换言之，第一构造区段112和第一掺杂区段132被定位在半导体衬底的相反的表面并且至少通过漂移层相互竖直地分开，但是在半导体衬底的顶视图中第一构造区段112至少部分地横向重叠第一掺杂区段132。因此，第一构造区段112至少部分地影响漂移层120的面对第一掺杂区段132的部分。相应地，第二构造区段114和第二掺杂区段134被定位在半导体衬底的相反的表面并且至少通过漂移层相互竖直地分开，但是在半导体衬底的顶视图中第二构造区段114至少部分地横向重叠第二掺杂区段134。因此，第二构造区段114至少部分地影响漂移层120的面对第二掺杂区段134的部分。可选地，第一构造区段112可以至少在整个第一掺杂区段132之上横向延伸，并且/或者第二构造区段114可以至少在整个第二掺杂区段134之上横向延伸，如图1A所示。进一步可选地，第一构造区段112可以包括比第一掺杂区段132更大或更小的横向尺寸，并且/或者第二构造区段114可以包括比第二掺杂区段134更大或更小的横向尺寸。
第一构造区段112(例如，关于发射极侧绝缘栅双极性晶体管结构的构造和尺寸)、第一掺杂区段132(例如，关于传导性类型、掺杂浓度和尺寸)、第二构造区段114(例如，关于发射极侧绝缘栅双极性晶体管结构的构造和尺寸)以及第二掺杂区段134(例如，关于传导性类型、掺杂浓度和尺寸)被构造使得漂移层的面对第一掺杂区段的部分内的自由电荷载子的第一平均密度与漂移层的面对第二掺杂区段的部分内的自由电荷载子的第二平均密度相差小于在半导体器件的接通状态下的第二平均密度的20％(或者小于15％或者小于10％)。
换言之，可以使在主表面102的发射极侧绝缘栅双极性晶体管结构适应于在背面表面104处的局部条件。与相对提供更低的电荷载子电流或导致更高的载子约束的掺杂区段定位的发射极侧绝缘栅双极性晶体管结构相比较，可以相对提供更高的电荷载子电流或导致更低的载子约束的掺杂区段来实现提供更低电荷载子电流或导致更高的载子约束的发射极侧绝缘栅双极性晶体管结构。换言之，背面集电极结构和正面发射极侧绝缘栅双极性晶体管结构的相对应的适应构造的组合能够实现在自由电荷载子的第一平均密度和自由电荷载子的第二平均密度之间的差值可以在半导体器件的接通状态下被保持在第二平均密度的20％以下(或者在15％以下或者在10％以下)。
半导体器件100的接通状态可以是这样的状态，其中绝缘栅双极性晶体管装置(例如，绝缘栅双极性晶体管装置所包括的所有发射极侧绝缘栅双极性晶体管结构的和)提供在半导体器件100的正常或预期操作条件之下的最大总体电流，或者提供额定电流(例如，根据器件的规范)。例如，额定电流可以是这样的电流，器件能够对于多于50％(或者多于70％或者多于90％)的器件将达到的寿命在接通状态下提供该电流。
具体区段内的自由电荷载子的平均密度可以是每体积或每漂移层裸片面积的自由电荷载子的数目(例如，以及在接通状态下到达恒定条件之后的在时间之上的平均)。由于结构上的不均匀性(例如，发射极侧绝缘栅双极性晶体管结构的栅极、源极和/或本体区域的位置，或者掺杂区段的掺杂密度)，所以自由电荷载子的密度可以在漂移层120内改变。然而，漂移层的面对第一掺杂区段132的部分122内的自由电荷载子的(第一)平均密度与漂移层的面对第二掺杂区段134的部分124内的自由电荷载子的(第二)平均密度相差小于第二平均密度的20％。
漂移区120的面对第一掺杂区段132的部分122可以是由比集电极层130的另一部分更靠近第一掺杂区段132定位的漂移层120所占用的体积。相应地，漂移区120的面对第二掺杂区段134的部分124可以是由比集电极层130的另一部分更靠近第二掺杂区段134定位的漂移层120所占用的体积。换言之，如图1A中的虚线所指示的在半导体衬底的横截面中，漂移区120的面对第一掺杂区段132的部分122可以是漂移区120的定位在第一掺杂区段132上方的区域，并且漂移区120的面对第二掺杂区段134的部分124可以是漂移区120的定位在第二掺杂区段134上方的区域。
例如，第一掺杂区段132和第二掺杂区段134可以被构造使得第一掺杂区段132与第二掺杂区段134相比较能够在半导体器件100的接通状态下向(或者从)漂移层120提供(或者接收)电荷载子(电子电流或空穴电流)的更高的平均密度。此外，第一构造区段122的发射极侧绝缘栅双极性晶体管结构和第二构造区段124的发射极侧绝缘栅双极性晶体管结构可以被构造使得第二构造区段124的发射极侧绝缘栅双极性晶体管结构与第一构造区段122的发射极侧绝缘栅双极性晶体管结构相比较能够在半导体器件100的接通状态下向(或者从)漂移层120提供(或者接收)电荷载子或者电荷载子电流(电子电流或空穴电流)的更高的平均密度。换言之，如果在主表面102处的发射极侧绝缘栅双极性晶体管结构将包括均匀的或同等的构造，则第一掺杂区段132可以被构造为与第二掺杂区段134相比较在半导体器件100的接通状态下向漂移层120提供电荷载子或电荷载子电流的更高平均密度。相应地，如果集电极层130将包括均匀的掺杂浓度和传导性类型，则第二构造区段124的发射极侧绝缘栅双极性晶体管结构可以被构造为与第一构造区段122的发射极侧绝缘栅双极性晶体管结构相比较在半导体器件100的接通状态下向漂移层120提供电荷载子或电荷载子电流的更高平均密度。例如，通过至少部分地相对于彼此地布置具有对于电荷载子或电荷载子电流的密度的相反效果的结构，漂移层120的不同区段内的自由电荷载子的平均密度的所得到的变化可以被保持为低。
第一构造区段112、第一掺杂区段132、第二构造区段114和第二掺杂区段134的横向尺寸或延伸可以在很宽的范围内变化。自由电荷载子的横向运动可以处于所使用的半导体材料内的自由电荷载子的扩散长度的范围。可替换地，半导体器件100的半导体衬底的厚度可以在实践中限制扩散长度，因为自由电荷载子可以在到达比半导体器件的厚度显著地更大的横向距离之前到达半导体衬底的背面。
例如，可选地，对于一个或多个上述方面附加地或可替换地，第一构造区段112、第一掺杂区段132、第二构造区段114和第二掺杂区段134可以各自包括多于漂移层120内的自由电荷载子的扩散长度的一半(或者多于一倍或者多于两倍)或者多于半导体器件100的半导体衬底的厚度的一半(或者多于一倍或者多于两倍)的横向尺寸。比漂移层120内的自由电荷载子的扩散长度的一半或者半导体器件100的半导体衬底的厚度的一半大的区段可以导致在漂移层120的面对相应区段的部分中的自由电荷载子的局部密度的显著变化。例如，通过在半导体衬底的相对面实现对应相反的区段，这样的变化可以被避免或者可以被保持为低。
第一构造区段112、第一掺杂区段132、第二构造区段114和第二掺杂区段134可以被布置在半导体衬底上的任意位置。例如，第一构造区段112和第二构造区段114可以被定位在半导体衬底的单元区段内。单元区段区域可以由在半导体衬底的边缘(例如，产生自将半导体衬底与晶片上的其他半导体裸片向分离)围绕半导体衬底的边缘区段(例如，包括边缘终止结构以便减少朝向边缘的电场)所包围。边缘区段可以包括小于半导体衬底的横向宽度的四分之一(或者小于20％或者小于10％)的横向宽度，(例如，但是大于半导体衬底的横向宽度的0.1％、大于1％或者更大5％)。换言之，可以在靠近半导体衬底的中央的区域中实现用于均匀化自由电荷载子的平均密度的措施。
半导体衬底的单元区段可以是在半导体衬底之上横向扩展的区段，其包括或提供多于在绝缘栅双极性晶体管装置的接通状态下流过半导体器件100的绝缘栅双极性晶体管装置的电流的50％(或者多于70％、多于80％或者多于90％)的电流。例如，单元区段的大小可以取决于芯片(即，总芯片大小)的绝对额定电流。
可选地，对于一个或多个上述方面附加地或可替换地，绝缘栅双极性晶体管装置可以包括在半导体器件100的半导体衬底的主表面102处的半导体器件100的单元区段内布置的多个构造区段。此外，集电极层130可以包括在半导体器件100的半导体衬底的背面表面104处的单元区段内的多个掺杂区段。该多个构造区段中的构造区段和该多个掺杂区段中的掺杂区段可以被构造为使得漂移层的面对该多个掺杂区段中的相应掺杂区段的部分内的自由电荷载子的平均密度相互相差小于在半导体器件100的接通状态下的单元区段内的自由电荷载子的平均密度的20％。换言之，可以使主表面102处的发射极侧绝缘栅双极性晶体管结构适应于在单元区段之上的集电极层130内的掺杂区段的分布，从而漂移层120的定位在单元区段的部分内的自由电荷载子的平均密度可以被保持为低。这可以使在单元区段内的温度的变化保持为低。以此方式，例如，通过半导体器件100的可提供或可切换的总电流可以增加并且/或者器件的生命周期或耐用性可以增加。
图1B示出根据一个实施例的半导体器件150的示意横截面150。半导体器件150的实现类似于图1A中所示的实现。然而，交替序列的第一构造区段112和第二构造区段114被布置在主表面102，与在背面表面104处的交替序列的第一掺杂区段132和第二掺杂区段134相对。更多细节和方面关于以上实施例(例如，图1A)进行描述。
图2A示出根据一个实施例的半导体器件200的示意横截面。半导体器件200的实现类似于图1A和图1B中所示的实现。然而，交替序列的第一构造区段112和第二构造区段114被布置在主表面102，与在半导体衬底的单元区段内的背面表面104处的交替序列的第一掺杂区段132和第二掺杂区段134相对。在此情形下，第一掺杂区段132包括轻度p掺杂并且第二掺杂区段包括高度p掺杂。此外，集电极层的掺杂区段在半导体衬底的边缘轻度p掺杂的边缘区段232所围绕，并且构造区段在半导体衬底的边缘处由边缘终止区段216(例如，包括横向边缘终止结构或保护环)所围绕。例如，与高度p掺杂的区段114相对的构造区段114包括这样的发射极侧绝缘栅双发射极侧绝缘栅双极性晶体管结构极性晶体管结构，其能够提供与和轻度p掺杂的区段112相对的构造区段112的发射极侧绝缘栅双极性晶体管结构相比较的电荷载子或电荷载子电流的更低的密度。例如，与导致改进的断开行为的轻度p掺杂的区段112相比较，高度p掺杂的区段114可以在断开期间的更长的时间提供空穴。漂移层120包括低的n掺杂并且n掺杂的场阻止层226被布置在漂移层1210和集电极层之间。更多细节和方面关于以上实施例(例如，图1A和图1B)进行描述。
图2B示出根据一个实施例的半导体器件250的一部分(例如，在左边的半导体衬底的中央和右边的半导体衬底的边缘之间)的横截面。半导体器件250的实现类似于图1A中所示的实现。在此情形下，第一掺杂区段132包括n掺杂(例如，实现相反的传导区段和n短路)并且第二掺杂区段包括高度p掺杂。此外，集电极层的掺杂区段在半导体衬底的边缘由中度到高度p掺杂的边缘区段272所围绕。第一构造区段112通过相对第一掺杂区段132和邻近掺杂区段的边界定位的边界构造区段262与第二构造区段114横向分开。此外，构造区段在半导体衬底的边缘处由边缘终止区段268(例如，包括横向边缘终止结构或保护环)所围绕，并且过渡构造区段266被横向布置在边界构造区段262之一和边缘终止区段268之间。另外，中央构造区段264被邻近第二构造区段114布置并且朝向半导体衬底的中央横向延伸。
第一构造区段112被构造为能够提供第一密度的电荷载子或电荷载子电流(例如，非常低的电流或者甚至零电流，例如，由于非常小的沟道宽度<<<y，或者例如由没有栅极沟槽或者没有实现去饱和沟道的源极区所导致的甚至没有沟道)，第二构造区段114被构造为能够提供第二密度的电荷载子或电荷载子电流(例如，中间电流，例如由于中间沟道宽度y)，边界构造区段262被构造为能够提供第三密度的电荷载子或电荷载子电流(例如，非常高的电流，例如由于大的沟道宽度>>y)，中央构造区段264被构造为能够提供第四密度的电荷载子或电荷载子电流(例如，非常高的电流，例如由于大的沟道宽度>>y)，边缘终止区段268被构造为能够提供第五密度的电荷载子或电荷载子电流(例如，非常低的电流或者甚至零电流，例如由于非常小的沟道宽度<<<y或者甚至没有沟道)，并且过渡构造区段266被构造为能够提供第六密度的电荷载子或电荷载子电流(例如，低的电流，例如由于小的沟道宽度<y或者甚至没有沟道)。可替换地，此外，例如，边界构造区段262或中央构造区段264可以被看作第二构造区段。更一般地，半导体器件250可以包括多个不同的构造区段和多个不同的掺杂区段。更多细节和方面关于以上实施例(例如，图1A和图1B)进行描述。
例如，可以在p型引导区段(例如，在半导体衬底的背面的最大的不间断的p型区段)的至少一部分内实现能够提供高密度的电荷载子或电荷载子的电流(例如，通过增加的沟道宽度)的发射极侧绝缘栅双极性晶体管结构，以便促进绝缘双极型晶体管装置的启动。
由绝缘栅双极性晶体管装置所包括的多个发射极侧绝缘栅双极性晶体管结构的发射极侧绝缘栅双极性晶体管结构可以以各种方式来实施。
图3示出根据一个实施例的绝缘栅双极性晶体管装置350的一部分的示意横截面。绝缘栅双极性晶体管装置350包括这样的半导体结构(例如，基于硅的或基于碳化硅的)，其包括集电极层360、漂移层370、多个本体区域380、多个源极区域385和多个栅极390中的栅极390(例如，具有分布在绝缘栅双极性晶体管装置之上的类似的或同样的结构)。多个源极区域385和漂移层370至少主要地包括第一传导性类型(例如，n或p)和多个本体区域380并且集电极层360至少主要地包括第二传导性类型(例如，p或n)。多个栅极390被布置使得栅极390能够导致经过本体区域380的在源极区域385和漂移层370之间的传导沟道392。栅极390可以通过绝缘层394(例如，栅极氧化层)与至少本体区域380电绝缘。
换言之，第一和第二构造区段的发射极侧绝缘栅双极性晶体管结构各自包括多个本体区域380、多个源极区域385和多个栅极390。多个源极区域385和漂移层370至少主要地包括第一传导性类型并且多个本体区域380和集电极层360至少主要地包括第二传导性类型。此外，多个栅极390被布置成使得栅极390能够导致经过本体区域380的在源极区域385和漂移层370之间的传导沟道392。
例如，如果由集电极层360、漂移层370、多个本体区域380或多个源极区域385所占用的半导体结构的部分包括超过体积的50％(或者多于70％、多于80％或多于90％)的第二传导性类型的掺杂，则集电极层360、漂移层370、多个本体区域380和多个源极区域385可以主要地包括一种具体传导性类型。
多个栅极390可以被布置使得栅极390根据场效应晶体管原理导致经过本体区域380的在源极区域385和漂移层370之间的传导沟道392。换言之，多个栅极390靠近本体区域380进行布置但是通过绝缘层390与本体区域380电绝缘，从而在源极区域385和漂移层370之间的传导沟道392可以通过施加至栅极390的电压进行控制。
第一和第二构造区段可以各自包括多个如图3中所示的类似结构。第一和第二构造区段的栅极390和源极区域385可以被连接至分离的栅极和源极接触件。可替换地，第一和第二构造区段的栅极390和源极区域385可以被连接至共同的源极和/或栅极接触件(例如，从而至少在绝缘栅双极性晶体管装置的接通状态下基本相同的电压被施加至第一和第二构造区段的源极和/或栅极)。
在绝缘栅双极性晶体管装置350的接通状态下，自由电荷载可以被主要地定位在漂移层370内，从而自由电荷载子的平均密度可以通过漂移层内的自由电荷载子的密度来表示。这还对于绝缘栅双极性晶体管装置的其他结构实现方式(例如，沟槽型绝缘栅双极性晶体管装置或者台面型绝缘栅双极性晶体管装置)也可以是有效的。
可以通过注入离子在漂移层370内形成多个本体区域380和多个源极区域385。然而，例如，多个本体区域380和多个源极区域385可以占用漂移层370的仅一小部分，从而漂移层370主要地包括第一传导性类型。可替换地，多个本体区域380可以被沉积在漂移层370上面，从而多个本体区域380可以是本体层的部分。此外，可以通过注入离子将多个源极区域385实现在本体层内。
可以以各种方式来布置集电极层360、漂移层370、多个本体区域380、多个单元区域385和多个栅极390，以便实现发射极侧绝缘栅双极性晶体管结构。例如，多个源极区域385和多个栅极390以及至该结构的电连接被定位在半导体器件的正面(主表面)，并且集电极层360以及至集电极层360的电接触件被布置在半导体器件的背面，如图3所示。
更多细节和方面关于以上实施例(例如，图1A至图1B)进行描述。
漂移层370内的自由电荷载子平均密度之间的低的差异可以通过各种措施获得或者由各种措施所导致，各种措施将在下文中解释并且可以彼此独立地或者以这些措施中的两个或多个的组合来使用。
例如，可以控制向第一构造区段112和第二构造区段114提供的源极电流，从而获得在绝缘栅双极性晶体管装置的接通状态下的自由电荷载子的期望分布。换言之，绝缘栅双极性晶体管装置可以包括源极电流供应电路。该源极电流供应电路可以在绝缘栅双极性晶体管装置的接通状态下向定位在第一构造区段中的源极区域提供第一平均源极电流，并且向定位在第二构造区段中的源极区域提供第二平均源极电流。第一平均源极电流不同于第二平均源极电流。
平均源极电流可以是遍及区段平均的向源极提供的电流或者遍及区段(第一构造区段和第二构造区段)平均的每源极区域电流。换言之，可以限制不同区段内的源极电流从而漂移层120内的自由电荷载子的平均密度的差可以保持为低。
对于源极电流的不同限制的可替换地或附加地，由在第一构造区段112和第二构造区段114内的源极区域所占用或覆盖的面积的部分可以改变。换言之，定位在第一构造区段112中的源极区域可以比由定位在第二构造区段114的源极区域所覆盖的第二构造区段114的一部分覆盖第一构造区段112的更大的部分(由源极区域所占用的裸片面积的部分)。通过减少由源极区域所占用或覆盖的区域的部分，在不同的区段提供的源极电流可以被改变，从而可以获得在绝缘栅双极性晶体管装置的接通状态下的自由电荷载子的平均密度的期望分布。
例如，可以通过改变在源极注入期间的掩膜或未掩膜区域的大小，可以获得由源极区域所占用或覆盖的区域的部分的变化。
对于一个或多个上述方面可替换地或附加地，用于控制在绝缘栅双极性晶体管装置的接通状态下的电流流动所使用的沟道宽度可以在不同的构造区段内变化。换言之，由定位在第一构造区段112中的栅极可控制的平均沟道宽度可以比由定位在第二构造区段114中的栅极可控制的平均沟道宽度更大。以此方式，与第一构造区段112相比，显著地更低的基极电流可以在第二构造区段114内生成，从而可以使自由电荷载子的密度适应集电极层实现。
另外，对于一个或多个上述方面可替换地或附加地，用于控制在绝缘栅双极性晶体管装置的接通状态下的电流流动所使用的沟道长度可以在不同的构造区段内变化。换言之，由定位在第一构造区段112中的栅极可控制的平均沟道长度可以比由定位在第二构造区段114中的栅极可控制的平均沟道长度更大。以此方式，与第一构造区段112相比，显著地更低的基极电流可以在第二构造区段114内生成，从而可以使自由电荷载子的密度适应集电极层实现。
另外，对于一个或多个上述方面可替换地或附加地，发射极侧绝缘栅双极性晶体管结构可以包括经过包括多个本体区的本体层竖直(与主表面垂直)地延伸的多个沟槽，此外，栅极被布置在多个沟槽的沟槽中。通过在经过本地区延伸进入漂移层中的沟槽中的实现栅极，可以提供沟槽型发射极侧绝缘栅双极性晶体管结构和/或台面型发射极侧绝缘栅双极性晶体管结构。
图4和图10图示不同单元类型的两个示例的概要。
图4示出台面型绝缘栅双极性晶体管结构400的横截面。台面型绝缘栅双极性晶体管结构400包括集电极层460(例如，1e16到1e18/cm2的掺杂浓度)和在台面型绝缘栅双极性晶体管结构400的背面的背面集电极金属层462，背面集电极金属层462用于至台面型绝缘栅双极性晶体管结构400的集电极层460的电接触件464。此外，台面型绝缘栅双极性晶体管结构400包括邻近集电极层460的漂移层470(例如，n-基础的衬底)和邻近漂移层470(例如，5e12到1e14/cm2的掺杂浓度)的包括本体区域480(例如，1e17到1e19/cm2的掺杂浓度)的本体层(例如，沉积或注入的)。另外，台面型绝缘栅双极性晶体管结构400包括邻近本体区域480的源极区域485，与用于电接触件487的源极金属层486接触。另外，例如，本体区域480还可以与源极金属层486接触。此外，包括竖直地延伸通过本体层的栅极490(例如，多晶硅栅极)的沟槽以彼此之间的预定横向距离布置。栅极可以通过栅极接线492(未示出)电连接。可选地，台面型绝缘栅双极性晶体管结构400可以在漂移层470和集电极层460之间包括场阻止层。
台面型绝缘栅双极性晶体管结构400包括表示台面型结构的本体区域。台面型结构包括一个横向方向上的比另一横向方向(例如，正交的横向方向)上的明显更大(例如，大于5倍或大于10倍)的尺寸。例如，可以通过改变台面型结构的横向宽度(例如，本体区域的横向宽度)来调整或改变局部载子约束。对于具有大横向宽度(例如，大于5μm)的台面型结构的器件，台面型绝缘栅双极性晶体管结构400还可以被称为带型绝缘栅双极性晶体管结构。
可选地，对于上述一个或多个方面可替换地或附加地，多个沟槽包括比该多个栅极所包括的栅极更多的沟槽。其余沟槽可以填充有间隔件结构，从而可以通过在两个相邻栅极之间布置不同数量的间隔件结构来改变栅极之间的距离。换言之，可以在多个沟槽的第一部分中布置栅极并且可以在多个沟槽的第二部分内布置多个间隔件结构。此外，该半导体器件可以被构造为在绝缘栅双极性晶体管装置的接通状态下将多个间隔件结构连接到源极电势(例如，经由通过一个或多个金属层将间隔件结构连接到源极区域)。另外，第一构造区段112中的相邻栅极(例如，最靠近的邻居或者预定方向上的最靠近的邻居)之间的间隔件结构的平均数量可以小于第二构造区段114中的相邻栅极之间的间隔件结构的平均数量。以此方式，通过栅极控制的每体积沟道区域可以被改变，从而获得自由电荷载子的密度的期望分布。另外，可以使用在p本体区之下的沟槽之间的n阻挡层来增加载子约束。可以在IGBT结构的第一构造中实现n阻挡，而在IGBT结构的第二构造中实现p阻挡。可替换地，第一和第二构造中的不同的n阻挡剂量还导致在台面型结构前面的不同的电荷载子密度。
图5示出台面型绝缘栅双极性晶体管结构500的示意性三维视图。台面型绝缘栅双极性晶体管结构500类似于图4中所示的台面型绝缘栅双极性晶体管进行实现，但是包括沟槽，沟槽包括连接到源极电势的间隔件结构570。所示的示例包括GS4接触，其指示包含栅极的沟槽在横向上后跟四个包含间隔件结构570的沟槽(例如，与栅极相同的材料，但被连接到源极)。
图6示出沿指示线A1-A2的图5中所示的台面型绝缘栅双极性晶体管结构500的示意横截面。在绝缘栅双极性晶体管装置的接通状态下，栅极490被连接至或能够被连接至栅极电势或电压Vg，并且间隔件结构570被连接至或能够被连接至源极电势或电压Vs。可替换地，如果在无源极区域485的情况下实现本体层的邻近间隔件结构的部分从而不能建立沟道，则间隔件结构还被连接至或能够被连接至栅极电势或电压Vg。以此方式，可以给后端提供更加均匀地高的反应能力。栅极490和间隔件结构通过绝缘层610(例如，氧化硅)与邻近的半导体材料电绝缘。此外，例如，图6指出了台面宽度W和台面高度L以及可能的比例尺(例如，显示1μm)。
图7示出根据一个实施例的绝缘栅双极性晶体管装置700的示意横截面。绝缘栅双极性晶体管装置700包括多个如上所述(例如，图4-6)的台面型绝缘栅双极性晶体管结构。在此示例中，第一构造区段710(例如，相邻栅极之间没有间隔件结构)中的相邻栅极之间的间隔件结构的平均数量小于第二构造区段720(例如，相邻栅极之间有一个到四个间隔件结构)中的相邻栅极之间的间隔件结构的平均数量。以此方式，通过栅极控制的每体积沟道区域可以被改变，从而获得自由电荷载子的密度的期望分布。
换言之，图7示出的通过MPT-IGBT的发射极结构的横断面的示例。有效的活动单元(具有连接至栅极电势的沟槽的单元)的密度从左至右减小，从而源极电流由左到右减小。在图中，仅紧靠栅极沟槽的台面被连接到源极。所有台面的接触也是可能的，通过其载子约束可以与源极电流(例如，通过源极电流供应电路)一样减少。
可选地，对于上述一个或多个方面可替换地或附加地，可以改变相邻沟槽的平均距离以便影响自由电荷载子的平均密度。换言之，位于第一构造区段中的相邻沟槽的平均距离可以与位于第二构造区段中的相邻沟槽的平均距离不同(例如，包括朝着第二构造区段连续地或逐步地增加的距离)。
图8A示出根据一个实施例的绝缘栅双极性晶体管装置800的示意横截面。该绝缘栅双极性晶体管装置800包括多个如上所述(例如，图4-6)的台面型发射极侧绝缘栅双极性晶体管结构。在此示例中，相邻栅极之间的间隔件结构的数目恒定地为一。此外，定位在第一构造区段810(例如，包括遍及整个单元区段的最小距离)中的相邻沟槽之间的平均距离可以小于定位在第二构造区段820(例如，包括持续地或逐步地增加的距离)中的相邻沟槽之间的平均距离。以此方式，通过栅极控制的每体积沟道区域和电荷载子密度(通过约束效果进行控制)可以被改变，从而获得自由电荷载子的密度的期望分布。
换言之，图8A示出通过MPT-IGBT的发射极结构的横断面的示例。单元中的台面的宽度从左至右增加，从而载子约束从左至右下降图8B示出根据一个实施例的绝缘栅双极性晶体管装置890的示意横截面。该绝缘栅双极性晶体管装置890包括多个如上所述(例如，图4-6)的台面型发射极侧绝缘栅双极性晶体管结构上。在此示例中，定位于第一构造区段840中的沟槽内的栅极490的平均深度大于定位于第二构造区段850中的沟槽内的栅极490的平均深度。可以通过改变沟槽的深度和/或通过改变在沟槽的底部的绝缘层870的厚度来实现栅极490的变化的深度，如图8B所示。在沟槽的底部的绝缘层870的厚度可以朝着第二构造区段850持续地或逐步地增加，或者在沟槽的底部的绝缘层870的厚度可以在两个或多个预定的或固定的厚度之间交替，从而栅极的平均深度是变化的，如图8B所示。此外，例如，通过过渡区段中的沟槽底部绝缘层的朝着边缘的厚的厚度，载子约束可以被减小并且有效沟道长度可以被增加。
可以在半导体器件的主表面之上在两个横向方向上实现台面宽度的变化。图9A-9C示出了在半导体器件的中央的第一构造区段910和第二构造区段920和边缘区段930内的由线条所指示的包含栅极的沟槽的可能的横向几何形状。换言之，图9A-9C示出根据实施例的在带型IGBT或台面型IGBT中的沟槽(黑色线条)的不同实现方式的顶视图。
图10示出沟槽型绝缘栅双极性晶体管结构1000的示意横截面。沟槽型绝缘栅双极性晶体管结构1000包括集电极层1060和在沟槽型绝缘栅双极性晶体管结构1000的背面的背面集电极金属层1062，背面集电极金属层1062用于至沟槽型绝缘栅双极性晶体管结构1000的集电极层1060的电接触件464。此外，沟槽型绝缘栅双极性晶体管结构1000包括邻近集电极层1060的漂移层1070(，n-基础，衬底)和注入到漂移层1070中的本体区域1080。另外，沟槽型绝缘栅双极性晶体管结构1000包括源极区域1085以与用于注入到本体区域1080中的电接触件1087相接触。另外，例如，本体区域1080还可以与源极金属层1086相接触。此外，包括竖直地延伸通过本体层的栅极1090(例如，多晶硅栅极)的沟槽以彼此之间的预定横向距离布置。栅极可以通过栅极接线1092(未示出)电连接。例如，形成栅极的结构可以在绝缘栅双极性晶体管装置的之上一部分之上扩展，从而连接定位于沟槽中的多个栅极1090。可选地，台面型绝缘栅双极性晶体管结构1000可以在漂移层1070和集电极层1060之间包括场阻止层。
如已经谈及的，第一和第二构造区段内由源极区域所占用或覆盖的区域的部分是可以被改变。
图11示出根据一个实施例的绝缘栅双极性晶体管装置1100的示意顶视图。绝缘栅双极性晶体管装置1100包括多个如上所述(例如，图10)的沟槽型发射极侧绝缘栅双极性晶体管结构。与由定位于第二构造区段1120中源极区域1085所覆盖的第二构造区段1120的部分相比，定位于第一构造区段1110中源极区域1085覆盖第一构造区段1110的更大的部分(由源极区域所占用的裸片区域的部分)。通过减小由源极区域1085所占用或覆盖的区域的部分，所提供的在不同区段中的源极电流可以被改变，从而可以获得在缘栅双极性晶体管装置1100的接通状态下的自由电荷载子的平均密度的期望分布。
换言之，图11示出沟槽IGBT的发射极结构上的视图的示例。每单元(1085表示n型源极区域，即活动沟道区域)的沟道宽度从左至右被减小。
可选地，对于上述一个或多个方面附加地或可替换地，多个沟槽中的每个沟槽围绕多个本体区段中的每个本体区段。以此方式，可以实现沟槽绝缘栅双极性晶体管结构。在此情形下，例如，通过由沟槽所围绕的相邻本地区段的平均距离的变化可以改变载子约束。换言之，由定位于第一构造区段中的沟槽所围绕的相邻本体区段(例如，最靠近的邻居或者预定方向上的最靠近的邻居)的平均距离(例如，遍及相应区段平均)可以与由定位于第二构造区段中的沟槽所围绕的相邻本体区段的平均距离不同。通过朝着第二构造区段改变可能的当前源极的距离，可以获得所期望的自由电荷载子的平均密度。
图12示出根据一个实施例的绝缘栅双极性晶体管装置1200的示意顶视图。绝缘栅双极性晶体管装置1200包括多个如上所述(例如，图10)的沟槽型发射极侧绝缘栅双极性晶体管结构。由定位于第一构造区段1210中的沟槽1090所围绕的相邻本体区段(例如，最靠近的邻居或者预定方向上的最靠近的邻居)的平均距离(例如，遍及相应区段平均)可以小于由定位于第二构造区段1220中的沟槽1090所围绕的相邻本体区段的平均距离不同。通过朝着第二构造区段1230增加可能的当前源极1085的距离，可以获得所期望的自由电荷载子的平均密度。
换言之，图12示出沟槽IGBT的发射极结构上的视图。每单元的密度从左至右被减小。
可选地，对于上述一个或多个方面附加地或可替换地，可以改变沟槽的深度以便横向地影响载子约束。换言之，定位于第一构造区段中的沟槽的平均深度可以与定位于第二构造区段中的沟槽的平均深度不同。深度进入到漂移层中的沟槽与仅轻轻通过本体区域进入的沟槽相比可以导致接通状态下的更大的载子约束或自由电荷载子密度。因此，通过改变沟槽的深度，可以获得期望的自由电荷载子的平均密度。
图13A示出可能的台面接触的顶视图。第一构造区段1310与第二构造区段1320和边缘区段1330相比包括用于接触台面的更低的接触空穴密度。条带表示在台面和发射极接触件之间的覆盖氧化物的开口。可以通过朝着芯片边缘1330增加接触空穴密度来减小载子约束效果，从而导致存在与接通状态下的器件内的存储电荷的减小。可替换地，可以实现从裸片中央到边缘区段的接触空穴密度的减小或下降，以便在无n型源极遮蔽的情况下朝着边缘减小沟道宽度。
图13B示出可能的源极注入的顶视图。第一构造区段1310与第二构造区段1320和边缘区段1330相比包括更高的平均源极注入区域。条带代表注入的源极区域。还可以通过在朝着芯片边缘1330的方向上的MOS(金属氧化物半导体)沟道宽度的减小来减小器件内的当前的存储电荷。
图13C示出根据图13A和图13B中所示的实施例的组合和可以的台面接触和可能的源极注入的顶视图。
图14A根据一个实施例的具有MOS沟道宽度的结构的反向导通绝缘栅双极性晶体管(RC-IGBT)的正面的顶视图并且图14B是其背面。图14A所示的条带代表注入的源极区段。图14B中的正方形1440代表器件的n型导通漂移区和集电极或阴极接触件(短路)之间的n型导通欧姆接触区段。器件的操作中装置下的电流密度分布可以通过短路情况下的区段中的MOS沟道宽度的增加被均匀化。在此示例中，第一构造区段1410包括短路的区域1440，而第二构造区段1420和边缘区段1430不包括短路。
可选地，对于上述一个或多个方面可替换地或附加地，可以适应背面集电极层，使得从源极区域到集电极层的电流流动可以主要地出现在单元区段中。换言之，集电极层可以包括单元区段(第一掺杂区段)中的第一平均掺杂物密度和边缘区段(第二掺杂区段)中的第二平均掺杂物密度。第一平均掺杂物密度可以高于第二掺杂物密度。
图15示出根据一个实施例的半导体器件1500的示意横截面。半导体器件1500包括根据一个或多个上述实施例的在第一构造区段1510和第二构造区段1520内的发射极侧绝缘栅双极性晶体管结构(具有IGBT单元的区域)。此外，半导体器件1500包括在半导体器件1500的边缘的包括多个边缘终止结构1532的边缘区段1530，用于朝着边缘减小电场。此外，背面集电极层包括第一掺杂区段1510中的第一平均掺杂物密度1540(例如，p+)和第二掺杂区段1530(弱掺杂的发射极区段)中的第二平均掺杂物密度1542(例如，p)。第一平均掺杂物密度1540大于第二掺杂物密度1542。
图15图示通过绝缘栅双极性晶体管和边缘的横截面的示例，并且示出包括相反地减小的p型发射极掺杂的示意边缘终止。例如，这可以保持载子充满为低。
在一些实施例中，集电极层可以包括延伸通过集电极层到漂移层并且包括第一传导性类型反向导通区段。以此方式，可以提供具有改善的耐用性的反向导通绝缘栅双极性晶体管(RC-IGBT)。
图16示出反向导通绝缘栅双极性晶体管结构1600(RC-IGBT)的示意背面视图。绝缘栅双极性晶体管结构1600包括延伸通过集电极层至代表第一掺杂区段的漂移层并且包括与单元区段1610内的漂移层相同的传导性类型的反向导通区段。单元区段由不包括反向导通区段的引导区段1620围绕。第二掺杂区段可以被布置在第一导通区段和/或引导区段1620之间。反向导通绝缘栅双极性晶体管结构1600由边缘区段1630围绕。此外，栅极焊盘1640靠近反向导通绝缘栅双极性晶体管结构1600的角落进行布置。
图16示出处于中间1610的指示n+型条带的背面掩模的布局。延伸的p型导频区段1620可以靠近背面的边缘布置，其可以实现为快速恢复自由特性。
例如，由主表面的实现方式所驱动的载子约束可以考虑相对的背面的发射极效率。例如，发射极效率可以受到用于柔性改善和/或场阻止变型的n型短路、p+区段的密度和尺寸的影响。
图17示出具有均匀的n+区段的电流密度Jc相对电压Vce特性并且图18示出具有非均匀的n+区段的电流密度Jc相对电压Vce特性。图示了平均二极管区域1710、平均p型引导区域1730的电流密度和平均总电流密度1720。
区段(例如，图17)内的电流密度的平均值示出p+型条带在标称电流密度的区段中已经被点亮。然而，在条带的区段(二极管区域)中的均值电流密度显著低于p型引导区段中的均值电流密度。p型引导区段内的源极侧发射极效率可以被部分地降低或减小以便均匀化电流密度并且以此均匀化整个活动区域之上的加热。例如，针对仿真结构相比于p型引导区段，n+型注入被部分地去除。这可能导致二极管区段和p型引导中的相等的均值电流密度(例如，图18)。
图19示出根据一个实施例的半导体器件1900的部分的示意横截面。半导体器件1900包括绝缘栅双极性晶体管装置。绝缘栅双极性晶体管装置包括在半导体器件1900的半导体衬底的主表面1902处布置在半导体器件的单元区段内的多个构造区段。多个构造区段中的每个构造区段1911-1915包括发射极侧绝缘栅双极性晶体管结构。此外，绝缘栅双极性晶体管装置包括集电极层和漂移层1920。集电极层被布置在半导体器件1900的半导体衬底的背面表面1904并且漂移层1920被布置在集电极层和多个构造区段的发射极侧绝缘栅双极性晶体管结构之间。另外，集电极层包括在半导体器件1900的半导体衬底的背面表面1904处的、单元区段内的多个掺杂区段。多个掺杂区段中的掺杂区段1931-1935至少部分地包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。此外，多个构造区段中的构造区段1911-1915和多个掺杂区段中的掺杂区段1931-1935被构造为使得漂移层的面对多个掺杂区段中的相应掺杂区段的部分内自由电荷载子的平均密度彼此相差小于半导体器件的接通状态下的单元区段内的自由电荷载子的平均密度的20％。
通过相对在背面的不同的掺杂区段在主表面实现发射极侧绝缘栅双极性晶体管结构的不同的构造，对不同的掺杂区段的自由电荷载子的密度的变化的影响可以至少部分地被发射极侧绝缘栅双极性晶体管结构的不同构造所补偿，从而自由电荷载子的平均密度之间的差可以被保持为低。以此方式，接通状态下的在半导体衬底的至少部分之上的温度分布可以被保持为维持均匀。因此，器件的生命周期或耐用性可以得到增加。
更多细节和方面关于以上实施例(例如，图1A-图2B)进行描述。
半导体器件1900可以包括与关于所描述的概念或者以上所述的一个或多个实施例而所谈及的一个或多个方面相对应的一个或多个可选的、附加的特征。
图20示出根据一个实施例的用于形成包括绝缘栅双极性晶体管装置的半导体器件的方法2000的流程图。方法2000包括至少形成2010被布置在半导体器件的半导体衬底的主表面的绝缘栅双极性晶体管装置的发射极侧绝缘栅双极性晶体管结构的第一构造区段和绝缘栅双极性晶体管装置的发射极侧绝缘栅双极性晶体管结构的第二构造区段.此外，方法2000包括形成2020被布置在半导体器件的半导体衬底的背面表面的绝缘栅双极性晶体管装置的集电极层。漂移层被布置在集电极层与第一构造区段和第二构造区段的发射极侧绝缘栅双极性晶体管结构之间。另外，集电极层至少包括与第二掺杂区段横向地邻近的第一掺杂区段，其中第一掺杂区段和第二掺杂区段包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。第一构造区段被定位从而与第一掺杂区段至少部分横向重叠，并且第二构造区段被定位从而与第二掺杂区段至少部分横向重叠。此外，第一构造区段、第一掺杂区段、第二构造区段和第二掺杂区段被构造为使得漂移层的面对第一掺杂区段的部分内的自由电荷载子的第一平均密度与漂移层的面对第二掺杂区段的部分内的自由电荷载子的第二平均密度相差小于半导体器件的接通状态下的自由电荷载子的第二平均密度的20％。
方法2000可以包括一个或多个可选的附加动作，对应于关于所描述的概念或者以上所述的一个或多个实施例而所谈及的一个或多个方面。
一些实施例涉及实现包括在400V到1700V的范围内的阻塞电压的绝缘栅双极性晶体管器件的半导体器件。
一些实施例涉及这样的绝缘栅双极性晶体管器件，其具有发射极区的横向变化以提供用于电流和等离子体密度的横向优化和改善的方式。
例如，图8示出通过微型模式沟槽型绝缘栅双极性晶体管(MPT-IGBT)的发射极机构的横断。单元中的台面的宽度从左至右增加。台面结构的形状可以包括各种几何形状(例如，条带、岛状物、圆圈或类似的)。可替换地，单元节距可以保持恒定(例如，对于kGkS4单元，其中k表示接触的台面并且G和S分别表示栅极和源极沟槽)，其中源极台面的接触从左至右增加(例如，kGkSSSS-kGkSkSSS-kGkSkSkSS-kGkSkSkSkSkSkS)。一个示例在图7中示出。
例如，提出的观念和方法可以用于反向阻塞以及反向导通绝缘栅双极性晶体管。此外，附加地或可替换地，可以实现其他的提出的设计措施以便获得期望的或致力于的充满。
例如，对于反向导通绝缘栅双极性晶体管(RC-IGBT)，还有可能在所谓的点亮结构(其在背面在特定区域区段之上不包括高度n型掺杂的短路)的区段中实现另一台面宽度或还有其他的附加地或可替换地提出的设计措施，而不是在包括短路以便获得或实现器件属性的均匀性的区段中实现。可以建立更大区域的三维(3D)结构以便借助于器件仿真(例如，图16)对此进行演示。可以通过均匀掺杂的n+型区段来替换正面的沟槽结构(对于该仿真)。图16示出处于中间的指示n+型条带的背面掩模的布局。p+型条带被布置在n+型条带之间并且在条带化的区段之间，并且边缘是p+型引导区段布置的。延伸的p型导频区段可以靠近背面的边缘布置，其可以实现为快速恢复自由特性。在右半边(朝着器件的中央)有p+型条带，其在IGBT模式下诸如空穴，以及n+型条带，其在二极管模式下注入电子。区段内的电流密度的平均值(例如，图17)示出在p+型条带在标称电流密度的区段中已经被点亮。然而，在条带的区段(二极管区域)中的均值电流密度显著低于p型引导区段中的均值电流密度。p型引导区段内的源极侧发射极效率可以被部分地降低或减小以便均匀化电流密度并且以此均匀化整个活动区域之上的加热。例如，针对仿真结构相比于p型引导区段，n+型注入被部分地去除。这可能导致二极管区段和p型引导中的相等的均值电流密度(例如，图18)。p型条带中的交叉点亮在此构造中可以得到提升，因为低的电流密度在点亮区段中更大。例如，Vce,sat在此构造中更大，因此IGBT模式中的活动区域在此构造中被有效地减小。通过节制源极侧发射极效率(仿真结构中的n+性掺杂)的下降或减小，Vce,sat增加可以被保持在限制内。例如，选择的构造可能依赖于RC-IGBT的操作(例如，频率、反馈模式)。
所描述的台面宽度的减小还可以与背面发射极效率的局部减小相结合以便增加所提出的措施的有效性。对此，背面发射极的掺杂高度或掺杂浓度可以被减小，或者可替换地或附加地，边缘区段中的可选地存在的场阻止区的掺杂可以被增加，或者可替换地或附加地，可以通过辐射技术(例如，光离子或电子)或者将重金属(离子)扩散到半导体材料中来实现自由电荷载子的寿命的有意减小。
换言之，用来抵消上升的空穴电流的附加措施是省略边缘区段中的背面发射极。而且，反向阻塞能力可能在这些结构中受到影响。
附加地(或者可替换地)，可以实现源极区宽度和/或源极区长度的有意减小或者还有不同区段中的源极区区段的省略，以便改变在不同区段中的自由电荷载子的注入。
此外，附加地或者可替换地，可以实现不同区段内的单元节距(例如，沟槽距离)的变化。
如果在更好地冷却的区段中比在较少冷却地区段中达成或者预期到更高的电流密度，则还有可能通过所提出的设计措施获得在IGBT-芯片内的温度分布的均匀化。
实施例还可以提供一种具有程序代码的计算机程序，用于当该计算机程序被在计算机或处理器上执行时执行上述方法之一。本领域技术人员将容易认识到各种上述方式的步骤可以由编程的计算机来执行。本文中，一些实施例还意图覆盖计算机存储器件，例如，数字数据存介质，其是机器或计算机可读的并且编码机器可执行的或者计算机可执行的执行程序，其中指令执行上述方法的动作中的一些或全部。程序存储器件例如可以是数字存储器、比如磁盘和磁带的磁存储介质、硬盘驱动器、或可选地可选地可读数字数据存储介质。实施例还意图覆盖被编程以执行上述方法的动作的计算机或者被编程以执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
本说明书和附图仅仅例示了本公开内容的原理。因此应理解，本领域技术人员将能够设计尽管本文没有明确描述或显示、但是体现本发明的原理并且包含在其精神和范围内的各种布置。此外，本文阐述的所有示例原理性地旨在明确地仅用于教学目的，以辅助读者理解本公开内容的原理以及发明人为推动本领域所贡献的概念，并且将被理解为不限于这种具体阐述的示例和条件。而且，本文中阐述本公开内容的原理、方面和实施方式以及其具体实施方式的所有叙述旨在包含其所有等同方式。
应当理解表示为“用于……(执行某个功能的)的装置”的功能块分别为包括如下电路装置的功能块，该电路装置适于执行某个功能。因此，也可以理解“用于某事物的装置”为“被配置为或者适合于某事物的装置”。被配置为执行某个功能的装置因此未意味着这样的装置必然(在给定的时间时刻)执行所述功能。
可以通过使用专用硬件，比如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等，以及能够与适当软件关联地执行软件的硬件来提供图中所示各种单元的功能，这些单元包括标注为“装置”、“用于提供传感器信号的装置”、“用于生成传输信号的装置”等的任何功能块。而且，本文中被描述为“装置”的任何实体可以对应于或者被实现为“一个或多个模块”、“一个或多个器件”、“一个或多个单元”等。在由处理器提供时，功能可以由单个专用处理器、由单个共享处理器或者由多个个别处理器提供，这些多个个别处理器中的一些个别处理器可以被共享。另外，不应解释术语“处理器”或者“控制器”的显式使用为仅指代能够执行软件的硬件并且可以隐含地指代而不限于数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储装置。也可以包括其它常规和/或定制硬件。
本领域技术人员应当理解，这里的任何框图代表体现本公开内容原理的示例电路装置的概念视图。相似地，将理解任何流程图表、流程图、状态转变图、伪代码等代表可以基本上在计算机可读介质中代表、并且因此由计算机或者处理器执行的各种过程，无论是否明确地示出这样的计算机或者处理器。
另外，所附权利要求据此结合到具体实施方式中，其中每个权利要求可以自行代表一个单独实施例。尽管每个权利要求可以自行代表一个单独实施例，但是将指出——虽然从属权利要求可以在权利要求书中是指与一个或者多个其它权利要求的具体组合，但是——其它实施例也可以包括从属权利要求与每个其它从属权利要求的主题内容的组合。除非陈述未旨在于具体组合，则这样的组合也在这里被提出。另外，旨在于也向任何其它独立权利要求包括权利要求的特征，即使未直接使这一权利要求引用该独立权利要求。
还将指出在说明书中或者在权利要求书中公开的方法可以由设备实施，该设备具有用于执行这些方法的相应步骤中的每个步骤的装置。
另外将理解，在说明书或者权利要求中公开的多个步骤或者功能的公开内容可以不被解释为在具体顺序内。因此，多个步骤或者功能的公开内容不会将这些限于特定顺序，除非这样的步骤或者功能出于技术原因而不可互换。另外，在一些实施例中，单个步骤可以包括或者可以分解成多个子步骤。除非明示地排除，则可以包括这样的子步骤可以被包括并且作为这一单个步骤的公开内容的子部分。

Claims (19)

1.一种半导体器件，包括绝缘栅双极性晶体管装置，所述绝缘栅双极性晶体管装置至少包括发射极侧绝缘栅双极性晶体管结构的第一构造区段和发射极侧绝缘栅双极性晶体管结构的第二构造区段，其中所述第一构造区段的每个发射极侧绝缘栅双极性晶体管结构包括本体区域、源极区域和栅极，其中所述第二构造区段的每个发射极侧绝缘栅双极性晶体管结构包括本体区域、源极区域和栅极，其中所述第一构造区段和所述第二构造区段被布置在所述半导体器件的半导体衬底的主表面处，其中所述第一构造区段和所述第二构造区段包括不同的电荷载子调整构造，
其中所述绝缘栅双极性晶体管装置包括集电极层和漂移层，所述集电极层和所述漂移层是所述半导体衬底的部分，其中所述集电极层被布置在所述半导体器件的所述半导体衬底的背面表面处，并且所述漂移层被布置在所述集电极层与所述第一构造区段和所述第二构造区段的所述发射极侧绝缘栅双极性晶体管结构之间，
其中所述集电极层至少包括与第二掺杂区段横向地邻近的第一掺杂区段，其中所述第一掺杂区段和所述第二掺杂区段包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度，
其中所述第一构造区段被定位从而与所述第一掺杂区段至少部分横向重叠，并且所述第二构造区段被定位从而与所述第二掺杂区段至少部分横向重叠。
2.根据权利要求1所述的半导体器件，其中所述第一构造区段、所述第一掺杂区段、所述第二构造区段和所述第二掺杂区段各自包括大于所述漂移层内的自由电荷载子的扩散长度的一半或者大于所述半导体器件的所述半导体衬底的厚度的一半的横向尺寸。
3.根据权利要求1所述的半导体器件，其中所述第一掺杂区段和所述第二掺杂区段被构造为使得所述第一掺杂区段能够在所述半导体器件的接通状态下和所述第二掺杂区段相比向所述漂移层提供更高平均密度的电荷载子，其中所述第一构造区段的所述发射极侧绝缘栅双极性晶体管结构和所述第二构造区段的所述发射极侧绝缘栅双极性晶体管结构被构造为使得所述第二构造区段的所述发射极侧绝缘栅双极性晶体管结构能够在所述半导体器件的接通状态下和所述第一构造区段的所述发射极侧绝缘栅双极性晶体管结构相比向所述漂移层提供更高平均密度的电荷载子。
4.根据权利要求1所述的半导体器件，其中所述第一构造区段被定位为与所述第二构造区段横向邻近。
5.根据权利要求1所述的半导体器件，其中所述漂移层至少主要地包括第一传导性类型并且所述集电极层至少主要地包括第二传导性类型。
6.根据权利要求1所述的半导体器件，其中所述第一构造区段和所述第二构造区段被定位在所述半导体衬底的单元区段内，其中所述单元区段由在所述半导体衬底的边缘围绕所述半导体衬底的边缘区段所横向包围，其中所述边缘区段包括小于所述半导体衬底的横向尺寸的四分之一的宽度。
7.根据权利要求1所述的半导体器件，其中所述绝缘栅双极性晶体管装置包括在所述半导体器件的所述半导体衬底的所述主表面处布置在所述半导体器件的单元区段内的多个构造区段，其中所述集电极层包括在所述半导体器件的所述半导体衬底的所述背面表面处布置在所述单元区段内的多个掺杂区段，其中所述多个构造区段中的所述构造区段和所述多个掺杂区段中的掺杂区段被构造为使得所述漂移层的面对所述多个掺杂区段中的相应掺杂区段的部分内的自由电荷载子的平均密度彼此相差小于所述半导体器件的接通状态下的所述单元区段内的自由电荷载子的平均密度的20％。
8.根据权利要求1所述的半导体器件，其中所述第一构造区段和所述第二构造区段的所述发射极侧绝缘栅双极性晶体管结构各自包括多个本体区域、多个源极区域和多个栅极，其中所述多个源极区域和所述漂移层至少主要地包括第一传导性类型，其中所述多个本体区域和所述集电极层至少主要地包括第二传导性类型，其中所述多个栅极被布置为使得所述栅极能够导致遍及所述本体区域的在所述源极区域和所述漂移层之间的传导沟道。
9.根据权利要求8所述的半导体器件，其中所述绝缘栅双极性晶体管装置包括源极电流供应电路，所述源极电流供应电路被配置为在所述绝缘栅双极性晶体管装置的接通状态下向定位于所述第一构造区段中的所述源极区域提供第一平均源极电流并且向定位于所述第二构造区段中的所述源极区域提供第一平均源极电流，其中所述第一平均源极电流不同于所述第二平均源极电流。
10.根据权利要求8所述的半导体器件，其中定位于所述第一构造区段中的所述源极区域与由定位于所述第二构造区段中的所述源极区域所覆盖的所述第二构造区段的部分相比，覆盖所述第一构造区段的更大的部分。
11.根据权利要求8所述的半导体器件，其中由定位于所述第一构造区段中的所述栅极可控制的平均沟道宽度比由定位于所述第二构造区段中的所述栅极可控制的平均沟道宽度更大。
12.根据权利要求8所述的半导体器件，其中所述第一构造区段和所述第二构造区段的所述发射极侧绝缘栅双极性晶体管结构包括经过包括所述多个本体区段的本体层竖直延伸的多个沟槽，其中所述栅极被布置在所述多个沟槽中的沟槽中。
13.根据权利要求12所述的半导体器件，其中定位于所述第一构造区段中的沟槽的平均深度不同于定位于所述第二构造区段中的沟槽的平均深度。
14.根据权利要求12所述的半导体器件，其中定位于所述第一构造区段中的沟槽内的所述栅极的平均深度不同于定位于所述第二构造区段中的沟槽内的所述栅极的平均深度。
15.根据权利要求12所述的半导体器件，其中定位于所述第一构造区段中的相邻沟槽的平均距离不同于定位于所述第二构造区段中的相邻沟槽的平均距离。
16.根据权利要求12所述的半导体器件，其中所述多个沟槽中的每个沟槽围绕所述多个本体区段中的一个本体区段，其中由定位于所述第一构造区段中的沟槽所围绕的相邻本体区段的平均距离不同于由定位于所述第二构造区段中的沟槽所围绕的相邻本体区段的平均距离。
17.根据权利要求12所述的半导体器件，其中栅极被布置在所述多个沟槽的第一部分中，并且多个间隔件结构被布置在所述多个沟槽的第二部分中，其中所述第一构造区段中的相邻栅极之间的间隔件结构的平均数量不同于所述第二构造区段中的相邻栅极之间的间隔件结构的平均数量。
18.根据权利要求8所述的半导体器件，其中所述第二掺杂区段是延伸经过所述集电极层至所述漂移层的反向导通区段并且包括第一传导性类型。
19.一种半导体器件，包括绝缘栅双极性晶体管装置，所述绝缘栅双极性晶体管装置包括在所述半导体器件的半导体衬底的主表面处布置在所述半导体器件的单元区段内的多个构造区段，其中所述多个构造区段中的每个构造区段包括发射极侧绝缘栅双极性晶体管结构，其中所述多个构造区段的每个发射极侧绝缘栅双极性晶体管结构包括本体区域、源极区域和栅极，其中所述第一构造区段和所述第二构造区段包括不同的电荷载子调整构造，
其中所述绝缘栅双极性晶体管装置包括集电极层和漂移层，所述集电极层和漂移层是所述半导体衬底的部分，其中所述集电极层被布置在所述半导体器件的所述半导体衬底的背面表面处，并且所述漂移层被布置在所述集电极层与所述多个构造区段的所述发射极侧绝缘栅双极性晶体管结构之间，
其中所述集电极层包括在所述半导体器件的所述半导体衬底的所述背面表面处的、所述单元区段内的多个掺杂区段，其中所述多个掺杂区段中的所述掺杂区段至少部分地包括不同的电荷载子寿命、不同的传导性类型或不同的掺杂浓度。
CN201711349813.1A 2013-09-30 2014-09-28 半导体器件 Active CN107863380B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/040,891 2013-09-30
US14/040,891 US9147727B2 (en) 2013-09-30 2013-09-30 Semiconductor device and method for forming a semiconductor device
CN201410508511.4A CN104518016B (zh) 2013-09-30 2014-09-28 半导体器件和用于形成半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410508511.4A Division CN104518016B (zh) 2013-09-30 2014-09-28 半导体器件和用于形成半导体器件的方法

Publications (2)

Publication Number Publication Date
CN107863380A true CN107863380A (zh) 2018-03-30
CN107863380B CN107863380B (zh) 2021-07-09

Family

ID=52673327

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711349813.1A Active CN107863380B (zh) 2013-09-30 2014-09-28 半导体器件
CN201410508511.4A Active CN104518016B (zh) 2013-09-30 2014-09-28 半导体器件和用于形成半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410508511.4A Active CN104518016B (zh) 2013-09-30 2014-09-28 半导体器件和用于形成半导体器件的方法

Country Status (3)

Country Link
US (2) US9147727B2 (zh)
CN (2) CN107863380B (zh)
DE (2) DE102014019916B3 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
JP6275282B2 (ja) * 2015-01-13 2018-02-07 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
JP6696329B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102016113837B4 (de) * 2016-07-27 2022-01-13 Infineon Technologies Ag Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102018112344A1 (de) 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
CN107946243A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种rc‑igbt的背面设计
US11271100B2 (en) * 2019-10-15 2022-03-08 Infineon Technologies Austria Ag Narrow semiconductor mesa device
DE102020120679A1 (de) * 2020-08-05 2022-02-10 Infineon Technologies Ag Eine vielzahl von gräben enthaltende halbleitervorrichtung
JP2023115995A (ja) * 2022-02-09 2023-08-22 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
CN116314309B (zh) * 2023-05-23 2023-07-25 四川奥库科技有限公司 逆导型igbt器件的背面栅结构及其加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120181A1 (en) * 2005-11-09 2007-05-31 Infineon Technologies Ag Power IGBT with increased robustness
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
US20100285646A1 (en) * 2009-05-08 2010-11-11 Wei-Chieh Lin Method of fabricating power semiconductor device
CN102891172A (zh) * 2011-07-20 2013-01-23 株式会社日立制作所 半导体装置及使用其的电力转换装置
CN102959705A (zh) * 2010-07-01 2013-03-06 株式会社电装 半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774407B2 (en) * 1996-11-13 2004-08-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
US6303961B1 (en) 1998-04-29 2001-10-16 Aqere Systems Guardian Corp. Complementary semiconductor devices
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE102006001252B4 (de) 2006-01-10 2012-01-26 Infineon Technologies Ag Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
JP5283326B2 (ja) * 2006-10-27 2013-09-04 三菱電機株式会社 半導体装置およびその製造方法
EP2061084A1 (en) 2007-11-14 2009-05-20 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
JP5074172B2 (ja) 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
US7932583B2 (en) * 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
US8564098B2 (en) * 2010-03-05 2013-10-22 Infineon Technologies Austria Ag Controlling the recombination rate in a bipolar semiconductor component
US20130187195A1 (en) * 2012-01-24 2013-07-25 Infineon Technologies Austria Ag Power Transistor
CN103117302A (zh) * 2013-03-06 2013-05-22 江苏物联网研究发展中心 Fs型igbt器件的背面结构
US9337827B2 (en) * 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
CN105990406A (zh) * 2015-01-28 2016-10-05 南京励盛半导体科技有限公司 一种制造在外延硅片上功率器件的背面结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120181A1 (en) * 2005-11-09 2007-05-31 Infineon Technologies Ag Power IGBT with increased robustness
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
US20100285646A1 (en) * 2009-05-08 2010-11-11 Wei-Chieh Lin Method of fabricating power semiconductor device
CN102959705A (zh) * 2010-07-01 2013-03-06 株式会社电装 半导体器件
CN102891172A (zh) * 2011-07-20 2013-01-23 株式会社日立制作所 半导体装置及使用其的电力转换装置

Also Published As

Publication number Publication date
US20150364588A1 (en) 2015-12-17
US9147727B2 (en) 2015-09-29
CN107863380B (zh) 2021-07-09
CN104518016A (zh) 2015-04-15
DE102014019916B3 (de) 2021-05-06
US10475910B2 (en) 2019-11-12
DE102014114228A1 (de) 2015-04-02
US20150091052A1 (en) 2015-04-02
DE102014114228B4 (de) 2018-06-14
CN104518016B (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
CN104518016B (zh) 半导体器件和用于形成半导体器件的方法
JP6547803B2 (ja) トレンチゲート型絶縁ゲートバイポーラトランジスタ
US8125023B2 (en) Vertical type power semiconductor device having a super junction structure
US9559171B2 (en) Semiconductor device
US8735974B2 (en) Semiconductor devices
CN104979398B (zh) 半导体器件和用于形成半导体器件的方法
JP2007184486A (ja) 半導体装置
CN103972282B (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
KR20140042858A (ko) 절연형 게이트 트랜지스터 및 그 제조 방법
KR101683751B1 (ko) 전력 반도체 디바이스
US20150179758A1 (en) Semiconductor device and method of manufacturing the same
CN102479805A (zh) 一种超级结半导体元件及其制造方法
CN103477437B (zh) 功率半导体装置
JP2004363327A (ja) 半導体装置
CN106165101A (zh) 半导体装置
CN101636844B (zh) 平面扩展漏极晶体管及其制造方法
CN104518007A (zh) 半导体装置
JP2011249712A (ja) 半導体装置及びその製造方法
JP2008060152A (ja) 半導体装置及びその製造方法
KR20160032654A (ko) 반도체 장치 및 그 제조 방법
US9153673B2 (en) Semiconductor device
JP2000243756A (ja) 水平バイポーラ型電界効果トランジスタ及びその製造方法
CN106941122A (zh) 半导体装置及其制造方法
JPH08213604A (ja) パワーｍｏｓｆｅｔ
US9006839B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant