JP2002299621A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002299621A JP2002299621A JP2001101597A JP2001101597A JP2002299621A JP 2002299621 A JP2002299621 A JP 2002299621A JP 2001101597 A JP2001101597 A JP 2001101597A JP 2001101597 A JP2001101597 A JP 2001101597A JP 2002299621 A JP2002299621 A JP 2002299621A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- forming
- insulating layer
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 241000293849 Cordylanthus Species 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 19
- 238000007254 oxidation reaction Methods 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
制し、ゲート電極の埋め込み性を向上させるために、ト
レンチ部のコーナー部のゲート絶縁膜の膜厚を厚くでき
るようにする。 【解決手段】 まず、半導体基板1〜4の一面を選択的
にエッチングすることで、第1のトレンチ幅でトレンチ
コーナー部5aを形成する。次に、半導体基板1〜4の
一面側にUSG膜11を形成する。続いて、USG膜1
1に、第1のトレンチ幅よりも狭い第2の開口部を形成
したのち、USG膜11をマスクとしたエッチングによ
りトレンチコーナー部5aよりも深い領域を第2のトレ
ンチ幅で形成する。そして、トレンチ5の内壁を熱酸化
することで、熱酸化によるシリコン酸化膜とUSG膜1
1とによってゲート絶縁膜6を形成したのち、トレンチ
5内にゲート電極7を埋め込む。
Description
化膜を形成した構造を有する半導体装置及びその製造方
法に関するもので、特に、トレンチゲート構造の半導体
装置に用いて好適である。
させる手法として、図12に示すようにゲート絶縁膜J
1の薄膜化が起こり易いトレンチコーナー部J2に丸み
を持たせることで電界集中を緩和させる方法がある。ま
た、ゲート絶縁膜として使用される酸化膜の厚膜化もし
くはゲート絶縁膜としてONO膜を採用することによる
ゲート絶縁膜自体の電界強度耐性を向上させる方法があ
る。
を持たせる方法の場合、熱酸化及び熱酸化膜除去を繰り
返したり、等方性エッチングを施すことでトレンチコー
ナー部を丸めたりすることになるため、トレンチの側壁
が削られてトレンチ幅が変動するなどデバイス特性の変
動を引き起こす。
膜の厚膜化によると、トレンチコーナー部だけでなく、
ゲート絶縁膜のうちチャネル形成に使用される部分にお
いても厚膜となり、デバイス特性の変動を引き起こして
しまう。
ることについて検討を行ったが、この場合にもトレンチ
の上部、底部のコーナー部において電界集中が発生し、
これにより耐圧が低下するということが分かった。そこ
で、本発明者らは先に特願2000−10154号にお
いて、トレンチの上部、底部のコーナー部における耐圧
向上を図った半導体装置を提案している。この半導体装
置の製造方法を図13に示す。
を形成したのち、熱酸化によってトレンチJ3の内壁に
シリコン酸化膜J4を形成し、等方性エッチングにより
トレンチJ3の内壁においてシリコン酸化膜J4を所定
膜厚除去する。次に、図13(b)に示すように、シリ
コン酸化膜J4の上にシリコン窒化膜J5を成膜し、さ
らに異方性エッチングを施すことで、図13(c)に示
すように、トレンチJ3の側面にのみシリコン窒化膜J
5を残す。その後、熱酸化を行うことで、図13(d)
に示すように、シリコン窒化膜J5上及びトレンチコー
ナー部J6におけるシリコン酸化膜J4上にシリコン酸
化膜J7を形成する。
成される部分においてはシリコン窒化膜J5を残し、ト
レンチJ3の上部、底部のコーナー部J6、J8におけ
るシリコン酸化膜J4、J7の膜厚が厚くなるようにし
ている。
ようにチャネル領域が形成される部分においてはシリコ
ン窒化膜J5を残し、トレンチJ3の上部、底部のコー
ナー部J6、J8におけるシリコン酸化膜J4、J7の
膜厚を厚くする場合、トレンチJ3の入口側が狭くなっ
たオーバハング形状となる。このため、図14に示すよ
うに、ゲート電極形成のためのポリシリコン層J9を成
膜した際に、「す」と呼ばれる空洞部J10が形成さ
れ、デバイス特性の変動を発生させるという問題があ
る。
のゲート絶縁膜の厚膜化を抑制し、ゲート電極の埋め込
み性を向上させるために、トレンチ上部のコーナー部の
ゲート絶縁膜の膜厚を厚くできるようにすることを目的
とする。
め、請求項1又は2に記載の発明では、半導体基板(1
〜4)の一面に形成されたトレンチ(5)の内壁に絶縁
膜(6)が形成されてなる半導体装置において、トレン
チは、該トレンチの入口に相当するトレンチコーナー部
(5a)において、該トレンチのうちトレンチコーナー
部よりも深い領域よりトレンチ幅が広く形成されてお
り、絶縁膜は、トレンチコーナー部において、トレンチ
の側面のうちトレンチコーナー部よりも深い領域より膜
厚が厚くなっていることを特徴としている。
じ易いトレンチコーナー部において絶縁膜の膜厚が厚く
なるようにしているため、この部位における耐圧を向上
させることができる。
該トレンチの入口に相当するトレンチコーナー部(5
a)において段差が形成されており、絶縁膜は、トレン
チコーナー部において、トレンチの側面のうちトレンチ
コーナー部よりも深い領域より段差分膜厚が厚くなって
いることを特徴としている。このように、トレンチコー
ナー部に段差を設け、この段差において絶縁膜を厚くす
ることで、請求項1と同様の効果を得ることができる。
ーナー部において丸め処理を施すことにより、より電界
集中が緩和され、より請求項1乃至3に示す効果を得る
ことができる。
は、トレンチの形成領域において一面側から第1導電型
のソース領域(4)、第2導電型のベース領域(3)、
第1導電型のドリフト領域を有し、トレンチは、ソース
領域及びベース領域を貫通し、ドリフト領域に達するよ
うに形成されており、トレンチの内壁に形成された絶縁
膜をゲート絶縁膜、トレンチの側面におけるベース領域
をチャネル領域とするトレンチゲート型のトランジスタ
が構成されていることを特徴としている。
ート側のトランジスタが備えられる半導体装置に適用す
ることができる。このようにすれば、ゲート絶縁膜のう
ち、トレンチ側面におけるトレンチコーナー部よりも深
い領域、つまりチャネル領域が形成される領域について
は、膜厚が厚くならない構成にできるため、デバイス特
性の変動を引き起こすことを防止することができる。
一面側に第1のマスク材(10)を配置すると共に、該
第1のマスク材に対して第1の開口部を形成し、この第
1のマスク材をマスクとして用いたエッチングを施すこ
とで、第1のトレンチ幅でトレンチの入口に相当するト
レンチコーナー部(5a)を形成する工程と、第1のマ
スク材を除去したのち、半導体基板の一面側において、
トレンチコーナー部内を含むように第1絶縁層(11)
を形成する工程と、第1絶縁層のうち、トレンチコーナ
ー部内に形成された領域に、第1のトレンチ幅よりも狭
い第2の開口部を形成する工程と、第1絶縁層をマスク
としたエッチングを施すことで、トレンチのうちトレン
チコーナー部よりも深い領域を第1のトレンチ幅よりも
狭い第2のトレンチ幅で形成する工程と、トレンチの内
壁に第2絶縁層(6)を形成することで、該第2絶縁層
と第1絶縁層とにより絶縁膜を形成する工程とを含んで
いることを特徴としている。このような製造方法によ
り、トレンチ入口側が狭くならないように、トレンチコ
ーナー部のゲート絶縁膜の膜厚を厚くできる。これによ
り、請求項1乃至5に記載の半導体装置を製造すること
ができる。
工程において、請求項7に示すように、第1のマスク材
に形成する第1の開口部を第1のトレンチ幅で形成し、
第1のマスク材をマスクとして用いた異方性エッチング
を行うことで、トレンチコーナー部を形成しても良い
し、請求項8に示すように、第1のマスク材に形成する
第1の開口部を第1のトレンチ幅よりも狭く形成し、第
1のマスク材をマスクちして用いた等方性エッチングを
行うことで、トレンチコーナー部を形成してもよい。
の一面側に第1絶縁層(20)を配置すると共に、該第
1絶縁層に対して第1の開口部を形成し、この第1絶縁
層をマスクとして用いた異方性エッチングを施すこと
で、第1のトレンチ幅でトレンチの入口に相当するトレ
ンチコーナー部(5a)を形成する工程と、第1絶縁層
を残したままの状態で、半導体基板の一面側において、
トレンチコーナー部内を含むように第2絶縁層(21)
を形成する工程と、第2絶縁層をエッチバックすること
で、第2絶縁層に対して第1のトレンチ幅よりも狭い第
2の開口部を形成する工程と、第1、第2絶縁層をマス
クとしたエッチングを施すことで、トレンチのうちトレ
ンチコーナー部よりも深い領域を第1のトレンチ幅より
も狭い第2のトレンチ幅で形成する工程と、トレンチの
内壁に第3絶縁層(6)を形成することで、該第3絶縁
層と第1、第2絶縁層とにより絶縁膜を形成する工程と
を含んでいることを特徴としている。このような製造方
法によっても、請求項1乃至5に記載の半導体装置を製
造することが可能である。
の一面側にマスク材(41)を配置すると共に、該マス
ク材に対して第1の開口部を形成し、この第1のマスク
材をマスクとした熱処理を行うことでLOCOS酸化膜
(42)を形成し、該LOCOS酸化膜のバーズビーク
部によって、第1のトレンチ幅でトレンチの入口に相当
するトレンチコーナー部(5a)を形成する工程と、マ
スク材を除去したのち、半導体基板の一面側において、
トレンチコーナー部内を含むように第1絶縁層(11)
を形成する工程と、第1絶縁層のうち、トレンチコーナ
ー部内に形成された領域に、第1のトレンチ幅よりも狭
い第2の開口部を形成する工程と、第1絶縁層をマスク
としたエッチングを施すことで、トレンチのうちトレン
チコーナー部よりも深い領域を第1のトレンチ幅よりも
狭い第2のトレンチ幅で形成する工程と、トレンチの内
壁に第2絶縁層(6)を形成することで、該第2絶縁層
と第1絶縁層とにより絶縁膜を形成する工程とを含んで
いることを特徴としている。このような製造方法によっ
ても、請求項1乃至5に記載の半導体装置を製造するこ
とができる。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
の一実施形態にかかる半導体装置の断面構成を示す。こ
の半導体装置は、パワーMOSFET、IGBT等のト
レンチゲート構造を持つトランジスタを有している。
コン基板1上にn-型ドリフト層2が形成され、その上
にp型ベース領域3が形成されている。p型ベース領域
3の表層部にはn+型ソース領域4が形成され、これら
シリコン基板1、n-型ドリフト層2、p型ベース領域
3およびn+型ソース領域4によって半導体基板が構成
されている。この半導体基板には、n+型ソース領域4
及びp型ベース領域3を貫通してn-型ドリフト層2に
達するようにトレンチ5が形成されている。
るトレンチコーナー部5aにおいて、それよりも深い領
域よりも幅が大きくなった段付き形状をなしている。具
体的には、トレンチコーナー部5aにおいて1μm程度
の幅(第1のトレンチ幅)を成し、トレンチコーナー部
5aよりも深い部分において0.6μm程度の幅(第2
のトレンチ幅)を成して構成されている。この段付き部
分の深さはn+型ソース領域4の接合深さよりも浅く構
成され、トレンチ5の側壁に形成されるチャネル領域に
かからない構成となっている。
ン酸化膜で構成されたゲート絶縁膜6が形成されてい
る。このゲート絶縁膜6は、トレンチ側面におけるトレ
ンチコーナー部5aよりも深い領域では均等な膜厚とな
っているが、トレンチコーナー部5aでは、それよりも
深い領域と比べてトレンチコーナー部5aの段差分、つ
まりトレンチコーナー部5aにおけるトレンチ幅と、そ
れより深い領域におけるトレンチ幅との差の半分、膜厚
が厚くなっている。
6の表面にはゲート電極7が形成されている。そして、
ゲート電極7上を含み、p型ベース領域3及びn+型ソ
ース領域4の上にはBPSG等からなる層間絶縁膜8が
形成されている。この層間絶縁膜8に形成されたコンタ
クトホールを介して、p型ベース領域3及びn+型ソー
ス領域4に電気的に接続されたソース電極9やゲート、
ドレインに接続された各電極(図示せず)が形成され、
図1に示すトランジスタが構成されている。
じ易いトレンチコーナー部5aにおいてゲート絶縁膜の
膜厚が厚くなるようにしているため、この部位における
耐圧を向上させることができる。また、ゲート絶縁膜6
のうち、トレンチ側面におけるトレンチコーナー部5a
よりも深い領域、つまりチャネル領域が形成される領域
は、膜厚が厚くならないようにしているため、デバイス
特性の変動を引き起こすことを防止することができる。
ついて、図2、図3に示す工程図を参照して説明する。
あるいはn+型のシリコン基板1を用意し、このシリコ
ン基板1の上にn-型ドリフト層2を成膜する。つい
で、p型ベース領域3、n+型ソース領域4をイオン注
入及び熱拡散によって順次形成する。このとき、p型ベ
ース領域3の深さを2〜3μm、n+型ソース領域4の
深さを0.5μmとしている。
マスク材となるレジスト10を堆積したのち、フォトリ
ソグラフィによってレジスト10をパターニングするこ
とで、レジスト10に開口部(第1の開口部)を形成す
る。続いて、図2(c)に示す工程では、パターニング
されたレジスト10をマスクとして用い、異方性ドライ
エッチングによって、トレンチ5のうちトレンチ幅が大
きくされるトレンチコーナー部5aを形成する。そし
て、レジスト10をO2アッシング及びH2SO4/H2O
2によって除去したのち、必要に応じて犠牲酸化及び犠
牲酸化膜除去を行うことでトレンチコーナー部5aの丸
め処理及びエッチングダメージ除去を行う。
μm程度熱酸化を行ったのち、第1絶縁層となるUSG
(Undoped Silicate Glass)膜11を0.6μ程度デ
ポジションする。
ール処理を行ったのち、USG膜11の上にレジスト1
2を堆積し、フォトリソグラフィによってレジスト12
をパターニングする。続いて、パターニングされたレジ
スト12をマスクとして用い、異方性ドライエッチング
によってUSG膜11をパターニングする。これによ
り、USG膜11に、トレンチコーナー部5aを形成し
た際に用いたレジスト10よりも小さな幅の開口部(第
2の開口部)が形成される。
ト12をO2アッシング及びH2SO 4/H2O2によって
除去したのち、パターニングされたUSG膜11をマス
クとして用いた異方性ドライエッチングを行うことでト
レンチ5を形成する。このとき、トレンチ5の深さを2
μmとしている。
除去したのち、ケミカルドライエッチング、犠牲酸化及
び犠牲酸化膜除去を行うことで、トレンチコーナー部5
aやトレンチ底部の丸め処理及びエッチングダメージ除
去を行う。
ト酸化(熱酸化)により第2絶縁層となるシリコン酸化
膜を形成することで、このシリコン酸化膜とUSG膜1
1とによりゲート絶縁膜6を形成する。これにより、ゲ
ート絶縁膜6は、トレンチ側面におけるトレンチコーナ
ー部5aよりも深い領域では均等な膜厚となる。一方、
トレンチコーナー部5aでは、先に形成されたUSG膜
11もゲート絶縁膜6となり、トレンチコーナー部5よ
りも深い領域と比べてトレンチコーナー部5aの段差
分、膜厚が厚くなる。そして、ドープトポリシリコン膜
を成膜すると共に、このドープトポリシリコン膜をエッ
チバックすることでゲート電極7を形成したのち、この
後の製造工程については図示しないが層間絶縁膜8の形
成、層間絶縁膜8に対するコンタクトホールの形成、ソ
ース電極10等の電極形成を行うことで、図1に示す半
導体装置が完成する。
コーナー部5aにおいて、それより深い領域よりゲート
絶縁膜6の膜厚が厚くなるようにできるが、ゲート酸化
時にトレンチコーナー部5aに予め厚いUSG膜11が
配置されているために、この部位における熱酸化成長が
抑制される。このため、トレンチ5の入口側が狭くなっ
たオーバハング形状となることを防止でき、ゲート電極
7を形成する際におけるドープトポリシリコン層の埋め
込み性を良好にすることができるため、「す」が発生す
ることを防止することができる。これにより、デバイス
特性の変動を防止することができる。また、トレンチコ
ーナー部5aにおけるゲート絶縁膜6の膜厚は、トレン
チコーナー部5aにおけるトレンチ幅に基づいて制御さ
れるため、トレンチコーナー部5aにおけるトレンチ幅
に基づいて自由に耐圧設計を行うことができる。
11)をゲート絶縁膜形成時に残しておき、トレンチマ
スクによってトレンチコーナー部5aにおけるゲート絶
縁膜厚を稼ぐようにすれば、上記と同様の効果を得られ
るとも考えられる。しかしながら、図4(a)に示すよ
うに、トレンチコーナー部5aに段差が形成されずに角
張った形状となっていると結局その部分においてゲート
絶縁膜6が薄膜化してしまう。このため、図4(b)に
示す本実施形態のように、トレンチコーナー部5aに段
差を形成し、好ましくはその部分に丸め処理を行うこと
で、ゲート絶縁膜6が薄膜化することを防止することが
できる。
施形態と異なる方法により、図1に示す半導体装置を製
造する場合について説明する。本実施形態における半導
体装置の製造方法について、図5に示す製造工程図に基
づいて説明する。
(a)と同様の工程を施し、n+型あるいはp+型のシリ
コン基板1の上にn-型ドリフト層2を形成すると共
に、n-型ドリフト層2にp型ベース領域3及びn+型ソ
ース領域4を形成する。続いて、図5(b)に示す工程
では、図2(b)と同様の工程を施し、レジスト10を
パターニングして開口部を形成する。このとき、開口部
における開口幅を第1実施形態よりも狭めるようにす
る。次に、レジスト10をマスクとした等方性エッチン
グを施すことで、トレンチ5のうちトレンチ幅が大きく
されるトレンチコーナー部5aを形成する。そして、第
1実施形態と同様の方法によってレジスト10を除去し
たのち、図5(d)に示す工程において、図2(d)と
同様の工程を行い、この後は、図3(a)〜(c)と同
様の工程を行うことで、図1に示す半導体装置が完成す
る。
ける段差を等方性エッチングによって形成するようにし
ても第1実施形態と同様の効果を得ることができる。
1、第2実施形態と異なる方法により、図1に示す半導
体装置を製造する場合について説明する。本実施形態に
おける半導体装置の製造方法について、図6、図7に示
す製造工程図に基づいて説明する。
(a)と同様の工程を施し、n+型あるいはp+型のシリ
コン基板1の上にn-型ドリフト層2を形成すると共
に、n-型ドリフト層2にp型ベース領域3及びn+型ソ
ース領域4を形成する。続いて、図6(b)に示す工程
では、図2(b)に示すレジスト10に代えて第1絶縁
層となるシリコン酸化膜20を堆積し、このシリコン酸
化膜20をパターニングして開口部を形成する。そし
て、図6(c)に示す工程では、シリコン酸化膜20を
マスクとして用いて、図2(c)に示す工程と同様の方
法でトレンチコーナー部5aを形成する。
縁層となるシリコン酸化膜21をデポジションする。こ
れにより、トレンチコーナー部5a及びシリコン酸化膜
20がシリコン酸化膜21で覆われる。そして、図7
(a)に示す工程において、シリコン酸化膜21をエッ
チバックする。これにより、シリコン酸化膜21のうち
トレンチコーナー部5a及びシリコン酸化膜20の側面
の部分が残った状態となり、この残ったシリコン酸化膜
21は、トレンチコーナー部5a及びシリコン酸化膜2
0の側面から一定間隔となる。
コン酸化膜20、21をマスクとして用い、図3(b)
と同様の方法によりトレンチ5を形成する。このとき、
上述したようにトレンチコーナー部5a及びシリコン酸
化膜20の側面から一定間隔でシリコン酸化膜21が残
った状態とされていることから、トレンチコーナー部5
aに対して自己整合的にトレンチ5が形成される。この
後は、図3(c)と同様にゲート酸化で第3絶縁層とな
るシリコン酸化膜を形成することでゲート絶縁膜6を形
成し、さらに、ゲート電極7の形成工程等を行うこと
で、図1に示した半導体装置が完成する。
形態と同様の効果を得ることができる。さらに、本実施
形態の製造方法によれば、トレンチ5のうちトレンチコ
ーナー部5aとそれより深い領域との形成位置が自己整
合的に規定されるため、これらの形成位置がマスクずれ
によってばらつくことを防止することができるという効
果も得られる。
1実施形態におけるゲート絶縁膜6をシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜からなるONO膜で形
成する場合について説明する。本実施形態における半導
体装置の製造方法について、図8に示す製造工程図に基
づいて説明する。
(c)に示す工程を行い、トレンチ5のうちのトレンチ
コーナー部5aを形成する。続いて、図8(a)に示す
工程において、シリコン酸化膜31、シリコン窒化膜3
2、シリコン酸化膜33からなるONO膜34を順に積
層する。この後、図8(b)に示す工程では、図3
(a)と同様の工程を施してONO膜34をパターニン
グし、ONO膜34に開口部を形成する。そして、図8
(c)に示す工程では、図3(b)と同様の工程を行
い、この後の製造工程は図示しないが、図3(c)と同
様にゲート酸化によるゲート絶縁膜6の形成工程、ゲー
ト電極7の形成工程等を行うことで、図1に示した半導
体装置が完成する。
構成しても第1実施形態と同様の効果を得ることができ
る。
1〜第3実施形態と異なる方法により、図1に示す半導
体装置を製造する場合について説明する。本実施形態に
おける半導体装置の製造方法について、図9、図10に
示す製造工程図に基づいて説明する。
(a)と同様の工程を施し、n+型あるいはp+型のシリ
コン基板1の上にn-型ドリフト層2を形成すると共
に、n-型ドリフト層2にp型ベース領域3及びn+型ソ
ース領域4を形成する。続いて、図9(b)に示す工程
では、マスク材となるシリコン窒化膜41を堆積したの
ち、フォトリソグラフィによってシリコン窒化膜41を
パターニングする。続いて、図9(c)に示す工程で
は、熱酸化(LOCOS酸化)を行うことで、シリコン
窒化膜41が開口した部位において厚いLOCOS酸化
膜42を形成する。これにより、LOCOS酸化膜42
がn+型ソース領域4の領域内に形成され、LOCOS
酸化膜42のいわゆるバーズビークと呼ばれる部分によ
りトレンチコーナー部5aが形成される。
OS酸化膜42の上にUSG膜43をデポジションす
る。そして、図10(a)に示す工程において、図3
(a)と同様の工程によりUSG膜43及びLOCOS
酸化膜42に開口部を形成する。さらに、図10(b)
に示す工程において、図3(b)と同様の工程によりト
レンチ5を形成したする。この後の製造工程は図示しな
いが図3(c)と同様にゲート酸化によるゲート絶縁膜
6の形成工程、ゲート電極7の形成工程等を行うこと
で、図1に示した半導体装置が完成する。
スビーク部分によってトレンチコーナー部5aが形成さ
れるようにしても第1実施形態と同様の効果を得ること
が可能である。
リコン酸化膜によってゲート絶縁膜6を形成する場合に
ついて説明したが、上述のように、チャネル領域が形成
される部分においてはシリコン窒化膜を残し、トレンチ
の上部、底部のコーナー部におけるシリコン酸化膜の膜
厚を厚くした半導体装置に対して適用することもでき
る。この場合における半導体装置の製造方法は、図3
(c)に示したゲート酸化を行った後に、図13(a)
〜(d)に示す工程を行えば良い。
ンチ側面にのみシリコン窒化膜が残されたONO膜から
なるゲート絶縁膜6を形成した場合、ゲート酸化時にシ
リコン窒化膜が除去された領域において熱酸化速度が高
くなり、ゲート絶縁膜6の厚膜化によるVtバラツキが
発生し得る。しかしながら、上述したようにトレンチコ
ーナー部5aに予め厚いUSG膜11が配置されている
ため、この部位における熱酸化成長を抑制することがで
きる。このため、ゲート絶縁膜6の厚膜化によるVtバ
ラツキを抑制することができる。
化膜とシリコン酸化膜とを積層したONO膜でゲート絶
縁膜6構成した場合と、ONO膜で構成すると共にト
レンチ側面にのみシリコン窒化膜が残るようにした場合
とに対して、上記各実施形態で示したようなトレンチコ
ーナー部5aにおける段差を形成した場合としない場合
それぞれVtバラツキを調べた。その結果を図11に示
す。
ー部5aにおける段差を形成しない場合には、ゲート絶
縁膜6をONO膜で構成した場合と比べ、トレンチ側面
にのみシリコン窒化膜が残るようにした場合のVtバラ
ツキが大きくなっているが、段差を形成した場合には、
どちらの場合にもVtバラツキがあまり変わらないこと
が分かる。このように、トレンチコーナー部5aに段差
を形成することにより、Vtバラツキを抑制することも
可能となる。
ト10をトレンチマスクとして用いてトレンチコーナー
部5aの段差を形成しているが、レジスト10に代えて
シリコン酸化膜等をマスク材として用いても良い。
面構成を示す図である。
る。
る。
合と形成する場合とを比較した説明図である。
造工程を示す図である。
造工程を示す図である。
る。
造工程を示す図である。
造工程を示す図である。
ある。
場合と形成する場合とを比較したVtバラツキを示す図
である。
た場合を示す断面図である。
工程を示す図である。
る。
ース領域、4…n+型ソース領域、5…トレンチ、5a
…トレンチコーナー部、6…ゲート絶縁膜、7…ゲート
電極、8…層間絶縁膜、9…ソース電極。
Claims (13)
- 【請求項1】 半導体基板(1〜4)の一面に形成され
たトレンチ(5)の内壁に絶縁膜(6)が形成されてい
る半導体装置において、 前記トレンチは、該トレンチの入口に相当するトレンチ
コーナー部(5a)において、該トレンチのうち前記ト
レンチコーナー部よりも深い領域よりトレンチ幅が広く
形成されており、 前記絶縁膜は、前記トレンチコーナー部において、前記
トレンチの側面のうち前記トレンチコーナー部よりも深
い領域より膜厚が厚くなっていることを特徴とする半導
体装置。 - 【請求項2】 前記絶縁膜のうち、前記トレンチコーナ
ー部における膜厚と、前記トレンチの側面における前記
トレンチコーナー部よりも深い領域の膜厚との差は、前
記トレンチコーナー部におけるトレンチ幅と前記トレン
チのうち前記トレンチコーナー部よりも深い領域におけ
るトレンチ幅との差による段差分に相当していることを
特徴とする請求項1に記載の半導体装置。 - 【請求項3】 半導体基板(1〜4)の一面に形成され
たトレンチ(5)の内壁に絶縁膜(6)が形成されてい
る半導体装置において、 前記トレンチは、該トレンチの入口に相当するトレンチ
コーナー部(5a)において段差が形成されており、 前記絶縁膜は、前記トレンチコーナー部において、前記
トレンチの側面のうち前記トレンチコーナー部よりも深
い領域より前記段差分膜厚が厚くなっていることを特徴
とする半導体装置。 - 【請求項4】 前記トレンチは、前記トレンチコーナー
部において丸め処理が成されていることを特徴とする請
求項1乃至3のいずれか1つに記載の半導体装置。 - 【請求項5】 前記半導体基板は、前記トレンチの形成
領域において前記一面側から第1導電型のソース領域
(4)、第2導電型のベース領域(3)、第1導電型の
ドリフト領域(2)を有し、 前記トレンチは、前記ソース領域及び前記ベース領域を
貫通し、前記ドリフト領域に達するように形成されてお
り、 前記トレンチの内壁に形成された前記絶縁膜をゲート絶
縁膜、前記トレンチの側面における前記ベース領域をチ
ャネル領域とするトレンチゲート型のトランジスタが構
成されていることを特徴とする請求項1乃至4のいずれ
か1つに記載の半導体装置。 - 【請求項6】 半導体基板(1)の一面に形成されたト
レンチ(5)の内壁に絶縁膜(6)が形成されている半
導体装置の製造方法において、 前記半導体基板の一面側に第1のマスク材(10)を配
置すると共に、該第1のマスク材に対して第1の開口部
を形成し、この第1のマスク材をマスクとして用いたエ
ッチングを施すことで、第1のトレンチ幅で前記トレン
チの入口に相当するトレンチコーナー部(5a)を形成
する工程と、 前記第1のマスク材を除去したのち、前記半導体基板の
一面側において、前記トレンチコーナー部内を含むよう
に第1絶縁層(11)を形成する工程と、 前記第1絶縁層のうち、前記トレンチコーナー部内に形
成された領域に、前記第1のトレンチ幅よりも狭い前記
第2の開口部を形成する工程と、 前記第1絶縁層をマスクとしたエッチングを施すこと
で、前記トレンチのうち前記トレンチコーナー部よりも
深い領域を前記第1のトレンチ幅よりも狭い第2のトレ
ンチ幅で形成する工程と、 前記トレンチの内壁に第2絶縁層(6)を形成すること
で、該第2絶縁層と前記第1絶縁層とにより前記絶縁膜
を形成する工程とを含んでいることを特徴とする半導体
装置の製造方法。 - 【請求項7】 前記トレンチコーナー部を形成する工程
では、 前記第1のマスク材に形成する第1の開口部を第1のト
レンチ幅で形成し、第1のマスク材をマスクとして用い
た異方性エッチングを行うことで、前記トレンチコーナ
ー部を形成することを特徴とする請求項6に記載の半導
体装置の製造方法。 - 【請求項8】 前記トレンチコーナー部を形成する工程
では、 前記第1のマスク材に形成する第1の開口部を前記第1
のトレンチ幅よりも狭く形成し、前記第1のマスク材を
マスクとして用いた等方性エッチングを行うことで、前
記トレンチコーナー部を形成することを特徴とする請求
項6に記載の半導体装置の製造方法。 - 【請求項9】 前記第1絶縁層を形成する工程では、 前記第1絶縁層として、シリコン酸化膜とシリコン窒化
膜とシリコン酸化膜とを有したONO膜を形成すること
を特徴とする請求項6乃至8のいずれか1つに記載の半
導体装置の製造方法。 - 【請求項10】 半導体基板(1)の一面に形成された
トレンチ(5)の内壁に絶縁膜(6)が形成されている
半導体装置の製造方法において、 前記半導体基板の一面側に第1絶縁層(20)を配置す
ると共に、該第1絶縁層に対して第1の開口部を形成
し、この第1絶縁層をマスクとして用いた異方性エッチ
ングを施すことで、第1のトレンチ幅で前記トレンチの
入口に相当するトレンチコーナー部(5a)を形成する
工程と、 前記第1絶縁層を残したままの状態で、前記半導体基板
の一面側において、前記トレンチコーナー部内を含むよ
うに第2絶縁層(21)を形成する工程と、 前記第2絶縁層をエッチバックすることで、前記第2絶
縁層に対して前記第1のトレンチ幅よりも狭い前記第2
の開口部を形成する工程と、 前記第1、第2絶縁層をマスクとしたエッチングを施す
ことで、前記トレンチのうち前記トレンチコーナー部よ
りも深い領域を前記第1のトレンチ幅よりも狭い第2の
トレンチ幅で形成する工程と、 前記トレンチの内壁に第3絶縁層(6)を形成すること
で、該第3絶縁層と前記第1、第2絶縁層とにより前記
絶縁膜を形成する工程とを含んでいることを特徴とする
半導体装置の製造方法。 - 【請求項11】 半導体基板(1)の一面に形成された
トレンチ(5)の内壁に絶縁膜(6)が形成されている
半導体装置の製造方法において、 前記半導体基板の一面側にマスク材(41)を配置する
と共に、該マスク材に対して第1の開口部を形成し、こ
の第1のマスク材をマスクとした熱処理を行うことでL
OCOS酸化膜からなる第1絶縁層(42)を形成し、
該LOCOS酸化膜のバーズビーク部によって、第1の
トレンチ幅で前記トレンチの入口に相当するトレンチコ
ーナー部(5a)を形成する工程と、 前記第1絶縁層のうち、前記トレンチコーナー部内に形
成された領域に、前記第1のトレンチ幅よりも狭い前記
第2の開口部を形成する工程と、 前記第1絶縁層をマスクとしたエッチングを施すこと
で、前記トレンチのうち前記トレンチコーナー部よりも
深い領域を前記第1のトレンチ幅よりも狭い第2のトレ
ンチ幅で形成する工程と、 前記トレンチの内壁に第2絶縁層(6)を形成すること
で、該第2絶縁層と前記第1絶縁層とにより前記絶縁膜
を形成する工程とを含んでいることを特徴とする半導体
装置の製造方法。 - 【請求項12】 前記第2絶縁層を形成する工程では、 前記第1絶縁層として、シリコン酸化膜とシリコン絶縁
膜とシリコン酸化膜とを有したONO膜を形成すること
を特徴とする請求項6乃至11のいずれか1つに記載の
半導体装置の製造方法。 - 【請求項13】 基板(1)上に第1導電型のドリフト
領域(2)を形成したのち、前記ドリフト領域上に第2
導電型のベース領域(3)を形成すると共に、前記ベー
ス領域の表層部に第1導電型のソース領域(4)を形成
することで前記半導体基板(1〜4)を用意する工程
と、 前記ソース領域及び前記ベース領域を貫通し、前記ドリ
フト領域に達するように前記トレンチ(5)を形成する
工程と、 前記トレンチの内壁に前記絶縁膜を構成するゲート絶縁
膜(6)を形成すると共に、前記トレンチ内部を埋め込
むように、前記ゲート絶縁膜上にゲート電極(7)を形
成する工程とを含んでいることを特徴とする請求項6乃
至12のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001101597A JP4852792B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
US10/108,443 US6797588B2 (en) | 2001-03-30 | 2002-03-29 | Method for manufacturing a semiconductor device having a trench and a thick insulation film at the trench opening |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001101597A JP4852792B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299621A true JP2002299621A (ja) | 2002-10-11 |
JP4852792B2 JP4852792B2 (ja) | 2012-01-11 |
Family
ID=18954886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001101597A Expired - Fee Related JP4852792B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6797588B2 (ja) |
JP (1) | JP4852792B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100668862B1 (ko) | 2005-10-25 | 2007-01-16 | 주식회사 하이닉스반도체 | 리세스 채널 트랜지스터 및 그 형성방법 |
JP2007150082A (ja) * | 2005-11-29 | 2007-06-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2011044513A (ja) * | 2009-08-20 | 2011-03-03 | National Institute Of Advanced Industrial Science & Technology | 炭化珪素半導体装置 |
US8384150B2 (en) | 2005-11-29 | 2013-02-26 | Rohm Co., Ltd. | Vertical double diffused MOS transistor with a trench gate structure |
JP2015019092A (ja) * | 2008-03-03 | 2015-01-29 | 富士電機株式会社 | トレンチゲート型半導体装置 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10245249B4 (de) * | 2002-09-27 | 2008-05-08 | Infineon Technologies Ag | Verfahren zum Herstellen eines Trenchtransistors |
US7279743B2 (en) | 2003-12-02 | 2007-10-09 | Vishay-Siliconix | Closed cell trench metal-oxide-semiconductor field effect transistor |
CN101567373B (zh) * | 2004-02-16 | 2011-04-13 | 富士电机系统株式会社 | 双方向元件及其制造方法 |
JP2005322723A (ja) * | 2004-05-07 | 2005-11-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8183629B2 (en) * | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
US6906380B1 (en) * | 2004-05-13 | 2005-06-14 | Vishay-Siliconix | Drain side gate trench metal-oxide-semiconductor field effect transistor |
KR100549580B1 (ko) * | 2004-06-24 | 2006-02-08 | 주식회사 하이닉스반도체 | 리세스 채널 구조를 갖는 반도체 소자의 제조 방법 |
KR100539269B1 (ko) | 2004-06-25 | 2005-12-27 | 삼성전자주식회사 | 자기정렬 부분적 soi 구조의 반도체 소자 및 그 제조방법 |
US7667264B2 (en) * | 2004-09-27 | 2010-02-23 | Alpha And Omega Semiconductor Limited | Shallow source MOSFET |
US7598576B2 (en) * | 2005-06-29 | 2009-10-06 | Cree, Inc. | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices |
JP2007180310A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体装置 |
US8471390B2 (en) * | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
US8368126B2 (en) | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
US9306056B2 (en) | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
US8604525B2 (en) | 2009-11-02 | 2013-12-10 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
CN102087989A (zh) * | 2009-12-02 | 2011-06-08 | 无锡华润上华半导体有限公司 | 浅沟槽隔离结构的制造方法 |
CN102087990A (zh) * | 2009-12-07 | 2011-06-08 | 无锡华润上华半导体有限公司 | 浅沟槽隔离方法 |
WO2011117920A1 (ja) * | 2010-03-24 | 2011-09-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US8748977B2 (en) * | 2011-03-23 | 2014-06-10 | Panasonic Corporation | Semiconductor device and method for producing same |
JP6112700B2 (ja) * | 2012-08-17 | 2017-04-12 | ローム株式会社 | 半導体装置 |
US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
US9425304B2 (en) | 2014-08-21 | 2016-08-23 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
JP2018117070A (ja) * | 2017-01-19 | 2018-07-26 | エイブリック株式会社 | 半導体装置及びその製造方法 |
CN109216438B (zh) * | 2017-07-03 | 2021-06-04 | 无锡华润上华科技有限公司 | 半导体器件的堆叠多晶硅栅结构的制造方法 |
CN109216172B (zh) * | 2017-07-03 | 2021-01-05 | 无锡华润上华科技有限公司 | 半导体器件的分裂栅结构的制造方法 |
CN109216439B (zh) * | 2017-07-03 | 2020-11-13 | 无锡华润上华科技有限公司 | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 |
CN113745316A (zh) * | 2021-08-31 | 2021-12-03 | 深圳市威兆半导体有限公司 | 屏蔽栅mosfet器件、芯片和终端设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382161A (ja) * | 1989-08-25 | 1991-04-08 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
JPH0745824A (ja) * | 1993-07-27 | 1995-02-14 | Toshiba Corp | 半導体装置 |
JPH07122749A (ja) * | 1993-09-01 | 1995-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000223676A (ja) * | 1999-01-27 | 2000-08-11 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61226966A (ja) | 1985-03-30 | 1986-10-08 | Toshiba Corp | 半導体装置 |
JPS63133665A (ja) | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 半導体記憶装置 |
US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
KR920022532A (ko) * | 1991-05-13 | 1992-12-19 | 문정환 | 이중 수직 채널을 갖는 스태틱램 및 그 제조방법 |
US5480832A (en) * | 1991-10-14 | 1996-01-02 | Nippondenso Co., Ltd. | Method for fabrication of semiconductor device |
JP3022714B2 (ja) * | 1993-10-29 | 2000-03-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2601176B2 (ja) | 1993-12-22 | 1997-04-16 | 日本電気株式会社 | 半導体記憶装置 |
JP3400846B2 (ja) * | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
JPH1145935A (ja) | 1997-07-28 | 1999-02-16 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP3237110B2 (ja) * | 1998-03-24 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
JP2000114400A (ja) * | 1998-10-08 | 2000-04-21 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP4244456B2 (ja) * | 1999-08-04 | 2009-03-25 | 株式会社デンソー | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
ITMI20010039A1 (it) | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
US6864532B2 (en) * | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP4200626B2 (ja) * | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
JP2001351895A (ja) * | 2000-06-09 | 2001-12-21 | Denso Corp | 半導体装置の製造方法 |
US6579476B2 (en) | 2001-03-21 | 2003-06-17 | Essilor International Compagnie Generale D'optique | Method for molding ophthalmic lenses made of plastic material |
-
2001
- 2001-03-30 JP JP2001101597A patent/JP4852792B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-29 US US10/108,443 patent/US6797588B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382161A (ja) * | 1989-08-25 | 1991-04-08 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
JPH0745824A (ja) * | 1993-07-27 | 1995-02-14 | Toshiba Corp | 半導体装置 |
JPH07122749A (ja) * | 1993-09-01 | 1995-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000223676A (ja) * | 1999-01-27 | 2000-08-11 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100668862B1 (ko) | 2005-10-25 | 2007-01-16 | 주식회사 하이닉스반도체 | 리세스 채널 트랜지스터 및 그 형성방법 |
JP2007150082A (ja) * | 2005-11-29 | 2007-06-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US8384150B2 (en) | 2005-11-29 | 2013-02-26 | Rohm Co., Ltd. | Vertical double diffused MOS transistor with a trench gate structure |
JP2015019092A (ja) * | 2008-03-03 | 2015-01-29 | 富士電機株式会社 | トレンチゲート型半導体装置 |
US9209276B2 (en) | 2008-03-03 | 2015-12-08 | Fuji Electric Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
US9559188B2 (en) | 2008-03-03 | 2017-01-31 | Fuji Electric Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
JP2011044513A (ja) * | 2009-08-20 | 2011-03-03 | National Institute Of Advanced Industrial Science & Technology | 炭化珪素半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4852792B2 (ja) | 2012-01-11 |
US6797588B2 (en) | 2004-09-28 |
US20020140026A1 (en) | 2002-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4852792B2 (ja) | 半導体装置の製造方法 | |
JP3976882B2 (ja) | トレンチゲート構造を持つmos型半導体装置の製造方法 | |
US6331469B1 (en) | Trench isolation structure, semiconductor device having the same, and trench isolation method | |
JP3472401B2 (ja) | 半導体装置の製造方法 | |
JP4027447B2 (ja) | 半導体装置の製造方法 | |
JPH05304297A (ja) | 電力用半導体装置およびその製造方法 | |
JP3229665B2 (ja) | Mosfetの製造方法 | |
KR100273615B1 (ko) | 반도체장치및그제조방법 | |
JP2002270841A (ja) | 半導体装置及びその製造方法 | |
KR100281124B1 (ko) | 반도체소자 및 그의 제조방법 | |
JP2001007196A (ja) | 半導体装置の製造方法 | |
JP2008244229A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002026322A (ja) | 半導体装置及びその製造方法 | |
JP2006093506A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JPH08255828A (ja) | 半導体装置およびその製造方法 | |
JP2002237518A (ja) | 半導体装置及びその製造方法 | |
US6284624B1 (en) | Semiconductor device and method of manufacturing the same | |
JPH10242264A (ja) | 半導体装置の製造方法 | |
JP3855638B2 (ja) | 半導体装置の製造方法 | |
US5817570A (en) | Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure | |
EP0967637A1 (en) | Semiconductor device and manufacturing method | |
JP3667907B2 (ja) | 半導体装置の製造方法 | |
JP3955123B2 (ja) | Mosトランジスタの製造方法 | |
JPH11354650A (ja) | 半導体装置およびその製造方法 | |
JP2002083957A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |