JP2002083957A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002083957A
JP2002083957A JP2000271025A JP2000271025A JP2002083957A JP 2002083957 A JP2002083957 A JP 2002083957A JP 2000271025 A JP2000271025 A JP 2000271025A JP 2000271025 A JP2000271025 A JP 2000271025A JP 2002083957 A JP2002083957 A JP 2002083957A
Authority
JP
Japan
Prior art keywords
source
semiconductor device
gate electrode
drain region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000271025A
Other languages
English (en)
Inventor
Akinobu Teramoto
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000271025A priority Critical patent/JP2002083957A/ja
Priority to US09/797,737 priority patent/US20020047141A1/en
Priority to DE10115581A priority patent/DE10115581A1/de
Priority to TW090111815A priority patent/TW501280B/zh
Priority to KR1020010027669A priority patent/KR20020020175A/ko
Publication of JP2002083957A publication Critical patent/JP2002083957A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明は半導体装置に関し、高い集積度と安
定した品質の双方を容易に実現することを目的とする。 【解決手段】 ゲート電極14の側面および底面を覆う
ゲート絶縁膜12を備える。ゲート絶縁膜12を介し
て、ゲート電極14の両側に、1対のソースドレイン領
域18を配置する。ゲート絶縁膜12を介してゲート電
極14の下側にチャネル領域15を設ける。ゲート電極
14の表面と、ソースドレイン領域18の表面は、同一
の平面を形成している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に、高い集積度と安定した品質
とを得る上で好適な構造を有する半導体装置およびその
製造方法に関する。
【0002】
【従来の技術】図6は、従来の半導体装置が備えるトラ
ンジスタの断面図を示す。図6に示すトランジスタは、
P型ウェル10を含むシリコン基板を備えている。P型
ウェル10の表面には、ゲート絶縁膜12が形成されて
いる。ゲート絶縁膜12の上には、ポリシリコンで構成
されたゲート電極14が形成されている。ゲート電極1
4の下には、P型不純物を低濃度で含有するチャネル領
域15が形成されている。また、ゲート電極14の側面
には、SiNで構成されたサイドウォール16が形成され
ている。
【0003】P型ウェル10には、LDD(Lightly Do
ped Drain)構造のソースドレイン領域18が形成され
ている。ソースドレイン領域18は、N型不純物を低い
濃度で含む低濃度N型領域20と、N型不純物を高い濃
度で含む高濃度N型領域22とが含まれている。
【0004】低濃度N型領域20は、ゲート絶縁膜12
の上にゲート電極14が形成された後、それらの上から
N型不純物を注入することにより形成される。また、高
濃度N型領域22は、ゲート電極14の側面にサイドウ
ォール16が形成された後、ゲート絶縁膜12の上から
N型不純物を注入することにより形成される。トランジ
スタの製造工程では、上記の如くP型ウェルに不純物が
注入された後、その不純物を活性化させるため、シリコ
ン基板の全体に所定の熱処理が施される。
【0005】上記の熱処理の後、ゲート電極14やサイ
ドウォール16を覆う層間絶縁膜24が形成される。更
に、層間絶縁膜24にコンタクトホールが形成され、そ
の中に所望のコンタクトプラグ26が形成されることに
より図6に示す構造が形成される。
【0006】
【発明が解決しようとする課題】上述の如く、従来の半
導体装置は、ソースドレイン領域18を含む層の上にゲ
ート電極14を備えている。つまり、従来の半導体装置
において、ゲート電極14およびサイドウォール16
は、ソースドレイン領域18を含む層より上方に突出し
ている。この場合、隣接するゲート電極14の間は、層
間絶縁膜20によって埋め込むことが必要である。
【0007】しかし、半導体装置の集積度が高くなるに
連れて、隣接するゲート電極14の間を層間絶縁膜20
で埋め込むことが困難となっている。この点、従来の半
導体装置の構造は、集積度が高まるに連れて安定した品
質の確保が困難になるという問題を有していた。
【0008】また、従来の半導体装置の製造方法では、
上記の如く、ゲート絶縁膜12やゲート電極14が形成
された後に、不純物の活性化を目的とする熱処理が実行
される。この場合、その熱処理の影響で、ゲート絶縁膜
12やゲート電極14の特性が劣化することがある。従
来の半導体装置の構造、およびその製造方法は、その点
においても安定した品質を確保する上で問題を有してい
た。
【0009】本発明は、上記のような課題を解決するた
めになされたもので、高い集積度と安定した品質の双方
を容易に実現する上で好適な構造を有する半導体装置を
提供することを第1の目的とする。また、本発明は、高
い集積度が要求される状況下でも品質の安定した半導体
装置を製造することのできる半導体装置の製造方法を提
供することを第2の目的とする。
【0010】
【課題を解決するための手段】請求項1記載の発明は、
MOSFETを含む半導体装置であって、ゲート電極
と、前記ゲート電極の側面および底面を覆うゲート絶縁
膜と、前記ゲート絶縁膜を介して前記ゲート電極の両側
に配置される1対のソースドレイン領域と、前記ゲート
絶縁膜を介して前記ゲート電極の下側に配置されるチャ
ネル領域を備え、前記ゲート電極の表面と、前記ソース
ドレイン領域の表面は、同一の平面を形成していること
を特徴とするものである。
【0011】請求項2記載の発明は、請求項1記載の半
導体装置であって、前記ソースドレイン領域は、不純物
を低濃度で含有する低濃度不純物領域と、不純物を高濃
度で含有し前記低濃度不純物領域の上に形成される高濃
度不純物領域とを備えることを特徴とするものである。
【0012】請求項3記載の発明は、請求項1または2
記載の半導体装置であって、前記ゲート絶縁膜の底面の
位置と前記ソースドレイン領域の底面の位置とが一致し
ていることを特徴とするものである。
【0013】請求項4記載の発明は、請求項1乃至3の
何れか1項記載の半導体装置であって、前記ゲート絶縁
膜は、シリコン酸化膜に比して誘電率の高い高誘電体材
料で構成されていることを特徴とするものである。
【0014】請求項5記載の発明は、請求項1乃至4の
何れか1項記載の半導体装置であって、前記ゲート電極
は、メタル材料で構成されていることを特徴とするもの
である。
【0015】請求項6記載の発明は、請求項1乃至5の
何れか1項記載の半導体装置であって、シリコン窒化膜
を含み、前記ゲート電極の側面と前記ソースドレイン領
域の側面との間に介在するサイドウォールを備えること
を特徴とするものである。
【0016】請求項7記載の発明は、半導体装置の製造
方法であって、シリコン基板に第1導電型不純物を注入
して第1型ウェルを形成するステップと、前記第1型ウ
ェルに所定の深さで第2導電型不純物を注入してソース
ドレイン領域を形成するステップと、前記ソースドレイ
ン領域の一部を含む所定部位を除去することにより、前
記第1型ウェルに、一対のソースドレイン領域に挟まれ
た溝を形成するステップと、前記溝の壁面、および前記
溝の底部に露出する前記第1型ウェルの表面が覆われる
ようにゲート絶縁膜を形成するステップと、前記ゲート
絶縁膜で覆われた溝の中に導電材料を埋め込むステップ
と、前記導電材料のうち、前記溝からはみ出す部分を除
去して前記溝の中にゲート電極を形成するステップと、
前記ソースドレイン領域および前記ゲート電極が属する
層の上に配線層を形成するステップと、を含むことを特
徴とするものである。
【0017】請求項8記載の発明は、半導体装置の製造
方法であって、シリコン基板に第1導電型不純物を注入
して第1型ウェルを形成するステップと、前記第1型ウ
ェルに所定の深さで第2導電型不純物を注入してソース
ドレイン領域を形成するステップと、前記ソースドレイ
ン領域の一部を含む所定部位を除去することにより、前
記第1型ウェルに、一対のソースドレイン領域に挟まれ
た溝を形成するステップと、シリコン窒化膜を含み、前
記溝の側壁を覆うサイドウォールを形成するステップ
と、前記溝の底部に露出する前記第1型ウェルの表面が
覆われるようにゲート絶縁膜を形成するステップと、前
記サイドウォールおよび前記ゲート絶縁膜で覆われた溝
の中に導電材料を埋め込むステップと、前記導電材料の
うち、前記溝からはみ出す部分を除去して前記溝の中に
ゲート電極を形成するステップと、前記ソースドレイン
領域および前記ゲート電極が属する層の上に配線層を形
成するステップと、を含むことを特徴とするものであ
る。
【0018】請求項9記載の発明は、請求項7または8
記載の半導体装置の製造方法であって、前記導電材料の
うち前記溝からはみ出す部分を除去するステップは、前
記ゲート電極の表面と前記ソースドレイン領域の表面と
が平坦となるまで前記導電材料をエッチバックするステ
ップを含むことを特徴とするものである。
【0019】請求項10記載の発明は、請求項7または
8記載の半導体装置の製造方法であって、前記導電材料
のうち前記溝からはみ出す部分を除去するステップは、
前記ゲート電極の表面と前記ソースドレイン領域の表面
とが平坦となるまで前記導電材料をCMPにより除去す
るステップを含むことを特徴とするものである。
【0020】請求項11記載の発明は、請求項7乃至1
0の何れか1項記載の半導体装置の製造方法であって、
前記ソースドレイン領域を形成するステップは、前記第
1型ウェルに、前記第2導電型不純物を、第1の深さお
よび第1の濃度で注入することにより低濃度不純物領域
を形成するステップと、前記第1型ウェルに、前記第1
の深さより浅い第2の深さで前記第2導電型不純物を注
入することにより、前記低濃度不純物領域の上層に高濃
度不純物領域を形成するステップと、を含むことを特徴
とするものである。
【0021】請求項12記載の発明は、請求項7乃至1
1の何れか1項記載の半導体装置の製造方法であって、
前記溝は、その底面の位置が、前記ソースドレイン領域
の底面の位置と一致するように形成されることを特徴と
するものである。
【0022】請求項13記載の発明は、請求項7乃至1
2の何れか1項記載の半導体装置の製造方法であって、
前記ゲート絶縁膜は、シリコン酸化膜に比して誘電率の
高い高誘電体材料で構成されることを特徴とするもので
ある。
【0023】請求項14記載の発明は、請求項7乃至1
3の何れか1項記載の半導体装置の製造方法であって、
前記ゲート電極は、メタル材料で構成されることを特徴
とするものである。
【0024】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【0025】実施の形態1.図1は、本発明の実施の形
態1の半導体装置が備えるMOSFETの断面図を示
す。図1に示すMOSFETは、P型ウェル10を含む
シリコン基板を備えている。P型ウェル10には、N型
不純物を低い濃度で含む低濃度N型領域20と、N型不
純物を高い濃度で含む高濃度N型領域22とからなるソ
ースドレイン領域18が形成されている。本実施形態に
おいて、低濃度N型領域20はソースドレイン領域18
の下層部分に形成され、また、高濃度N型領域22は低
濃度N型領域20の上層に形成されている。
【0026】P型ウェル10には、また、2つのソース
ドレイン領域18に挟まれる位置に、ソースドレイン領
域18と同じ深さの溝が形成されている。その溝の下に
は、P型不純物を低濃度で含有するチャネル領域15が
形成されている。また、その溝の中には、ソースドレイ
ン領域18の側面およびチャネル領域15の表面を覆う
ゲート絶縁膜12、およびポリシリコンからなるゲート
電極14が形成されている。本実施形態において、ゲー
ト絶縁膜12およびゲート電極14は、その表面がソー
スドレイン領域18の表面と同一面を成すように形成さ
れている。つまり、ゲート絶縁膜12およびゲート電極
14は、ソースドレイン領域18の表面から突出しない
ようにP型ウェル10の中に埋め込まれている。
【0027】P型ウェル10の上層には、P型ウェル1
0の全面においてほぼ均一な膜厚を有する層間絶縁膜2
4が形成されている。また、層間絶縁膜24には複数の
コンタクトホールが形成されており、それらの中に、ソ
ースドレイン領域18、ゲート電極14、およびP型ウ
ェル10のそれぞれに通じるコンタクトプラグ26が形
成されている。
【0028】次に、図2および図3を参照して、本実施
形態のMOSFETの製造方法について説明する。図2
は、図1に示すMOSFETの製造過程において、以下
に説明するステップ1〜5の処理が実行されることによ
り形成される状態の断面図を示す。
【0029】(ステップ1)本実施形態の製造方法で
は、先ず、個々のMOSFETに対応する活性領域を区
分するため、図示しないSTI(Shallow Trench Isolatio
n)をシリコン基板上に形成する。 (ステップ2)STIにより区分された活性領域にP型不
純物が注入してP型ウェル10を形成する。 (ステップ3)P型ウェル10の所定領域、すなわち、
ソースドレイン領域18を形成すべき領域に、第1の深
さでN型不純物を注入して低濃度N型領域20を形成す
る。 (ステップ4)次いで、低濃度N型領域20に、第1の
深さより浅い第2の深さでN型不純物を注入して、高濃
度N型領域22を形成する。 (ステップ5)P型ウェル10の所定領域に、低濃度N
型領域20の底面位置と同じ深さになるように、異方性
エッチングによってゲート電極14を埋め込むための溝
30を形成する。
【0030】上記の処理に次いで、以下に説明するステ
ップ6〜12の処理が実行されることにより図3に示す
状態が形成される。 (ステップ6)シリコン基板に所定の熱処理を施して、
その全面に10nm程度の膜厚で図示しないパッド酸化
膜を形成する。 (ステップ7)パッド酸化膜の上から溝30の中にP型
不純物を注入してチャネル領域15を形成する。 (ステップ8)HFを用いたウェットエッチングによっ
て上記のパッド酸化膜を除去し、更にシリコン基板の表
面を洗浄する。
【0031】(ステップ9)ソースドレイン領域18お
よびチャネル領域15に注入されている不純物を活性化
させるために必要な熱処理を行う。尚、この熱処理は、
ゲート絶縁膜12およびゲート電極14が形成される以
前であれば、他のタイミングで行ってもよい。このよう
に、本実施形態では、ゲート絶縁膜12およびゲート電
極14が形成される以前に、ソースドレイン領域18お
よびチャネル領域15に注入された不純物を活性化させ
るための熱処理を終了させることができる。
【0032】(ステップ10)上述した一連の処理に次
いで、シリコン基板の全面に、ゲート絶縁膜12となる
べきシリコン酸化膜32を形成する。 (ステップ11)次に、シリコン基板の全面に、溝30
が埋め込まれるようにポリシリコン34を堆積する。
【0033】以後、以下に説明するステップ12〜15
の処理が実行されることにより、図1に示す状態が実現
される。 (ステップ12)シリコン基板上に堆積されたポリシリ
コン34およびシリコン酸化膜32を、溝30の内部を
除き、エッチバックによって除去する。その結果、溝3
0の中に、ソースドレイン領域18と同一面を成すゲー
ト絶縁膜12およびゲート電極14が形成される。 (ステップ13)CVD法により、シリコン基板の上に
層間絶縁膜24を堆積させる。 (ステップ14)層間絶縁膜24に、ソースドレイン領
域18、ゲート電極14、およびP型ウェル10に通じ
るコンタクトホールを形成する。 (ステップ15)コンタクトホールの内部にタングステ
ンなどのメタル材料を埋め込んでコンタクトプラグ26
を形成する。
【0034】上述の如く、本実施形態の半導体装置の構
造、およびその製造方法によれば、ゲート絶縁膜12お
よびゲート電極14に、高温の熱負荷がかかるのを防ぐ
ことができる。従って、その構造および製造方法によれ
ば、熱負荷に起因するゲート絶縁膜12等の劣化を防止
して、品質の安定した半導体装置を実現することができ
る。
【0035】また、本実施形態の半導体装置の構造、お
よびその製造方法によれば、ゲート電極14の表面とソ
ースドレイン領域18の表面とを同一面とすることがで
きる。この場合、層間絶縁膜24は平坦な面上に堆積さ
れることとなり、MOSFETが高い集積度を有してい
ても、容易に適正な状態を実現することができる。従っ
て、本実施形態の構造および製造方法によれば、半導体
装置が高い集積度を有する場合にも、安定した品質を容
易に確保することができる。
【0036】ところで、上述した実施の形態1の製造方
法では、ポリシリコン34およびシリコン酸化膜32を
全面エッチバックすることによりゲート絶縁膜12およ
びゲート電極14を形成することとしているが、それら
の形成方法はこれに限定されるものではない。すなわ
ち、ゲート絶縁膜12やゲート電極14は、ポリシリコ
ン34やシリコン酸化膜32をCMPで除去することに
より形成してもよい。
【0037】また、上述した実施の形態1では、ゲート
絶縁膜12をシリコン酸化物(SiO2)で構成することと
しているが、ゲート絶縁膜12の材質はこれに限定され
るものではない。すなわち、本実施形態では、ゲート絶
縁膜12に高温の熱が加わらないため、その材質とし
て、SiO2に比して誘電率の高い材料、例えばAl2O3やZrO
2などを用いることもできる。この場合、シリコン酸化
物が用いられる場合に比して、更に高品質なゲート絶縁
膜12を形成することができる。
【0038】また、上述した実施の形態1では、ゲート
電極14をポリシリコンで構成することとしているが、
本発明はこれに限定されるものではない。すなわち、図
4に示すように、ゲート絶縁膜12を高誘電率材料(Zr
O2)で構成し、更に、ゲート電極14をタングステンな
どのメタル材料で構成することとしてもよい。本実施形
態では、ゲート電極14に高温の熱が加わらないため、
図4に示す構成を採用することで、高品質なゲート電極
14を実現することができる。
【0039】次に、図5を参照して、本発明の実施の形
態2について説明する。図5は、本実施形態の半導体装
置が備えるMOSFETの断面図を示す。図5に示すよ
うに、本実施形態のMOSFETは、ゲート電極14と
ソースドレイン領域18との境界部にサイドウォール4
0を備え、ゲート電極14の底部にのみゲート酸化膜1
2を備えている。サイドウォール40は、シリコン窒化
膜(SiN)とパッド酸化膜(SiO2)の積層膜である。
【0040】本実施形態のMOSFETは、以下に示す
手順で製造することができる。 (ステップ1〜5)実施の形態1におけるステップ1〜
5の処理により図2に示す状態を形成する。 (ステップ6、7)実施の形態1におけるステップ6お
よび7の処理により、10nm程度のパッド酸化膜(図
示せず)と、図3に示すチャネル領域15とを形成す
る。 (ステップ9)ソースドレイン領域18およびチャネル
領域15に注入されている不純物を活性化させるために
必要な熱処理を行う。尚、この熱処理は、実施の形態1
の場合と同様に、ゲート絶縁膜12およびゲート電極1
4が形成される以前であれば、他のタイミングで行って
もよい。
【0041】(ステップ20)シリコン基板の全面に、
パッド酸化膜と重ねて、CVD法によりシリコン窒化膜
を堆積させる。 (ステップ21)異方性エッチングにより、溝30の側
面を覆う部分を除き、そのシリコン窒化膜とパッド酸化
膜とを除去する。その結果、図5に示すサイドウォール
40が形成される。 (ステップ22)CVD法により、或いは熱酸化法によ
り、溝30の底部に露出しているP型ウェル10の表面
にゲート酸化膜12を形成する。 (ステップ11〜15)以後、実施の形態1の場合と同
様の手順でゲート電極14やコンタクトプラグ26を形
成して、図5に示す状態を実現する。
【0042】上述の如く、本実施形態においては、ゲー
ト電極14とソースドレイン領域18の間にシリコン窒
化膜を含むサイドウォール40を介在させることができ
る。この場合、ソースドレイン領域にゲート電位が与え
る影響を小さくすることができ、トランジスタの電気特
性を安定化させることができる。
【0043】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項1
または7記載の発明によれば、ソースドレイン領域を形
成した後にゲート絶縁膜およびゲート電極を形成するこ
とができる。従って、本実施形態によれば、ゲート絶縁
膜やゲート電極に高熱が加わるのを防止し、品質の安定
した半導体装置を実現することができる。更に、本発明
によれば、ゲート電極の表面とソースドレイン領域の表
面とが平坦となるため、高い集積度が要求される場合で
も、それらの上に品質の安定した配線層を実現すること
ができる。
【0044】請求項2または11記載の発明によれば、
1対のソースドレイン領域の間にゲート電極を挟み込む
構造を採用しつつ、ソースドレイン領域をLDD構造と
することができる。
【0045】請求項3または12記載の発明によれば、
1対のソースドレイン領域の間にゲート電極を挟み込む
構造を採用しつつ、ソースドレイン領域とゲート電極と
を同じ厚さとすることができる。
【0046】請求項4または13記載の発明によれば、
ゲート絶縁膜を高誘電材料で構成することができる。本
発明においては、ゲート絶縁膜に高温の熱が加わらない
ため、その材質に高誘電材料を使用することができる。
その結果、本発明によれば、高品質なゲート絶縁膜を有
する半導体装置を実現することができる。
【0047】請求項5または14記載の発明によれば、
ゲート電極をメタル材料で構成することができる。本発
明においては、ゲート電極に高温の熱が加わらないた
め、その材質にメタル材料を使用することができる。そ
の結果、本発明によれば、高品質なゲート電極を有する
半導体装置を実現することができる。
【0048】請求項6または8記載の発明によれば、1
対のソースドレイン領域の間にゲート電極を挟み込む構
造を採用しつつ、ソースドレイン領域とゲート電極との
間にシリコン窒化膜を含むサイドウォールを介在させる
ことができる。この場合、ソースドレイン領域に対する
ゲート電位の影響が抑制されるため、半導体装置の電気
特性を安定化させることができる。
【0049】請求項9記載の発明によれば、ゲート電極
の表面とソースドレイン領域の表面とを、エッチバック
の手法により容易に平坦化させることができる。
【0050】請求項10記載の発明によれば、ゲート電
極の表面とソースドレイン領域の表面とを、CMPの手
法により容易に平坦化させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の半導体装置の断面図
である。
【図2】 本発明の実施の形態1の半導体装置の製造方
法を説明するための断面図(その1)である。
【図3】 本発明の実施の形態1の半導体装置の製造方
法を説明するための断面図(その2)である。
【図4】 本発明の実施の形態1の半導体装置の変形例
の断面図である。
【図5】 本発明の実施の形態2の半導体装置の断面図
である。
【図6】 従来の半導体装置の断面図である。
【符号の説明】
10 P型ウェル、 12 ゲート絶縁膜、 14
ゲート電極、 15 チャネル領域、 18 ソ
ースドレイン領域、 20 低濃度N型領域、 2
2 高濃度N型領域、 24 層間絶縁膜、 26
コンタクトプラグ、 30 溝、 32 シリコ
ン酸化膜、 34 ポリシリコン、40 サイドウォ
ール。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 ゲート電極と、 前記ゲート電極の側面および底面を覆うゲート絶縁膜
    と、 前記ゲート絶縁膜を介して前記ゲート電極の両側に配置
    される1対のソースドレイン領域と、 前記ゲート絶縁膜を介して前記ゲート電極の下側に配置
    されるチャネル領域を備え、 前記ゲート電極の表面と、前記ソースドレイン領域の表
    面は、同一の平面を形成していることを特徴とする半導
    体装置。
  2. 【請求項2】 前記ソースドレイン領域は、不純物を低
    濃度で含有する低濃度不純物領域と、不純物を高濃度で
    含有し前記低濃度不純物領域の上に形成される高濃度不
    純物領域とを備えることを特徴とする請求項1記載の半
    導体装置。
  3. 【請求項3】 前記ゲート絶縁膜の底面の位置と前記ソ
    ースドレイン領域の底面の位置とが一致していることを
    特徴とする請求項1または2記載の半導体装置。
  4. 【請求項4】 前記ゲート絶縁膜は、シリコン酸化膜に
    比して誘電率の高い高誘電体材料で構成されていること
    を特徴とする請求項1乃至3の何れか1項記載の半導体
    装置。
  5. 【請求項5】 前記ゲート電極は、メタル材料で構成さ
    れていることを特徴とする請求項1乃至4の何れか1項
    記載の半導体装置。
  6. 【請求項6】 シリコン窒化膜を含み、前記ゲート電極
    の側面と前記ソースドレイン領域の側面との間に介在す
    るサイドウォールを備えることを特徴とする請求項1乃
    至5の何れか1項記載の半導体装置。
  7. 【請求項7】 シリコン基板に第1導電型不純物を注入
    して第1型ウェルを形成するステップと、 前記第1型ウェルに所定の深さで第2導電型不純物を注
    入してソースドレイン領域を形成するステップと、 前記ソースドレイン領域の一部を含む所定部位を除去す
    ることにより、前記第1型ウェルに、一対のソースドレ
    イン領域に挟まれた溝を形成するステップと、 前記溝の壁面、および前記溝の底部に露出する前記第1
    型ウェルの表面が覆われるようにゲート絶縁膜を形成す
    るステップと、 前記ゲート絶縁膜で覆われた溝の中に導電材料を埋め込
    むステップと、 前記導電材料のうち、前記溝からはみ出す部分を除去し
    て前記溝の中にゲート電極を形成するステップと、 前記ソースドレイン領域および前記ゲート電極が属する
    層の上に配線層を形成するステップと、 を含むことを特徴とする半導体装置の製造方法。
  8. 【請求項8】 シリコン基板に第1導電型不純物を注入
    して第1型ウェルを形成するステップと、 前記第1型ウェルに所定の深さで第2導電型不純物を注
    入してソースドレイン領域を形成するステップと、 前記ソースドレイン領域の一部を含む所定部位を除去す
    ることにより、前記第1型ウェルに、一対のソースドレ
    イン領域に挟まれた溝を形成するステップと、 シリコン窒化膜を含み、前記溝の側壁を覆うサイドウォ
    ールを形成するステップと、 前記溝の底部に露出する前記第1型ウェルの表面が覆わ
    れるようにゲート絶縁膜を形成するステップと、 前記サイドウォールおよび前記ゲート絶縁膜で覆われた
    溝の中に導電材料を埋め込むステップと、 前記導電材料のうち、前記溝からはみ出す部分を除去し
    て前記溝の中にゲート電極を形成するステップと、 前記ソースドレイン領域および前記ゲート電極が属する
    層の上に配線層を形成するステップと、 を含むことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 前記導電材料のうち前記溝からはみ出す
    部分を除去するステップは、前記ゲート電極の表面と前
    記ソースドレイン領域の表面とが平坦となるまで前記導
    電材料をエッチバックするステップを含むことを特徴と
    する請求項7または8記載の半導体装置の製造方法。
  10. 【請求項10】 前記導電材料のうち前記溝からはみ出
    す部分を除去するステップは、前記ゲート電極の表面と
    前記ソースドレイン領域の表面とが平坦となるまで前記
    導電材料をCMPにより除去するステップを含むことを
    特徴とする請求項7または8記載の半導体装置の製造方
    法。
  11. 【請求項11】 前記ソースドレイン領域を形成するス
    テップは、 前記第1型ウェルに、前記第2導電型不純物を、第1の
    深さおよび第1の濃度で注入することにより低濃度不純
    物領域を形成するステップと、 前記第1型ウェルに、前記第1の深さより浅い第2の深
    さで前記第2導電型不純物を注入することにより、前記
    低濃度不純物領域の上層に高濃度不純物領域を形成する
    ステップと、 を含むことを特徴とする請求項7乃至10の何れか1項
    記載の半導体装置の製造方法。
  12. 【請求項12】 前記溝は、その底面の位置が、前記ソ
    ースドレイン領域の底面の位置と一致するように形成さ
    れることを特徴とする請求項7乃至11の何れか1項記
    載の半導体装置の製造方法。
  13. 【請求項13】 前記ゲート絶縁膜は、シリコン酸化膜
    に比して誘電率の高い高誘電体材料で構成されることを
    特徴とする請求項7乃至12の何れか1項記載の半導体
    装置の製造方法。
  14. 【請求項14】 前記ゲート電極は、メタル材料で構成
    されることを特徴とする請求項7乃至13の何れか1項
    記載の半導体装置の製造方法。
JP2000271025A 2000-09-07 2000-09-07 半導体装置およびその製造方法 Withdrawn JP2002083957A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000271025A JP2002083957A (ja) 2000-09-07 2000-09-07 半導体装置およびその製造方法
US09/797,737 US20020047141A1 (en) 2000-09-07 2001-03-05 Semiconductor device, and manufacture thereof
DE10115581A DE10115581A1 (de) 2000-09-07 2001-03-29 Halbleiter-Vorrichtung und Herstellung derselben
TW090111815A TW501280B (en) 2000-09-07 2001-05-17 Semiconductor device, and manufacture thereof
KR1020010027669A KR20020020175A (ko) 2000-09-07 2001-05-21 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271025A JP2002083957A (ja) 2000-09-07 2000-09-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002083957A true JP2002083957A (ja) 2002-03-22

Family

ID=18757369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271025A Withdrawn JP2002083957A (ja) 2000-09-07 2000-09-07 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20020047141A1 (ja)
JP (1) JP2002083957A (ja)
KR (1) KR20020020175A (ja)
DE (1) DE10115581A1 (ja)
TW (1) TW501280B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333760B1 (ko) 2007-03-30 2013-11-28 삼성전자주식회사 반도체 웨이퍼의 전자빔 검사용 반도체 집적 테스트 구조

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184686B2 (ja) 2001-03-28 2008-11-19 株式会社東芝 半導体装置の製造方法
CN114975601A (zh) * 2022-07-28 2022-08-30 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333760B1 (ko) 2007-03-30 2013-11-28 삼성전자주식회사 반도체 웨이퍼의 전자빔 검사용 반도체 집적 테스트 구조

Also Published As

Publication number Publication date
KR20020020175A (ko) 2002-03-14
US20020047141A1 (en) 2002-04-25
TW501280B (en) 2002-09-01
DE10115581A1 (de) 2002-04-04

Similar Documents

Publication Publication Date Title
US8053897B2 (en) Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components
US7166514B2 (en) Semiconductor device and method of manufacturing the same
JPWO2006006438A1 (ja) 半導体装置及びその製造方法
JPH1027914A (ja) Soiトランジスタ及びその製造方法
KR20040054248A (ko) 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법
KR20030037571A (ko) 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법
US7514330B2 (en) Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same
JP4175650B2 (ja) 半導体装置の製造方法
US20090121311A1 (en) Semiconductor device and method of fabricating the same
JP4579512B2 (ja) 半導体装置およびその製造方法
JP2011071231A (ja) 半導体装置およびその製造方法
JP2008244229A (ja) 半導体装置の製造方法及び半導体装置
US20090140332A1 (en) Semiconductor device and method of fabricating the same
KR100702324B1 (ko) 반도체 소자 및 이의 제조 방법
JP5003856B2 (ja) 半導体装置
JP2002083957A (ja) 半導体装置およびその製造方法
US10290728B2 (en) Semiconductor device and manufacturing method thereof
JP4784738B2 (ja) 半導体装置
JP2008117845A (ja) 半導体装置及びその製造方法
US20030025153A1 (en) Semiconductor device and method for fabricating the same
JP4784739B2 (ja) 半導体装置
JP4984697B2 (ja) 半導体装置の製造方法
JP4784737B2 (ja) 半導体装置
JP2007287791A (ja) 半導体装置及びその製造方法
KR20050052027A (ko) 리세스된 게이트를 갖는 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204