CN219759593U - 一种半导体器件 - Google Patents

Abstract

本申请实施例提供了一种半导体器件，包括第一半导体层；形成在第一半导体层之上的电场终止层；形成在电场终止层之上的电场过渡层；形成在电场过渡层之上的漂移区，形成在漂移区内的柱区；形成在漂移区上方的第二半导体层；电场过渡层的掺杂浓度<电场终止层的掺杂浓度，漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子；电场过渡层的电荷总量Q_总满足预设条件使得半导体器件关断，电场过渡层被完全耗尽，电场在所述电场过渡层降低且在电场终止层减小至0，电场过渡层的电荷总量Q_总满足的预设条件为小于等于k％×Ec/εs。本申请实施例解决了传统的SJ‑双极型半导体器件关断能量损耗较大的技术问题。

Description

一种半导体器件

技术领域

本申请涉及功率器件技术领域，具体地，涉及一种半导体器件。

背景技术

超级结(Super Junction，简称SJ)技术为功率器件性能提升提供新的技术手段。利用交错排布的N型区和P型区，超级结结构能够将漂移区电场进行平坦化调控，有效降低功率器件漂移区厚度，以达到提升器件的击穿电压的目的。

传统的SJ-双极型半导体器件，如图1所示，12是第一半导体层，2是N-漂移区，3是P型超级结区域，4是N型第二次外延，7是P型层。传统的SJ-双极型半导体器件，N-漂移区2中位于P型超级结区域以下的部分会存储大量的空穴导致拖尾电流，拖尾电流导致关断损耗较大。当SJ-双极型半导体器件是IGBT器件时，第一半导体层12为P型掺杂，作为集电极；当SJ-双极型半导体器件是二极管器件时，第一半导体层12为N型掺杂，作为阴极。

图2为图1所示的同一个传统的SJ-双极型半导体器件关断时施加不同的电压形成的电场变化示意图，竖轴为图1中从P型层7到N-漂移区2的距离，横轴为传统的SJ-双极型器件在关断时施加不同的电压形成的实际电场的强度。传统的SJ-双极型半导体器件关断时，电场终止在N-漂移区2内，虚线位置为电场终止的位置，这样，N-漂移区2虚线以上的部分空穴都被耗尽，但是N-漂移区2虚线以下的部分仍然存在空穴，因此产生拖尾电流，图2中，圆圈为空穴。由此可以看出，传统的SJ-双极型半导体器件关断时，施加的电压越小，拖尾电流越大，关断损耗越大。

尽管SJ-双极型半导体器件性能已有很大提升，但受制于双极性器件电导调制效应，器件在关断过程依然存在拖尾电流问题，导致器件具有较大的关断能量损耗。

因此，传统的SJ-双极型半导体器件在关断过程依然存在拖尾电流问题，导致SJ-双极型半导体器件具有较大的关断能量损耗，是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

实用新型内容

本申请实施例提供了一种半导体器件，以解决传统的SJ-双极型半导体器件在关断过程拖尾电流带来的关断能量损耗较大的技术问题。

本申请实施例的提供了一种半导体器件，包括：

第一半导体层；

形成在所述第一半导体层之上的第二掺杂类型的电场终止层；

形成在所述电场终止层之上的第二掺杂类型的电场过渡层；

形成在所述电场过渡层之上的第二掺杂类型的漂移区，以及形成在漂移区内且沿垂直耐压方向间隔排列的多个第一掺杂类型的柱区；

形成在所述漂移区上方的第一掺杂类型的第二半导体层；

其中，电场过渡层的掺杂浓度<电场终止层的掺杂浓度，漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子；电场过渡层的电荷总量Q_总满足预设条件使得半导体器件关断，所述电场过渡层被完全耗尽，电场在所述电场过渡层降低且在所述电场终止层减小至0，电场过渡层的电荷总量Q_总满足的预设条件为小于等于k％×Ec/εs，k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，Ec为半导体器件Si衬底的临界击穿场强，εs为半导体器件Si衬底的介电常数。

本申请实施例由于采用以上技术方案，具有以下技术效果：

电场过渡层的掺杂浓度<电场终止层的掺杂浓度，且漂移区、电场过渡层、电场终止层三层中仅有两层漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子，但是电场终止层不能发生电导调制效应不能积累少数载流子；即电场过渡层的掺杂浓度较低，且掺杂浓度低到能够发生电导调制效应积累少数载流子；电场终止层的掺杂浓度较高，且掺杂浓度高到几乎不会发生电导调制效应不会积累少数载流子。当半导体器件导通后，从第一半导体层注入到漂移区和电场过渡层的少数载流子，在漂移区和电场过渡层发生电导调制效应，减小漂移区和电场过渡层的电阻，使半导体器件在导通时，具有低的通态电压。即通过电导调制效应降低漂移区和电场过渡层的电阻。由于电导调制效应的存在，使得半导体器件在导通时，第一半导体层将少数载流子大量注入到漂移区和电场过渡层内进行积累。电场过渡层的电荷总量Q_总满足预设条件为Q_总小于等于k％×Ec/εs。使得半导体器件在关断时，电场迅速向下展宽，漂移区和电场过渡层中存储的少数载流子很快被耗尽，即电场过渡层被完全耗尽；而电场终止层由于掺杂浓度较高，几乎不存储少数载流子，因此拖尾电流变得很小。为了尽快实现将电场过渡层积累的少数载流子完全耗尽，电场过渡层的电荷总量Q_总需要满足预设条件Q_总小于k％×Ec/εs，能够在电场过渡层内经较短的时间内耗尽。因此不会产生拖尾电流，从而使得半导体器件的关断能量损耗较小。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为背景技术中传统的SJ-双极型半导体器件的结构示意图；

图2为图1所示的同一个传统的SJ-双极型半导体器件在关断时不同的电压形成的电场变化示意图；

图3为本申请实施例的半导体器件的结构示意图；

图4为本申请实施例的半导体器件为IGBT器件的结构示意图；

图5为图4所示的电场过渡层的掺杂为均匀掺杂的半导体器件在关断时第一半导体层和第二半导体层的不同电压形成的电场变化示意图；

图6为图4所示的电场过渡层的掺杂为非均匀掺杂的半导体器件在关断时第一半导体层和第二半导体层的不同电压形成的电场变化示意图；

图7为本申请实施例的半导体器件为二极管器件的结构示意图。

附图标记：

背景技术中：

N-漂移区2，P型超级结区域3，第二次外延4，P型层7；

本申请具体实施方式中：

电场过渡层1，漂移区2，柱区3，外延层4，栅氧化层5，栅极6，第二半导体层7，发射极8，介质层9，发射极金属10，电场终止层11，第一半导体层12，集电极金属13。

具体实施方式

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

实施例一

如图3、图4和图7所示，本申请实施例的半导体器件，包括：

第一半导体层12；

形成在所述第一半导体层之上的第二掺杂类型的电场终止层11；

形成在所述电场终止层之上的第二掺杂类型的电场过渡层1；

形成在所述电场过渡层之上的第二掺杂类型的漂移区2，以及形成在漂移区内且沿垂直耐压方向间隔排列的多个第一掺杂类型的柱区3；

形成在所述漂移区上方的第一掺杂类型的第二半导体层7；

其中，电场过渡层的掺杂浓度<电场终止层的掺杂浓度，漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子；电场过渡层的电荷总量Q_总满足预设条件使得半导体器件关断，所述电场过渡层被完全耗尽，电场在所述电场过渡层降低且在所述电场终止层减小至0，电场过渡层的电荷总量Q_总满足的预设条件为小于等于k％×Ec/εs，k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，Ec为半导体器件Si衬底的临界击穿场强，εs为半导体器件Si衬底的介电常数。

本申请实施例的半导体器件，电场过渡层的掺杂浓度<电场终止层的掺杂浓度，且漂移区、电场过渡层、电场终止层三层中仅有两层漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子，但是电场终止层不能发生电导调制效应不能积累少数载流子；即电场过渡层的掺杂浓度较低，且掺杂浓度低到能够发生电导调制效应积累少数载流子；电场终止层的掺杂浓度较高，且掺杂浓度高到几乎不会发生电导调制效应不会积累少数载流子。当半导体器件导通后，从第一半导体层注入到漂移区和电场过渡层的少数载流子，在漂移区和电场过渡层发生电导调制效应，减小漂移区和电场过渡层的电阻，使半导体器件在高电压时，也具有低的通态电压。即通过电导调制效应降低漂移区和电场过渡层的电阻。由于电导调制效应的存在，使得半导体器件在导通时，第一半导体层将少数载流子大量注入到漂移区和电场过渡层内进行积累。电场过渡层的电荷总量Q_总满足预设条件为Q_总小于等于k％×Ec/εs。使得半导体器件在关断时，电场迅速向下展宽，漂移区和电场过渡层中存储的少数载流子很快被耗尽，即电场过渡层被完全耗尽；而电场终止层由于掺杂浓度较高，几乎不存储少数载流子，因此拖尾电流变得很小。为了尽快实现将电场过渡层积累的少数载流子完全耗尽，电场过渡层的电荷总量Q_总需要满足预设条件Q_总小于k％×Ec/εs，能够在电场过渡层内经较短的时间内耗尽。因此不会产生拖尾电流，从而使得半导体器件的关断能量损耗较小。

具体的，半导体器件的预设工作电压为大于等于10％×BV小于等于80％×BV，即半导体器件的最小预设工作电压为10％×BV，半导体器件的最大预设工作电压为80％×BV。

具体的，半导体器件的预设工作电压的优选取值范围为大于等于60％×BV小于等于70％×BV。

半导体器件的实际工作电压取值在大于等于60％×BV小于等于70％×BV，半导体器件的工作状态较为稳定。

半导体器件的预设工作电压的范围很宽。本申请实施例的半导体器件的预设工作电压的范围很宽能够实现的原因在于，半导体器件的实际工作电压在预设工作电压范围内时，不论是高压还是低压，在关断时，电场都能迅速向下展宽，漂移区和电场过渡层中存储的少数载流子很快被耗尽，即电场过渡层都能被完全耗尽；而电场终止层由于掺杂浓度较高，几乎不存储少数载流子，因此拖尾电流变得很小或接近零。这样，本申请实施例的半导体器件，实现了将拖尾电流不再与实际工作电压有关。传统的超级结器件，拖尾电流的大小与超级结器件的实际工作电压有关，实际工作电压越小，拖尾电流越大。因此与传统超级结结构相比，本申请实施例的半导体器件，既能在预设工作电压范围内的高压使用，又能在预设工作电压范围内的低压使用，且即使在低压条件下，也没有拖尾电流，关断损耗较小。

实施中，k％的取值范围为大于等于10％小于等于80％。

作为一种可选的方式，电场过渡层的掺杂为均匀掺杂时，电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足以下关系：

Q_总＝q×N_D×Wp；

其中，q为单个电子的电荷量。

这样，在Q_总<k％×Ec/εs的条件下，可以先确定一个Q_总的具体数值，之后就能够根据Q_总＝q×N_D×Wp找出电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足的关系。在具体确定电场过渡层掺杂浓度N_D和电场过渡层厚度Wp的具体数值时，采用的方法是：

首先，选择多个电场过渡层厚度Wp值，分别为Wp1、Wp2和Wp3；

之后，根据公式计算出Wp1对应的N_D1、Wp2对应的N_D2、和Wp3对应的N_D3；

最后，通过将三种取值进行仿真，通过仿真选择出效果最佳半导体器件。

作为另一种可选的方式，电场过渡层的掺杂为线性变化掺杂时，电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足以下关系：

Q_总＝q×G×Wp²/2；

其中，q为单个电子的电荷量，G为线性变化掺杂的斜率。

这样，在Q_总<k％×Ec/εs的条件下，可以先确定一个Q_总的具体数值，之后就能够根据Q_总＝q×G×Wp²/2找出电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足的关系。最后通过选择多个电场过渡层厚度值进行仿真的方法，选择出效果最佳半导体器件。

下面从物理原理上对电场过渡层的电荷总量Q_总满足的预设条件进行说明：

电场过渡层电场强度E(x)和电荷总量Q(x)满足以下关系式：

-dE/dx＝-Q(x)/εs

即E(x)＝∫Q(x)/εs×d(x)；公式一

其中，εs为Si的介电常数，d(x)为电场过渡层的上表面和下表面沿电场强度方向的距离。公式一是电场过渡层电场强度和电荷总量的普适性公式。

本申请想要实现在半导体器件在不同电压条件下关断，电流拖尾都很小甚至不存在电流拖尾。假定半导体器件的最小预设工作电压为k％×BV，BV为半导体器件的击穿电压，对应的半导体器件最小预设工作电压对应的最大场强Em近似为k％×Ec，k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，即过渡层上表面的电场强度为k％×Ec，Ec为Si的临界击穿场强，εs为Si的介电常数。临界条件为电场过渡层的下表面电场强度等于0，对应的，临界条件下电场过渡层的电荷总量Q_临界。对于临界条件为电场过渡层的下表面电场强度等于0这种特定的情况，公式一可以简化为：

k％×Ec＝Q_临界/εs，公式二；

即能推出：Q_临界＝k％×Ec/εs；其中，εs为Si的介电常数。

因此，电场过渡层的电荷总量Q_总应小于Q_临界，即Q_总<k％×Ec/εs。Q_总<k％×Ec/εs是半导体器件的最小预设工作电压为k％×BV且临界条件为电场过渡层的下表面电场强度等于0这种特定情况下，电场过渡层电场强度和电荷总量的适用的关系式，在这种特定情况下，不仅适用于电场过渡层的掺杂为均匀掺杂的情况下，而且也适用于电场过渡层的掺杂为不均匀掺杂的情况下。至此，在半导体器件的最小预设工作电压为k％×BV且临界条件为电场过渡层的下表面电场强度等于0这种特定情况下，电场过渡层的电荷总量Q_总的要求已经确定。

另一方面，当电场过渡层的掺杂为均匀掺杂时，电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足以下关系：

Q_总＝q×N_D×Wp，公式三；其中，q为单个电子的电荷量。

电场过渡层的掺杂为线性变化掺杂时，电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足以下关系：

Q_总＝q×G×Wp²/2，公式四；

其中，q为单个电子的电荷量，G为斜率。斜率的取值可调。

根据公式一和公式三可推出：-dE/dx＝-Q(x)/εs＝-qN_D/εs。电场过渡层厚度用Wp表示，则：

其中，x取值为从0至Wp。

电场过渡层的下表面电场强度用E₁表示，即E(x)为E₁的情况，根据公式可得：Em-E₁＝q×N_DWp/εs。

在半导体器件的最小预设工作电压为k％×BV且临界条件为电场过渡层的下表面电场强度等于0这种特定情况下，则Em-E₁＝Em-0＝q×N_DWp/εs，即Em＝q×N_DWp/εs。

此外，Em近似为k％×Ec，则推出k％×Ec＝q×N_DWp/εs。击穿电压是电场线以下部分的面积，因此，过渡层承担的电压V为V＝q×N_DWp²/2εs＝n％×k％×BV。

当电场强度在过渡层下边界大于0时，E₁＝Em-q×N_DWp/εs，此时过渡层承担的电压为V＝Em×W_p-q×N_DWp²/2εs＝n％×k％×BV；

Em为半导体器件最小预设工作电压对应的最大场强，Em近似为k％×Ec，即Em＝k％×Ec；

其中：

k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比。为了便于计算将最小预设工作电压占击穿电压的百分比近似作为k％，即将最小预设工作电压占击穿电压的百分比的取值作为k％的取值；

n％为过渡层承担电压占最小预设工作电压的百分比，n％的取值范围为大于0％小于等于5％，Em为半导体器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，εs为Si的介电常数。

实施中，如图3，图4和图7所示，所述柱区3的下端和漂移区2的下端平齐，所述柱区3的下端和漂移区2的下端分别与电场过渡层1的上表面连接。

实施中，如图3，图4和图7所示，半导体器件还包括：

第二掺杂类型的外延层4，形成在所述漂移区2之上且位于第二半导体层7之下；

其中，所述柱区3的上端和漂移区2的上端平齐，且所述柱区3的上端和漂移区2的上端分别与所述外延层4的下表面连接。

通过设置外延层4，实现了柱区3的上端、下端、左端和右端，都是第二掺杂类型区，即实现了柱区3的浮空设置。柱区浮空，集电极注入柱区的少数载流子会存储的更多，使得导通状态下的通态压降更低。

作为一种可选的方式，所述第一掺杂类型为N型掺杂，所述第二掺杂类型为P型掺杂。在此情况下，少数载流子为电子。

作为另一种可选的方式，所述第一掺杂类型为P型掺杂；所述第二掺杂类型为N型掺杂。在此情况下，少数载流子为空穴。本申请实施例的半导体器件尤其适用于第一掺杂类型为P型掺杂、所述第二掺杂类型为N型掺杂的情况。具体的，电场过渡层1为N型轻掺杂，电场终止层11为N型重掺杂，漂移区2为N型轻掺杂，外延层4为N型轻掺杂，第二半导体层7为P型轻掺杂。对应的：

作为一种具体的实施方式，如图4所示，半导体器件具体为IGBT器件时，第一半导体层12为第一掺杂类型的第一半导体层，作为集电极；第二半导体层7作为阱区；

如图4所示，IGBT器件还包括：

集电极金属13，形成在集电极之下；

栅极沟槽，自所述阱区的上表面向下伸入到所述外延层4内；

栅氧化层5，形成在所述栅极沟槽内；

栅极6，形成在所述栅氧化层5之上，且所述栅极与所述阱区的上表面平齐；

第二掺杂类型的发射极8，自所述阱区的上表面向下，且发射极8的深度比阱区浅；

介质层9，覆盖在所述栅极和栅氧化层之上且部分覆盖发射极8；

发射极金属10，形成在所述发射极8和介质层9之上；其中，所述介质层9用于将所述栅极和所述发射极金属10绝缘。

即半导体器件为沟槽栅极的超级结IGBT器件。

作为另一种具体的实施方式，如图7所示，半导体器件具体为二极管器件时，第一半导体层12为第二掺杂类型的第一半导体层，作为阴极；第二半导体层7作为阳极；

二极管器件还包括：

阴极金属，形成在所述阴极之下；

阳极金属，形成在所述阳极之上。

实施例二

实施例二的半导体器件，是电场过渡层的掺杂为均匀掺杂的特例。

实施中，电场过渡层的掺杂为均匀掺杂时，电场过渡层的厚度取值范围为大于0小于等于2微米。

实施例二想要实现在电场过渡层的掺杂为均匀掺杂时，半导体器件在不同电压条件下关断，电流拖尾都很小甚至不存在电流拖尾。假定半导体器件的最小预设工作电压为0.1BV，BV为击穿电压，对应的半导体器件的最大场强Em近似为0.1Ec，电场过渡层下边界电场强度为0。

根据公式Em＝Q_总/εs；

其中，εs为Si的介电常数，Ec为Si的临界击穿场强；电场过渡层的电荷总量Q_总。

当Em＝0.1Ec时，电场过渡层掺杂浓度在上限10¹⁵/cm³量级条件下，可以得出电场过渡层厚度的最大值2um。

图5为图4所示的电场过渡层的掺杂为均匀掺杂的半导体器件在关断时第一半导体层和第二半导体层的电压形成的电场变化示意图，竖轴为图4中从阱区到漂移区2的距离，横轴为图4所示的半导体器件在关断时发射极和集电极随着电压增加时实际电场的分布情况。如图4和图5所示，足够薄的电场过渡层1，在半导体器件关断时，电场迅速向下展宽，漂移区与过渡层中存储的少数载流子很快被消耗，而电场终止层由于掺杂浓度较高，几乎不存储少数载流子，因此拖尾电流变得很小。

图6为图4所示的电场过渡层的掺杂为非均匀掺杂的半导体器件在关断时第一半导体层和第二半导体层的不同电压形成的电场变化示意图。

如果电场过渡层的厚度过大，关断时可能导致电场在电场过渡层截止，那么未被耗尽的过渡层会存储大量的少数载流子，这将导致器件在关断时的拖尾电流很大，从而增加器件的关断损耗。

本申请中，电场过渡层较薄，从电场分布可以看出同一器件在不同电压条件下电场最终都在电场终止层终止，如图5和图6。因此不论在哪个电压条件下将半导体器件关断，电流拖尾都很小甚至不存在电流拖尾。

而传统超级结器件在不同电压条件下电场截止在漂移区的不同位置如图2，当电压较小时未耗尽的漂移区较宽，因此关断时未耗尽的漂移区会导致电流拖尾，电压越高电流拖尾越小。因此与传统超级结结构相比，本申请实施例的半导体器件，既能在高压使用，又能在低压使用，且即使在低压条件下，也没有拖尾电流，关断损耗较小。

本申请中，电场终止层的掺杂浓度为10¹⁷/cm³到5×10¹⁷/cm³，即电场终止层的掺杂浓度足够高，电场终止层不会发电导调制效应，即电场终止层内不会积累少数载流子，电场终止层所起的作用仅仅是电场在电场终止层线性降低至零，实现电场的终止。即电场终止层仅起到快速将电场终止的作用。

本申请中，电场过渡层的掺杂浓度的量级10¹³/cm³到10¹⁵/cm³，因此电场过渡层会发生电导调制效应，同时也能起到承受部分击穿电压的作用。

具体的，电场终止在电场终止层内，且电场终止在电场终止层内的位置和电场终止层的下表面之间具有预设距离，以防止击穿。

电场经电场过渡层降低后，在电场终止层内线性快速降低实现电场的终止。

具体的，电场过渡层的厚度<电场终止层的厚度。

这样，半导体器件关断，所述电场过渡层被完全耗尽，因此要求电场过渡层的厚度较薄。而电场终止层的厚度需要防止击穿，需要的厚度较大。因此，电场过渡层的厚度<电场终止层的厚度。

具体的，电场过渡层的掺杂浓度至少低于电场终止层的掺杂浓度的1-1.5个数量级。

具体的，外延层的掺杂浓度<漂移区的掺杂浓度，外延层的掺杂浓度略低于漂移区。

具体的，漂移区的掺杂浓度的量级为10¹⁴/cm³到10¹⁵/cm³，柱区的掺杂浓度和漂移区的掺杂浓度位于同一数量级上，漂移区与柱区的电荷量要相等。

即漂移区和柱区要达到电荷平衡。

下面，本申请实施例的半导体器件具体为IGBT器件时，制备工艺如下：

步骤S11：在硅基片上长第一次外延；

步骤S12：挖柱区对应的深槽，填充柱区对应的深槽；

步骤S13：长第二次外延；

步骤S14：挖栅极对应的沟槽，在栅极对应的沟槽内长栅氧化层，在栅氧化层之上垫多晶硅并磨平，至此栅极做完；

步骤S15：在第二次外延的上表面进行离子注入或者热扩散形成阱区，阱区的深度比栅极对应的沟槽浅；

步骤S16：在第二次外延的上表面进行离子注入或者热扩散形成发射极8，发射极8的深度比阱区浅；

步骤S17：形成介质层9；

步骤S18：形成发射极金属10。

至此，完成半导体器件的正面工艺。

之后，把器件翻过来，在背面进行离子注入，形成集电极12和集电极金属13。

实施例三

实施例三的半导体器件，在电场过渡层的掺杂为均匀掺杂时，且电场过渡层的厚度取值范围为大于0小于等于2微米的条件下，电场过渡层还需要满足下述要求。

实施中，电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足以下关系式：

n％×k％×BV＝Em×Wp—q×N_DWp²/2εs；

Em＝k％×Ec；

其中，k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，最小预设工作电压占击穿电压的百分比的取值作为k％的取值；n％为过渡层承担电压占最小预设工作电压的百分比，n％的取值范围为大于0％小于等于5％，Em为半导体器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，εs为Si的介电常数。

具体的，当n％的取值为5％时，k％的取值为10％，上述公式对应为：

5％×10％×BV＝Em×Wp—q×N_DWp²/2εs；

Em＝10％×Ec；

其中，k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，n％为过渡层承担电压占最小预设工作电压的百分比，n％的取值范围为大于0％小于等于5％，Em为半导体器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，εs为Si的介电常数。

公式左侧的5％×10％×BV，即电场过渡层能够承受的电压值。如半导体器件设计的击穿电压目标是1200伏，最小预设工作电压为10％×BV，即漂移区和柱区形成的超级结结构承担95％的最小预设工作电压。那么电场过渡层承担5％最小预设工作电压，实际电场过渡层承担的电压值随电场过渡层层厚度与掺杂浓度变化而变化。

实施中，所述柱区3的厚度H_P柱和外延层4的厚度H_外延层之和满足以下关系式：

H_P柱+H_外延层＝p％×k％×BV/Em；

p％+n％＝1；

98％≤H_P柱/(H_P柱+H_外延层)<100％；

其中，p％为超级结区承担电压占最小预设工作电压的百分比，BV为击穿电压。

在半导体器件确定的条件下，如果n％的取值为5％，k％的取值为10％，那么，在公式中n％×k％×BV＝Em×Wp—q×N_DWp²/2εs，Em＝k％×Ec；仅有电场过渡层掺杂浓度N_D和电场过渡层厚度Wp是未知量，其他都是已知量。这个公式就是电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足的关系式。在具体确定两者的具体数值时，采用的方法是：

首先，选择多个电场过渡层厚度Wp值，分别为Wp1、Wp2和Wp3；

之后，根据公式计算出Wp1对应的N_D1、Wp2对应的N_D2、和Wp3对应的N_D3；

最后，通过将三种取值进行仿真，通过仿真选择出效果最佳半导体器件。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种半导体器件，其特征在于，包括：

第一半导体层(12)；

形成在所述第一半导体层之上的第二掺杂类型的电场终止层(11)；

形成在所述电场终止层之上的第二掺杂类型的电场过渡层(1)；

形成在所述电场过渡层之上的第二掺杂类型的漂移区(2)，以及形成在漂移区内且沿垂直耐压方向间隔排列的多个第一掺杂类型的柱区(3)；

形成在所述漂移区上方的第一掺杂类型的第二半导体层(7)；

其中，电场过渡层的掺杂浓度<电场终止层的掺杂浓度，漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子；电场过渡层的电荷总量Q_总满足预设条件使得半导体器件关断，所述电场过渡层被完全耗尽，电场在所述电场过渡层降低且在所述电场终止层减小至0，电场过渡层的电荷总量Q_总满足的预设条件为小于等于k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，Ec为半导体器件Si衬底的临界击穿场强，/>为半导体器件Si衬底的介电常数。

2.根据权利要求1所述的半导体器件，其特征在于，k％的取值范围为大于等于10％小于等于80％。

3.根据权利要求2所述的半导体器件，其特征在于，电场过渡层的掺杂为均匀掺杂时，电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足以下关系：

Q_总＝q×N_D×Wp；

其中，q为单个电子的电荷量。

4.根据权利要求2所述的半导体器件，其特征在于，电场过渡层的掺杂为线性变化掺杂时，电场过渡层的电荷总量Q_总和电场过渡层厚度Wp满足以下关系：

Q_总＝q×G×Wp²/2；

其中，q为单个电子的电荷量，G为线性变化掺杂的斜率。

5.根据权利要求3所述的半导体器件，其特征在于，电场过渡层的厚度取值范围为大于0小于等于2微米。

6.根据权利要求5所述的半导体器件，其特征在于，电场过渡层的掺杂浓度的量级为10¹³/cm³到10¹⁵/cm³；

电场终止层的掺杂浓度为10¹⁷/cm³到5×10¹⁷/cm³。

7.根据权利要求3所述的半导体器件，其特征在于，所述柱区(3)的下端和漂移区(2)的下端平齐，且所述柱区(3)的下端和漂移区(2)的下端分别与电场过渡层(1)的上表面连接。

8.根据权利要求7所述的半导体器件还包括：

第二掺杂类型的外延层(4)，形成在所述漂移区(2)之上且位于阱区之下；

其中，所述柱区(3)的上端和漂移区(2)的上端平齐，且所述柱区(3)的上端和漂移区(2)的上端分别与所述外延层的下表面连接。

9.根据权利要求8所述的半导体器件，其特征在于，电场过渡层掺杂浓度N_D和电场过渡层厚度Wp满足以下关系式：

Em＝k％×Ec；

其中，k％为半导体器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比，最小预设工作电压占击穿电压的百分比的取值作为k％的取值；n％为过渡层承担电压占最小预设工作电压的百分比，n％的取值范围为大于0％小于等于5％，Em为半导体器件最小预设工作电压对应的最大场强，Ec取值为0.25Mv/cm，q为单个电子的电荷量，BV为半导体器件的击穿电压。

10.根据权利要求9所述的半导体器件，其特征在于，所述柱区(3)的厚度H_P柱和外延层(4)的厚度H_外延层之和满足以下关系式：

H_P柱+H_外延层＝p％×k％×BV/Em；

p％+n％＝1；

98％≤H_P柱/(H_P柱+H_外延层)<100％；

其中，p％为超级结区承担电压占最小预设工作电压的百分比。