CN101976683A - 一种绝缘栅双极型晶体管及其制造方法 - Google Patents

一种绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN101976683A
CN101976683A CN 201010290339 CN201010290339A CN101976683A CN 101976683 A CN101976683 A CN 101976683A CN 201010290339 CN201010290339 CN 201010290339 CN 201010290339 A CN201010290339 A CN 201010290339A CN 101976683 A CN101976683 A CN 101976683A
Authority
CN
China
Prior art keywords
diffusion
bipolar transistor
insulated gate
region
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010290339
Other languages
English (en)
Other versions
CN101976683B (zh
Inventor
张斌
韩雁
张世峰
胡佳贤
朱大中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN 201010290339 priority Critical patent/CN101976683B/zh
Publication of CN101976683A publication Critical patent/CN101976683A/zh
Priority to EP11826363.1A priority patent/EP2525410A4/en
Priority to PCT/CN2011/077041 priority patent/WO2012037836A1/zh
Priority to CN201180002477.8A priority patent/CN102439725B/zh
Application granted granted Critical
Publication of CN101976683B publication Critical patent/CN101976683B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种绝缘栅双极型晶体管及其制备方法，该IGBT包括N型基区、P型基区、背P+发射区、N+集电区、栅氧化层、集电极、栅电极和发射极，所述的N型基区由依次层叠的N+扩散残留层、N-基区和N+缓冲层组成，所述的N+扩散残留层和N+缓冲层从与N-基区的边界起始向外掺杂浓度逐渐增加。本发明绝缘栅双极型晶体管在N-基区正面设置N+扩散残留层，提高了N型正面的离子掺杂浓度，降低了JEFT电阻的影响，从而有效降低IGBT的导通状态下的电压降。

Description

一种绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及半导体功率器件及制造领域，尤其是涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，以下简称IGBT)是一种集金属氧化物半导体场效应管(MOSFET)的栅电极电压控制特性和双极结型晶体管(BJT)的低导通电阻特性于一身的半导体功率器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，有着广阔的发展和应用前景。
一般来说，可以把IGBT分为穿通型(PT-IGBT)和非穿通型(NPT-IGBT)两种结构。穿通型绝缘栅双极型晶体管一般是在均匀掺杂的厚度为数百微米的P+衬底上外延生长N+缓冲层和N-基区，然后再于N-层上制作所需的通用正面结构而形成。由于耐压高的IGBT需要很厚的N-基区，如1000V以上耐压的IGBT所需的N-基区厚度在100um以上，使用的厚层外延的技术难度很大，而且制造的成本很高。于是又出现了非穿通型的绝缘栅双极型晶体管，它是在均匀掺杂的厚度为数百微米的N-单晶衬底上先制作正面结构，然后再对衬底片背面采用研磨、腐蚀等方法减薄N-基区到耐压所需的厚度，再用离子注入的方法形成背P+发射区。它不需要厚层外延，适合制造高耐压的IGBT，但由于没有N+缓冲层，因此达到相同的耐压所需的N-基区要比PT-IGBT更厚，因而其通态压降也比PT-IGBT要大。而且对于制造耐压在1000～2000V左右的IGBT来说，其N-基区的厚度在100多微米，在这很薄的薄片上加工，其难度相当大，且碎片比率非常高。
中国专利申请00135808.1公开了一种IGBT新的结构，如图1所示。其中包括发射极10、背P+发射区11、N+缓冲层12、N-基区13、栅氧化层14、栅电极15、N+集电区16、集电极17以及P型基区18。其制造方法是先用高温扩散在N-衬底片两端进行N+的深结扩散，然后磨去一边的扩散层，在其上做正面结构，之后再研磨背面，保留扩散层到所需的厚度作为N+缓冲层，然后在这个残留N+缓冲层上做离子注入形成背P+发射区。此种结构的IGBT同时具有PT-IGBT通态压降小的特点和NPT-IGBT开关时间短的特点。此发明对IGBT的背面结构及其制作方法进行了创新，与ABB公司提出的软穿通IGBT(SPT-IGBT)是结构相似，可以有效降低器件功耗，但是对于正面结构依然以传统方法制作进行，并未提出新的结构。
从IGBT的正面结构来看，可以把绝缘栅双极型晶体管分为平面栅型和沟槽栅型两种结构。在平面型结构中，由于存在着寄生的JFET(JunctionField Effect Transistor：结型场效应晶体管)，而产生JFET电阻，其导通状态下的电压降要比沟槽型要大，相应的电流能力也比沟槽栅型低。为减轻JFET电阻对导通压降的影响，通常的办法是提高正面表面区域的掺杂浓度，电阻率下降，JFET电阻也相应会下降，制造方法是在制作平面型IGBT的通用正面结构之前在表面先做一次整体或局部的离子注入，再通过扩散达到一定深度，使表面区域掺杂浓度上升，这样在制作正面结构的过程中就需要增加一次光刻工序，即光刻、刻蚀、注入和扩散工艺需各做一次，对于一般只有4～6次光刻工序的通用正面结构制造而言，增加一次光刻工序其生产成本必然会上升。
发明内容
本发明提供了一种绝缘栅双极型晶体管，解决了传统结构寄生JFET电阻而使得导通压降升高的问题。
一种绝缘栅双极型晶体管，包括N型基区、P型基区、背P+发射区、N+集电区、栅氧化层、集电极、栅电极和发射极，所述的N型基区由依次层叠的N+扩散残留层、N-基区和N+缓冲层组成，所述的N+扩散残留层和N+缓冲层从与N-基区的边界起始向外掺杂浓度逐渐增加。
所述的N-基区为掺杂浓度恒定区，其厚度和掺杂浓度由耐压决定，耐压与厚度正相关，与掺杂浓度负相关，如耐压在1700V，厚度可以为180～200um，掺杂浓度可以为4×1013cm-3～1×1014 cm-3。
所述的N+缓冲层太厚会使导通压降升高，太薄则电场中止作用不足，会使耐压降低，优选为10～40um。所述的N+缓冲层与背P+发射区交界面的掺杂浓度与N+缓冲层厚度负相关，优选为5×1014 cm-3～1×1018cm-3。由于缓冲层的存在可以使N-基区23在达到相同耐压时更薄，因此导通压降也会更低。
所述的N+扩散残留层厚度小，表面的掺杂浓度就比较低，减小JFET电阻的效果就弱，若N+扩散残留层较厚，表面的掺杂浓度较高，减小JFET电阻的效果就强，但是会引起耐压的急剧降低，因此N+扩散残留层厚度的厚度优选为3～15um，它表面的掺杂浓度为8×1013cm-3～1×1015cm-3。
所述的背P+发射区厚度优选为0.2～0.8um，所述的背P+发射区的掺杂浓度优选为5×1016cm-3～5×1019cm-3。
本发明还提供了一种绝缘栅双极型晶体管的制备方法，包括：
(1)在N型单晶硅两侧通过高温扩散分别形成第一扩散区和第二扩散区；
(2)分别对第一扩散区和第二扩散区进行研磨减薄、抛光形成N+扩散残留层和N+缓冲层；
(3)在N+扩散残留层上形成P型基区、N+集电区、栅氧化层、集电极、栅电极；
(4)在N+缓冲层上生成背P+发射区，背P+发射区氧化形成发射极。
本发明绝缘栅双极型晶体管在N-基区正面设置N+扩散残留层，提高了N型正面的杂质离子掺杂浓度，降低了JEFT电阻的影响，从而有效降低IGBT的导通状态下的电压降。
本发明绝缘栅双极型晶体管N+扩散残留层通过高温扩散、研磨减薄和抛光形成，不需要经离子注入和光刻，制造成本可降低10～20％。
附图说明
图1为现有IGBT的剖面结构示意图；
图2为本发明IGBT的剖面结构示意图；
图3为本发明IGBT制造过程示意各结构剖面图；其中，图3a为原始N-型硅片的剖面图；图3b为图3a所示硅片高温扩散形成两扩散区后的剖面图；图3c为图2b所示硅片正面扩散区经加工后的剖面图；图3d为图3c所示硅片形成IGBT正面结构后的剖面图；图3e为图3d所示硅片背面扩散区加工后的结构示意图；图3f为图3e所示硅片背面注入离子形成背P+发射区的剖面图；图3g为图3f所示硅片背P+发射区背面金属化形成发射极后剖面图。
具体实施方式
如图2所示，一种绝缘栅双极型晶体管，包括N型基区、P型基区28、背P+发射区21、N+集电区26、栅氧化层24、集电极27、栅电极25和发射极20，其中N基区由N+扩散残留层29、N-基区23和N+缓冲层22依次层叠组成，该绝缘栅双极型晶体管制造过程如图3所示，具体如下：
如图3a所示的N型单晶衬底30，其掺杂浓度为6×1013cm-3，厚度为500um，根据耐压需要，可调整掺杂浓度至4×1013～1×1014cm-3。如图3b所示，N型单晶衬底经高温扩散后形成依次层叠的第一N+扩散区32、N-基区23和第二N+扩散区31，其中N-基区23厚度为190um，根据耐压要求可调整到180～200um。
如图3c所示，第一N+扩散区32经研磨和抛光后形成N+扩散残留层29，该层厚度为6um，表面掺杂浓度为3×1014cm-3，N+扩散残留层29厚度越小，表面掺杂浓度越低，减小JFET电阻效果越弱；厚度越大，掺杂浓度越大，减小JFET电阻效果越好，但会引起耐压的急剧降低，一般厚度选择3～15um，表面掺杂浓度为8×1013～1×1015cm-3。减薄后衬底厚度不低于300um，可保证后期加工不易碎片。
如图3d所示，在N+扩散残留层29上先通过P+光刻刻蚀、离子注入、扩散等工艺步骤形成P型基区28，然后在表面氧化形成栅氧化层24，接着在栅氧化层上淀积多晶硅形成栅电极25，再通过N+集电区光刻，离子注入，扩散等步骤形成N+集电区26，最后再通过光刻、刻蚀之后在N+集电区上淀积金属形成集电极27，这样IGBT的正面结构就形成了。
如图3e、3f和3g所示，第二N+扩散区31经背面研磨和抛光后注入硼，形成N+缓冲层22和背P+发射区21，其中N+缓冲层22厚度为30um，它与背P+发射区21分界处的掺杂浓度为1×1016cm-3，根据需要可以将厚度调整到10～40um，分界处的掺杂浓度为5×1014～1×1018cm-3，背P+发射区21的掺杂浓度为3.5×1017cm-3，厚度为0.4um，根据IGBT的结构不同，厚度可以为0.2～0.8um，掺杂浓度为5×1016cm-3～5×1019cm-3。背P+发射区21背面金属化形成发射极20。
对以上面实施例工艺制作方法所做的平面型IGBT器件作仿真，以TO-247封装的尺寸大小来确定IGBT器件面积的大小，获得的导通压降为2.39V，集电极电流为46A；而不使用扩散残留层，但其它结构参数相同时，在相同的耐压条件下，得到的导通压降为2.53V，集电极电流为37A。从比较可以看出，导通压降有所降低，从而使集电极电流有了大幅度的提升，有效地改善了器件的性能。

Claims (10)

1.一种绝缘栅双极型晶体管，包括N型基区、P型基区、背P+发射区、N+集电区、栅氧化层、集电极、栅电极和发射极，其特征在于：所述的N型基区由依次层叠的N+扩散残留层、N-基区和N+缓冲层组成，所述的N+扩散残留层和N+缓冲层从与N-基区的边界起始向外掺杂浓度逐渐增加。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述的N+扩散残留层的厚度为3～15um。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述的N+扩散残留层表面的掺杂浓度为8×1013cm-3～1×1015cm-3。
4.根据权利要求1所述的平面型绝缘栅双极型晶体管，其特征在于：所述的N+缓冲层厚度为10～40um。
5.根据权利要求1所述的平面型绝缘栅双极型晶体管，其特征在于：所述的N+缓冲层与背P+发射区交界面的掺杂浓度为5×1014cm-3～1×1018cm-3。
6.根据权利要求1所述的平面型绝缘栅双极型晶体管，其特征在于：所述的N-基区厚度为180～200um。
7.根据权利要求1所述的平面型绝缘栅双极型晶体管，其特征在于：所述的N-基区的掺杂浓度为4×1013cm-3～1×1014cm-3。
8.根据权利要求1所述的平面型绝缘栅双极型晶体管，其特征在于：所述的背P+发射区厚度为0.2～0.8um。
9.根据权利要求1所述的平面型绝缘栅双极型晶体管，其特征在于：所述的背P+发射区的掺杂浓度为5×1016cm-3～5×1019cm-3。
10.根据权利要求1所述的绝缘栅双极型晶体管的制备方法，包括：
(1)在N型单晶硅两侧通过高温扩散分别形成第一N+扩散区和第二N+扩散区；
(2)分别对第一N+扩散区和第二N+扩散区进行加工形成N+扩散残留层和N+缓冲层；
(3)在N+扩散残留层上形成P型基区、N+集电区、栅氧化层、集电极、栅电极；
(4)在N+缓冲层上注入离子形成背P+发射区，背P+发射区氧化形成发射极。
CN 201010290339 2010-09-25 2010-09-25 一种绝缘栅双极型晶体管及其制造方法 Expired - Fee Related CN101976683B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN 201010290339 CN101976683B (zh) 2010-09-25 2010-09-25 一种绝缘栅双极型晶体管及其制造方法
EP11826363.1A EP2525410A4 (en) 2010-09-25 2011-07-11 ISOLATED GRID BIPOLAR TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
PCT/CN2011/077041 WO2012037836A1 (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法
CN201180002477.8A CN102439725B (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010290339 CN101976683B (zh) 2010-09-25 2010-09-25 一种绝缘栅双极型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN101976683A true CN101976683A (zh) 2011-02-16
CN101976683B CN101976683B (zh) 2011-12-21

Family

ID=43576550

Family Applications (2)

Application Number Title Priority Date Filing Date
CN 201010290339 Expired - Fee Related CN101976683B (zh) 2010-09-25 2010-09-25 一种绝缘栅双极型晶体管及其制造方法
CN201180002477.8A Active CN102439725B (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180002477.8A Active CN102439725B (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法

Country Status (3)

Country Link
EP (1) EP2525410A4 (zh)
CN (2) CN101976683B (zh)
WO (1) WO2012037836A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012037836A1 (zh) * 2010-09-25 2012-03-29 浙江大学 一种绝缘栅双极型晶体管及其制造方法
CN102420134A (zh) * 2011-11-25 2012-04-18 上海华虹Nec电子有限公司 结合超级结穿通型沟槽igbt器件制造方法
CN102509702A (zh) * 2011-12-28 2012-06-20 上海贝岭股份有限公司 一种用于平面型功率mosfet的外延制作方法
CN102637733A (zh) * 2012-04-24 2012-08-15 北京大学深圳研究生院 一种超结绝缘栅双极型晶体管
CN102856353A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 微穿通型igbt器件及其制作方法
CN103035519A (zh) * 2012-07-27 2013-04-10 上海华虹Nec电子有限公司 Igbt器件及其制作工艺方法
CN103219371A (zh) * 2013-03-25 2013-07-24 浙江大学 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN103681810A (zh) * 2012-09-01 2014-03-26 朱江 一种绝缘栅双极晶体管及其制备方法
CN104299989A (zh) * 2013-07-19 2015-01-21 无锡华润上华半导体有限公司 绝缘栅双极型晶体管及其制造方法
WO2015027878A1 (zh) * 2013-08-27 2015-03-05 无锡华润上华半导体有限公司 绝缘栅双极型晶体管及其制备方法
CN104617136A (zh) * 2015-01-08 2015-05-13 山东大学 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管
CN105185825A (zh) * 2014-05-30 2015-12-23 万国半导体股份有限公司 一种改善半导体功率器件中的注入控制方法
CN105789287A (zh) * 2014-12-25 2016-07-20 无锡华润上华半导体有限公司 场截止绝缘栅双极晶体管及其制备方法
CN105870181A (zh) * 2016-06-13 2016-08-17 电子科技大学 一种平面栅igbt及其制作方法
CN112382568A (zh) * 2020-10-26 2021-02-19 西安理工大学 一种mos控制晶闸管的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167356B (zh) * 2014-07-25 2017-04-19 浙江大学 绝缘栅双极型晶体管及其制备方法
CN110112213A (zh) * 2019-05-24 2019-08-09 厦门中能微电子有限公司 绝缘栅双极型晶体管
CN113451399A (zh) * 2021-06-02 2021-09-28 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513768A (ja) * 1991-07-08 1993-01-22 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
US20020140035A1 (en) * 2001-03-29 2002-10-03 Motoshige Kobayashi Semiconductor device and method of manufacturing the same
CN1619832A (zh) * 2003-11-20 2005-05-25 三垦电气株式会社 绝缘栅双极型晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529628A (ja) * 1991-07-19 1993-02-05 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2000077663A (ja) * 1998-09-02 2000-03-14 Mitsubishi Electric Corp 電界効果型半導体装置
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
CN1138307C (zh) * 2000-12-21 2004-02-11 北京工业大学 低功耗半导体功率开关器件及其制造方法
US6815767B2 (en) * 2001-02-01 2004-11-09 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor
JP5029628B2 (ja) * 2009-02-19 2012-09-19 ブラザー工業株式会社 通信装置、高周波回路装置、無線通信端末、並びにシールドケース装着方法
CN101976683B (zh) * 2010-09-25 2011-12-21 浙江大学 一种绝缘栅双极型晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513768A (ja) * 1991-07-08 1993-01-22 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
US20020140035A1 (en) * 2001-03-29 2002-10-03 Motoshige Kobayashi Semiconductor device and method of manufacturing the same
CN1619832A (zh) * 2003-11-20 2005-05-25 三垦电气株式会社 绝缘栅双极型晶体管及其制造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439725A (zh) * 2010-09-25 2012-05-02 浙江大学 一种绝缘栅双极型晶体管及其制造方法
WO2012037836A1 (zh) * 2010-09-25 2012-03-29 浙江大学 一种绝缘栅双极型晶体管及其制造方法
CN102439725B (zh) * 2010-09-25 2013-10-02 浙江大学 一种绝缘栅双极型晶体管及其制造方法
CN102856353A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 微穿通型igbt器件及其制作方法
CN102856353B (zh) * 2011-06-27 2015-08-26 中国科学院微电子研究所 微穿通型igbt器件及其制作方法
CN102420134B (zh) * 2011-11-25 2013-09-11 上海华虹Nec电子有限公司 结合超级结穿通型沟槽igbt器件制造方法
CN102420134A (zh) * 2011-11-25 2012-04-18 上海华虹Nec电子有限公司 结合超级结穿通型沟槽igbt器件制造方法
CN102509702A (zh) * 2011-12-28 2012-06-20 上海贝岭股份有限公司 一种用于平面型功率mosfet的外延制作方法
CN102637733A (zh) * 2012-04-24 2012-08-15 北京大学深圳研究生院 一种超结绝缘栅双极型晶体管
CN102637733B (zh) * 2012-04-24 2015-02-25 北京大学深圳研究生院 一种超结绝缘栅双极型晶体管
CN103035519A (zh) * 2012-07-27 2013-04-10 上海华虹Nec电子有限公司 Igbt器件及其制作工艺方法
CN103035519B (zh) * 2012-07-27 2015-10-14 上海华虹宏力半导体制造有限公司 Igbt器件及其制作工艺方法
CN103681810A (zh) * 2012-09-01 2014-03-26 朱江 一种绝缘栅双极晶体管及其制备方法
CN103681810B (zh) * 2012-09-01 2019-11-22 朱江 一种绝缘栅双极晶体管
CN103219371A (zh) * 2013-03-25 2013-07-24 浙江大学 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN103219371B (zh) * 2013-03-25 2016-04-13 浙江大学 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN104299989A (zh) * 2013-07-19 2015-01-21 无锡华润上华半导体有限公司 绝缘栅双极型晶体管及其制造方法
CN104299989B (zh) * 2013-07-19 2018-06-12 无锡华润上华科技有限公司 绝缘栅双极型晶体管及其制造方法
US9881994B2 (en) 2013-08-27 2018-01-30 CSMC Technologies Fabl Co., Ltd. Insulated gate bipolar transistor and manufacturing method therefor
US10084036B2 (en) 2013-08-27 2018-09-25 Csmc Technologies Fab1 Co., Ltd. Insulated gate bipolar transistor and manufacturing method therefor
WO2015027878A1 (zh) * 2013-08-27 2015-03-05 无锡华润上华半导体有限公司 绝缘栅双极型晶体管及其制备方法
CN105185825A (zh) * 2014-05-30 2015-12-23 万国半导体股份有限公司 一种改善半导体功率器件中的注入控制方法
CN105789287A (zh) * 2014-12-25 2016-07-20 无锡华润上华半导体有限公司 场截止绝缘栅双极晶体管及其制备方法
CN104617136A (zh) * 2015-01-08 2015-05-13 山东大学 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管
CN105870181A (zh) * 2016-06-13 2016-08-17 电子科技大学 一种平面栅igbt及其制作方法
CN105870181B (zh) * 2016-06-13 2019-01-29 电子科技大学 一种平面栅igbt及其制作方法
CN112382568A (zh) * 2020-10-26 2021-02-19 西安理工大学 一种mos控制晶闸管的制造方法
CN112382568B (zh) * 2020-10-26 2023-10-10 西安理工大学 一种mos控制晶闸管的制造方法

Also Published As

Publication number Publication date
CN102439725A (zh) 2012-05-02
CN101976683B (zh) 2011-12-21
EP2525410A1 (en) 2012-11-21
CN102439725B (zh) 2013-10-02
WO2012037836A1 (zh) 2012-03-29
EP2525410A4 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
CN101976683B (zh) 一种绝缘栅双极型晶体管及其制造方法
US9240469B2 (en) Transverse ultra-thin insulated gate bipolar transistor having high current density
US20210273091A1 (en) Split trench gate super junction power device
CN105789269A (zh) 沟槽绝缘栅双极型晶体管及其制备方法
US10593788B2 (en) Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof
CN102254942A (zh) 新型阶梯栅结构igbt及其制造方法
US11233141B2 (en) Self-aligned and robust IGBT devices
CN103681811A (zh) 一种非完全发射区的绝缘栅双极晶体管及其制备方法
CN104078494B (zh) 功率半导体设备及其制作方法
CN105957894A (zh) 一种具有复合介质层结构的dmos
WO2016112047A1 (en) Reverse-conducting gated-base bipolar-conduction devices and methods with reduced risk of warping
JP4967209B2 (ja) 半導体装置の製造方法
CN102931228B (zh) 逆导igbt器件及制造方法
CN103219371B (zh) 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN114256340A (zh) 一种绝缘栅双极晶体管
CN110473905A (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法
CN103681790A (zh) 一种背部沟槽绝缘栅双极晶体管及其制备方法
CN104347398A (zh) 一种igbt的制造方法
CN103178102B (zh) 绝缘栅双极晶体管及其制作方法
CN102376580B (zh) 超级结半导体器件的制作方法
CN117810088B (zh) 一种纵向碳化硅器件的制作方法
CN116387348B (zh) 一种精确控制短沟道的平面型SiC MOSFET及其制造方法
TWI607563B (zh) With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
JP3969256B2 (ja) 半導体装置の製造方法
CN103681813A (zh) 一种背沟槽结构绝缘栅双极晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20140925

EXPY Termination of patent right or utility model