CN104299989B - 绝缘栅双极型晶体管及其制造方法 - Google Patents

绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN104299989B
CN104299989B CN201310306115.9A CN201310306115A CN104299989B CN 104299989 B CN104299989 B CN 104299989B CN 201310306115 A CN201310306115 A CN 201310306115A CN 104299989 B CN104299989 B CN 104299989B
Authority
CN
China
Prior art keywords
bipolar transistor
insulated gate
gate bipolar
type substrate
carriers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310306115.9A
Other languages
English (en)
Other versions
CN104299989A (zh
Inventor
邓小社
钟圣荣
周东飞
王根毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201310306115.9A priority Critical patent/CN104299989B/zh
Publication of CN104299989A publication Critical patent/CN104299989A/zh
Application granted granted Critical
Publication of CN104299989B publication Critical patent/CN104299989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种绝缘栅双极型晶体管及其制造方法，该绝缘栅双极型晶体管制造方法在制造IGBT时先在N型衬底上注入一层N型离子形成N+载流子增强区，然后再形成IGBT正面结构和背面结构。通过在N型衬底上注入一层N型离子形成N+载流子增强区来减小高温漏电流。因此，该绝缘栅双极型晶体管具有高温漏电流小的优点。

Description

绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及一种半导体元件制造方法，特别是涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
绝缘栅双极型晶体管(IGBT，Insulated Gate Bipolar Transistor)是一种常用的通过电压控制的功率开关器件。其具有输入电容大、输入阻抗高、驱动电流小、速度快、耐压高、热稳定性强、工作温度高、控制电路简单等特点，现阶段已经成为电力电子装置的主流器件。
IGBT器件从20世纪80年代发明至今，经历了PT(punch-through，穿通)型，具有N+缓冲层的PT(punch-through，穿通)型，以及NPT(non-punch through非穿通)型等等一系列的演变。IGBT芯片的厚度也从初期的300μm减小至现在的70μm左右，芯片加工工艺，尤其薄片加工工艺要求越来越高。
IGBT器件作为现代电力电子装置的主流器件，在开关电源、整流器、照明电路、牵引传动以及感应加热等领域有着广泛的应用。现有的IGBT器件在使用时在集电极和发射极之间容易产生高温漏电。高温漏电流较大时，会导致IGBT器件的结温上升，导致器件发生失效。最常用的解决IGBT器件高温漏电流大的工艺方法是改变钝化层的结构。然而改变钝化层结构解决高温漏电的工艺复杂，成本高，且收效甚微。
发明内容
基于此，有必要提供一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管具有高温漏电流小的优点。
此外，还提供一种上述绝缘栅双极型晶体管的制造方法，绝缘栅双极型晶体管的制造方法制造的绝缘栅双极型晶体管具有高温漏电流小的优点。
一种绝缘栅双极型晶体管，包括N型衬底、IGBT正面结构、形成于N型衬底背面的P+层以及形成于P+层上远离N型衬底一侧的背面金属层，所述N型衬底和IGBT正面结构之间还具有一层N+载流子增强区，所述IGBT正面结构形成于所述N+载流子增强区上。
在其中一个实施例中，所述N+载流子增强区的掺杂浓度为1E15～1E16cm-3。
在其中一个实施例中，所述N+载流子增强区的厚度为8μm～12μm。
在其中一个实施例中，所述IGBT正面结构包括MOS结构和形成于MOS结构周围的P环结构。
在其中一个实施例中，所述N型衬底的晶向为＜100＞。
一种绝缘栅双极型晶体管制造方法，所述绝缘栅双极型晶体管制造方法包括如下步骤：提供一个N型衬底；在所述N型衬底上注入一层N型离子形成N+载流子增强区；在所述N+载流子增强区上形成IGBT正面结构；减薄所述N型衬底，在所述N型衬底的背面上进行P型杂质注入形成P+层；在所述P+层上淀积金属，形成背面集电极的背面金属层。
在其中一个实施例中，所述N型离子为磷。
在其中一个实施例中，所述磷离子注入时的注入能量为40～160KeV，注入剂量为1E11～1E13cm-2。
在其中一个实施例中，所述IGBT正面结构包括MOS结构和形成于MOS结构周围的P环结构。
在其中一个实施例中，所述N型衬底的晶向为＜100＞。
上述绝缘栅双极型晶体管制造方法在制造IGBT时先在N型衬底上注入一层N型离子形成N+载流子增强区，然后再形成IGBT正面结构和背面结构。N型衬底上注入的N型离子能够增加离子浓度和数量，从而相对缩小可动离子占全部离子的比例，可动离子占全部离子的比例下降了，高温漏电流也就减小了。
附图说明
图1为一个实施例的绝缘栅双极型晶体管制造方法流程图；
图2为一个实施例的绝缘栅双极型晶体管正面结构制造流程图；
图3～17为一个实施例的绝缘栅双极型晶体管制造方法各个制造流程的绝缘栅双极型晶体管制造方法的结构图。
具体实施方式
请参考图1，本发明的一个实施方式提供一种绝缘栅双极型晶体管制造方法。该绝缘栅双极型晶体管制造方法包括如下步骤：
步骤S110，提供一个N型衬底。该N型衬底的晶向为＜100＞并经过氧化工艺。另外，该N型衬底是直拉单晶法制造的。
步骤S120，在N型衬底上注入一层N型离子形成N+载流子增强区。如图3所示，N型衬底1上形成有N+载流子增强区21。在该实施例中，N型离子为磷。在进行磷离子注入工艺时，离子注入的注入能量为40～160KeV，注入剂量为1E11～1E13cm-2。
步骤S130，在N+载流子增强区21上形成IGBT正面结构。在该实施例中，IGBT正面结构包括MOS（Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化层-半导体-场效晶体管）结构和形成于MOS结构周围的P-ring（P环）结构。此处的MOS结构是指金属-氧化层-半导体-场效晶体管的结构。P-ring结构可以提高所形成的IGBT器件的耐压。
在该步骤S130中，IGBT正面结构的形成具体包括如下步骤。
请参考图2。步骤S131，场氧化。请参考图4，通过高温氧化工艺在N+载流子增强区21形成场氧层3。在高温氧化过程中，图4中的N+载流子增强区21是经过推阱后形成的N+载流子增强区21。
步骤S132，制备P-ring。请参考图5，采用P-ring光刻版进行光刻，并进行硼离子注入，形成P-ring41。然后在去除场氧层3上的光刻胶后对P-ring进行高温推结工艺，生成阱氧层。如图6所示，41为高温推结后的P-ring，5为高温推结时形成的阱氧层。
步骤S133，制备多晶硅栅。采用湿法刻蚀去除有源区氧化层，然后通过栅氧工艺、多晶硅淀积工艺、多晶硅掺杂工艺，并采用Poly（多晶硅）光刻版进行刻蚀形成MOS管的栅极。如图7所示，6为经刻蚀工艺后形成的栅氧层，此处是将氧氧化层和多晶硅层画在了一起，栅氧层6即为MOS管的栅极。
步骤S134，制备P本体。利用多晶硅栅进行自对准硼离子注入工艺形成P本体。如图8所示，71为硼离子注入后形成的P本体。在进行离子注入工艺后还要进行高温推结工艺。对多晶硅和P本体71进行杂质激活和推结。如图9所示，71为推阱后的P本体。
步骤S135，制备N+隐埋层。利用多晶硅栅进行自对准砷离子注入工艺，形成N+隐埋层。如图10所示，81为注入后的N+隐埋层。在进行离子注入工艺后还要进行高温推结工艺。对N+隐埋层81进行杂质激活和推结。如图11所示，81为经过杂质激活和推结后的N+隐埋层。
步骤S136，制备P+隐埋层。首先淀积氧化层，然后进行隔离区腐蚀和硅刻蚀，接着进行硼离子注入，这样就可以形成P+隐埋层91。如图12所示，10为形成的隔离区，91为硼离子注入后的P+隐埋层，11为刻蚀硅，此处的硅被刻蚀掉了，所以此处为空的。在进行离子注入工艺后还要进行高温推结工艺。对P+隐埋层91进行杂质激活和推结，同时形成氧化层。如图13所示，91为退火后的P+隐埋层。另外，在该实施例中，被刻蚀掉的硅的厚度为0.15μm～0.3μm。这样的厚度可以获得良好的杂质分布和更大的金属接触面积，从而提高IGBT器件的性能。
步骤S137，制备层间介质层。淀积硼磷硅玻璃（boro-phospho-silicate-glass，BPSG）并回流，形成层间介质层12。如图14所示，12为形成的层间介质层。
步骤S138，正面金属化。首先进行孔刻蚀工艺，然后溅射金属工艺，最后采用Metal（金属）光刻版刻蚀金属以形成金属引线，也就是形成正面金属区。如图15所示，13为形成的正面金属区。
步骤S140，减薄N型衬底，在N型衬底1的背面上进行P型杂质注入形成P+层。将N型衬底1减薄至所需厚度，然后在背面进行硼离子注入和退火工艺，形成衬底PN结。如图16所示，14为经背面减薄后、离子注入及退火工艺后形成的P+层。
步骤S150，在P+层上淀积金属，形成背面集电极的背面金属层。对背面溅射金属形成集电极金属引线。如图17所示，15为经过背面溅射金属工艺后形成的背面金属层。背面金属层15也就是集电极金属引线。这样，该绝缘栅双极型晶体管即制造完成了。
经过上述工艺过程，IGBT器件就制造完成了。该绝缘栅双极型晶体管制造方法在制造IGBT时先在N型衬底上注入一层N型离子形成N+载流子增强区，然后再形成IGBT正面结构和背面结构。N型衬底上注入的N型离子能够增加离子浓度和数量，从而相对缩小可动离子占全部离子的比例。可动离子占全部离子的比例下降了，高温漏电流也就减小了。因此，该绝缘栅双极型晶体管制造方法改善了高压功率器件IGBT的高温漏电流过大的现象。另外，从上述绝缘栅双极型晶体管制造工艺流程可以看出，该绝缘栅双极型晶体管制造方法与现有的工艺兼容性好，无需专用的设备。这样就可以大大降低工艺成本，减少特殊设备购买的费用。
本发明的另一个实施例提供一种绝缘栅双极型晶体管。该绝缘栅双极型晶体管采用上一个实施例的制造方法制造而成。请参考图17，该绝缘栅双极型晶体管包括N型衬底1、形成于N型衬底1正面的IGBT正面结构、形成于N型衬底1背面的P+层14以及形成于P+层14上远离N型衬底1一侧的背面金属层15。另外，N型衬底1和IGBT正面结构之间还具有一层N+载流子增强区21，IGBT正面结构形成于N+载流子增强区21上。
在该实施例中，该绝缘栅双极型晶体管的IGBT正面结构包括MOS结构和形成于MOS结构周围的P环结构。具体的，N+载流子增强区21上形成有P本体区71和P环41。P本体区71内形成有N+区81，N+区81内形成有P+区91。P本体区71、N+区81的上方形成有栅氧层6。栅氧层6形成MOS结构的栅极。栅氧层6的上方形成有正面金属区13。在N+区81上方并且在栅氧层6的侧方形成有隔离区10，也就是说隔离区10形成于P+区91的两侧。P环41的上方形成有阱氧层5。在阱氧层5的两侧形成有隔离区12。
其中，P本体区71、N+区81、P+区91以及栅氧层6等结构共同组成了MOS结构。P环41、阱氧层5和隔离区12等结构共同组成了P环结构。MOS结构和P环结构之间具有场氧层3。可以理解的是，上述IGBT正面结构以及组成IGBT正面结构的MOS结构和P环结构至少实现IGBT器件功能的结构中一种结构，本技术领域人员也可以采用其它合适的IGBT正面结构、MOS结构和P环结构来代替本实施例中的这些结构。
另外，在该实施例中，该绝缘栅双极型晶体管的N+载流子增强区的掺杂浓度为1E15～1E16cm-3。N+载流子增强区的厚度为8μm～12μm。N型衬底的晶向为＜100＞。N型衬底是直拉单晶法制造的。N型衬底是晶体硅。在其它实施例中，N型衬底也可以是碳化硅、砷化镓、磷化铟或锗硅等半导体材料。
该绝缘栅双极型晶体管的N型衬底上形成有N+载流子增强区，这样，N型衬底上的N型离子能够增加离子浓度和数量，从而相对缩小可动离子占全部离子的比例，可动离子占全部离子的比例下降了，高温漏电流也就减小了。因此，该绝缘栅双极型晶体管具有高温漏电流小的优点。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种绝缘栅双极型晶体管，包括N型衬底、IGBT正面结构、形成于N型衬底背面的P+层以及形成于P+层上远离N型衬底一侧的背面金属层，其特征在于，所述N型衬底和IGBT正面结构之间还具有一层N+载流子增强区，所述IGBT正面结构形成于所述N+载流子增强区上；所述IGBT正面结构包括MOS结构和形成于MOS结构周围的P环结构，所述MOS结构和所述P环结构形成于所述N+载流子增强区上。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述N+载流子增强区的掺杂浓度为1E15～1E16cm-3。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述N+载流子增强区的厚度为8μm～12μm。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述N型衬底的晶向为＜100＞。
5.一种绝缘栅双极型晶体管制造方法，其特征在于，所述绝缘栅双极型晶体管制造方法包括如下步骤：
提供一个N型衬底；
在所述N型衬底上注入一层N型离子形成N+载流子增强区；
在所述N+载流子增强区上形成IGBT正面结构；所述IGBT正面结构包括MOS结构和形成于MOS结构周围的P环结构；
减薄所述N型衬底，在所述N型衬底的背面上进行P型杂质注入形成P+层；
在所述P+层上淀积金属，形成背面集电极的背面金属层。
6.根据权利要求5所述的绝缘栅双极型晶体管制造方法，其特征在于，所述N型离子为磷。
7.根据权利要求6所述的绝缘栅双极型晶体管制造方法，其特征在于，所述磷离子注入时的注入能量为40～160KeV，注入剂量为1E11～1E13cm-2。
8.根据权利要求5所述的绝缘栅双极型晶体管制造方法，其特征在于，所述N型衬底的晶向为＜100＞。
CN201310306115.9A 2013-07-19 2013-07-19 绝缘栅双极型晶体管及其制造方法 Active CN104299989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310306115.9A CN104299989B (zh) 2013-07-19 2013-07-19 绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310306115.9A CN104299989B (zh) 2013-07-19 2013-07-19 绝缘栅双极型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN104299989A CN104299989A (zh) 2015-01-21
CN104299989B true CN104299989B (zh) 2018-06-12

Family

ID=52319651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310306115.9A Active CN104299989B (zh) 2013-07-19 2013-07-19 绝缘栅双极型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN104299989B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976683A (zh) * 2010-09-25 2011-02-16 浙江大学 一种绝缘栅双极型晶体管及其制造方法
CN102005473A (zh) * 2009-08-28 2011-04-06 比亚迪股份有限公司 具有改进终端的igbt

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
TWI305927B (en) * 2001-03-29 2009-02-01 Toshiba Kk Semiconductor device and method of making the same
CN102969243B (zh) * 2012-12-07 2015-04-22 株洲南车时代电气股份有限公司 一种平面栅型igbt芯片制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005473A (zh) * 2009-08-28 2011-04-06 比亚迪股份有限公司 具有改进终端的igbt
CN101976683A (zh) * 2010-09-25 2011-02-16 浙江大学 一种绝缘栅双极型晶体管及其制造方法

Also Published As

Publication number Publication date
CN104299989A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN102142372B (zh) 制备场阻断型绝缘栅双极晶体管的方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
US8557678B2 (en) Method for manufacturing semiconductor substrate of large-power device
CN103824883B (zh) 一种具有终端耐压结构的沟槽mosfet的及其制造方法
CN103094359A (zh) 高压肖特基二极管及其制作方法
US9159785B2 (en) Semiconductor device having buried layer and method for forming the same
CN104253151B (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN103745988B (zh) 一种高压驱动电路的隔离结构
CN102945858A (zh) 具有场截止缓冲层的igbt器件及制造方法
CN104253041A (zh) 非穿通型绝缘栅双极晶体管的制造方法
US11430780B2 (en) TVS device and manufacturing method therefor
CN105895679A (zh) 一种绝缘栅双极晶体管的结构和制造方法
CN103441074A (zh) 一种制造集成有二极管的igbt器件的方法
CN115295613B (zh) 一种快恢复二极管结构及其制造方法
CN104934470B (zh) 一种igbt芯片及其制造方法
CN104299989B (zh) 绝缘栅双极型晶体管及其制造方法
CN104425247B (zh) 一种绝缘栅双极型晶体管的制备方法
CN103489776B (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN102684457B (zh) 高压桥式电路及其制作方法
CN103199107B (zh) 半导体器件及制造方法
CN102931081B (zh) 带场阻挡层的半导体器件的制造方法
CN105762198A (zh) 沟槽式快恢复二极管及其制备方法
CN113782586A (zh) 一种多通道超结igbt器件
CN104425246B (zh) 绝缘栅双极型晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant