CN105895682A - 逆导绝缘栅双极型晶体管结构及其对应的制造方法 - Google Patents

逆导绝缘栅双极型晶体管结构及其对应的制造方法 Download PDF

Info

Publication number
CN105895682A
CN105895682A CN201610538903.4A CN201610538903A CN105895682A CN 105895682 A CN105895682 A CN 105895682A CN 201610538903 A CN201610538903 A CN 201610538903A CN 105895682 A CN105895682 A CN 105895682A
Authority
CN
China
Prior art keywords
conduction type
groove
region
emitter stage
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610538903.4A
Other languages
English (en)
Other versions
CN105895682B (zh
Inventor
刘佩斯
周贤达
单建安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anjian Technology Shenzhen Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201610538903.4A priority Critical patent/CN105895682B/zh
Publication of CN105895682A publication Critical patent/CN105895682A/zh
Application granted granted Critical
Publication of CN105895682B publication Critical patent/CN105895682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

逆导绝缘栅双极型晶体管结构及其对应的制造方法，本发明涉及功率半导体器件的结构和制造过程，为提供一种能够在无薄晶圆工艺的情况下制造的高性能RC‑IGBT结构，本发明提供一种RC‑IGBT结构，其包括：在正面处的发射极；在发射极下的多个元胞；在元胞下的n‑漂移区；在背面处的集电极；在背面处并且被集电极充满的多个沟槽；沟槽之间的机械支撑半导体区；每个沟槽的顶部并且连接到集电极的p+集电区；每个p+集电区的顶部并且在n‑漂移区下方的n缓冲区；作为每个沟槽侧壁处的机械支撑半导体区的一部分并且连接到集电极的n+阴极区。有益效果在于，在不需要薄晶圆工艺的情况下，制造的高性能RC‑IGBT结构。

Description

逆导绝缘栅双极型晶体管结构及其对应的制造方法
技术领域
本发明大体上涉及功率半导体器件的结构和制造过程，且确切地说，涉及逆导绝缘栅双极型晶体管（RC-IGBT）。RC-IGBT包括在同一芯片上单片集成的两个器件：绝缘栅双极型晶体管（IGBT）和续流二极管（FWD）。
背景技术
RC-IGBT已经广泛用于感性加热器等高压功率电子系统中。通常RC-IGBT的制造需要薄晶圆工艺，这使得制造过程相当具有挑战性。因此，本发明的目的是提供一种能够在无薄晶圆工艺的情况下制造的高性能RC-IGBT结构。
现有技术
图1中示出现有技术RC-IGBT器件100的横截面。器件100包括发射极（120）、在发射极（120）下的多个元胞、在所述元胞下的n-漂移区（114）、在n-漂移区（114）下的n缓冲区（115）、在n缓冲区（115）下的多个n+阴极区（117）和p+集电区（116）、以及在底部处的集电极（122），所述的元胞包括：在n-漂移区（114）的顶部的p基区（113）；由p基区（113）的上表面部分地包围并且连接到发射极（120）的n+发射区（111）；将p基区（113）连接到发射极（120）的p+扩散区（112）；覆盖p基区（113）的侧壁表面并且因此在n+发射区（111）与n-漂移区（114）之间形成沟道的栅电介质（131）；由栅电介质（131）包围的沟槽式栅电极（121）。集成IGBT的发射极（120）和集电极（122）还分别是集成FWD的阳极电极和阴极电极。为了获得优化性能的集成IGBT，器件100的晶圆厚度应相当薄以实施场阻止设计。例如，如果器件100具有600 V的额定电压，那么晶圆厚度将为约60 μm。需要专用系统来处理此类薄晶圆，并且制造成本相当高。此外，即使使用专用系统，不使晶圆破裂从而实现高良率也是相当具有挑战性的。
发明内容
因此，本发明的目的是提供一种能够在无薄晶圆工艺的情况下制造的高性能RC-IGBT结构。
为了实现此目的和其它目的，本发明提供一种RC-IGBT结构，所述RC-IGBT结构包括：在正面处的发射极；在发射极下的多个元胞；在元胞下的n-漂移区；在背面处的集电极；在背面处并且被集电极充满的多个沟槽；在沟槽之间的机械支撑半导体区；在每个沟槽的顶部并且连接到集电极的p+集电区；在每个p+集电区的顶部并且在n-漂移区下方的n缓冲区；作为在每个沟槽侧壁处的机械支撑半导体区的一部分并且连接到集电极的n+阴极区。
一种逆导绝缘栅双极型晶体管结构（RC-IGBT），其包括有：
位于正面处顶部的发射极，
在所述发射极下的多个元胞结构，
在所述元胞结构下的第一导电类型的漂移区，
在背面处的集电极，
一个以上的沟槽，所述的沟槽在所述背面处并且被所述集电极充满，
在所述沟槽之间的机械支撑半导体区，
第二导电类型的集电区，所述第二导电类型的集电区在每个沟槽的顶部并且连接到所述集电极，
第一导电类型的缓冲区，所述第一导电类型的缓冲区在每个第二导电类型的集电区的顶部并且在所述第一导电类型的漂移区下方，所述的第一导电类型的缓冲区将漂移区和集电区隔开；
第一导电类型的阴极区，所述第一导电类型的阴极区作为在每个沟槽侧壁处的机械支撑半导体区的一部分并且连接到所述集电极。
进一步的，所述的元胞结构包括有：
第二导电类型的基区，所述第二导电类型的基区在所述第一导电类型的漂移区的顶部，
第一导电类型的发射区，所述第一导电类型的发射区和所述第二导电类型的基区接触并且连接到所述发射极，
第二导电类型的扩散区，所述第二导电类型的扩散区下方和所述的第二导电类型的基区接触并在上方两侧和所述的第一导电类型的发射区接触，所述的第二导电类型的扩散区上方还和所述的发射极接触并将所述第二导电类型的基区连接到所述发射极，
栅电介质，所述栅电介质覆盖所述第二导电类型的基区的侧壁表面并且因此在所述第一导电类型的发射区与所述第一导电类型的漂移区之间形成沟道，
沟槽式栅电极，所述沟槽式栅电极被所述栅电介质包围，
层间电介质，所述层间电介质隔离所述栅电极和所述发射极（220）。
进一步的，所述的元胞结构包括有：
第二导电类型的基区，所述第二导电类型的基区位于所述的第一导电类型的漂移区的上方并和所述漂移区的上表面接触，
第一导电类型的发射区，所述第一导电类型的发射区和所述第二导电类型的基区的上表面接触并且连接到所述发射极，
第二导电类型的扩散区，所述第二导电类型的扩散区分别与所述的发射极和第二导电类型的基区接触，将所述基区连接到所述发射极，
栅电介质，所述栅电介质覆盖所述第二导电类型的基区的上表面并且因此在所述发射区与所述第一导电类型的漂移区之间形成沟道，
栅电极，所述栅电极在所述栅电介质的顶部，
层间电介质，所述层间电介质隔离所述栅电极和所述发射极。
进一步的，其中所述第一导电类型的漂移区具有从1×1012 cm-3到1×1015 cm-3的掺杂浓度以及30 μm 与400 μm之间的长度。
进一步的，其中所述沟槽具有圆形顶视图。
进一步的，其中所述沟槽具有六边形顶视图。
进一步的，其中所述第一导电类型的缓冲区的掺杂浓度比所述第一导电类型的漂移区的掺杂浓度高，所述第一导电类型的缓冲区的长度比所述第一导电类型的漂移区的长度短。
进一步的，其中所述第二导电类型的集电区具有1×1018 cm-3到1×1021 cm-3的掺杂浓度以及0.1 μm与1 μm之间的深度。
进一步的，其中所述第一导电类型的阴极区（217/317）具有1×1019 cm-3到1×1021 cm-3的掺杂浓度。
一种制造RC-IGBT结构的方法，其包括有如下步骤：
以衬底晶圆开始，
在所述晶圆的正面形成多个元胞结构，
使用硬掩模在所述晶圆的背面形成一个以上沟槽并且同时形成第一导电类型的漂移区，
在每个沟槽的顶部形成第一导电类型的缓冲区并且在每个沟槽的侧壁形成第一导电类型的阴极区，
在所述第一导电类型的缓冲区下形成第二导电类型的集电区，
移除所述硬掩模，
在所述晶圆的所述背面形成集电极，
在所述晶圆的所述正面形成发射极。
进一步的，其中通过扩散同时形成所述第一导电类型的缓冲区和所述第一导电类型的阴极区。
进一步的，其中通过扩散形成所述第一导电类型的缓冲区，且接着通过倾斜离子注入和退火形成所述第一导电类型的阴极区。
进一步的，其中通过扩散形成所述第一导电类型的阴极区，且接着通过硅各向异性蚀刻和随后扩散来形成所述第一导电类型的缓冲区。
进一步的，其中通过淀积金属层形成所述集电极。
进一步的，其中通过淀积金属层且接着执行平坦化来形成所述集电极。
本发明的有益效果在于，提供一种能够在无薄晶圆工艺的情况下制造的高性能RC-IGBT结构以及该结构的制造方法。
附图说明
图1是现有技术RC-IGBT器件100的截面视图。
图2是实施于沟槽式栅极RC-IGBT器件200中的本发明的截面视图。
图3是实施于平面栅极RC-IGBT器件300中的本发明的截面视图。
图4是用于如之前在图2中所示的器件200的背面图案设计。
图5是用于如之前在图2中所示的器件200的另一背面图案设计。
图6到图12示出用于如之前在图2中所示的器件200的制造方法。
具体实施方式
本发明将使用n沟道器件进行说明，但是在以下说明中将被理解，本发明同样适用于p沟道器件。在本发明说明书中，重掺杂n型区标记为n+，且重掺杂p型区标记为p+。除非另外说明，否则在硅中，重掺杂区通常具有1×1019 cm-3与1×1021 cm-3之间的掺杂浓度。在本发明说明书中，轻掺杂n型区标记为n-，且轻掺杂p型区标记为p-。除非另外说明，否则在硅中，轻掺杂区通常具有1×1013 cm-3与1×1017 cm-3之间的掺杂浓度。
图2是实施于沟槽式栅极RC-IGBT器件200中的本发明的截面视图。器件200包括：在正面处的发射极（220）；在发射极（220）下的多个元胞结构；在元胞结构下的n-漂移区（214）；在背面处的集电极（222）；在背面处并且被集电极（222）充满的多个沟槽（240）；在沟槽（240）之间的机械支撑半导体区（241）；在每个沟槽（240）的顶部并且连接到集电极（222）的p+集电区（216）；在每个p+集电区（216）的顶部并且在n-漂移区（214）下方的n缓冲区（215）；作为在每个沟槽（240）侧壁处的机械支撑半导体区（241）的一部分并且连接到集电极（222）的n+阴极区（217）。与器件100相比较，器件200具有相同的元胞结构，包括：在n-漂移区（214）的顶部的p基区（213）；由p基区（213）的上表面部分地包围并且连接到发射极（220）的n+发射区（211）；将p基区（213）连接到发射极（220）的p+扩散区（212）；覆盖p基区（213）的侧壁表面并且因此在n+发射区（211）与n-漂移区（214）之间形成沟道的栅电介质（231）；由栅电介质（231）包围的沟槽式栅电极（221）；隔离栅电极（221）和发射极（220）的层间电介质（230）。在器件200的导通状态下，p基区（213）的侧壁表面反型且在n+发射区（211）与n-漂移区（214）之间形成n型沟道，并且电子可以流过所述沟道。如果导通状态电流密度较小（例如，远低于100 A/cm2），那么所述器件作为功率MOSFET运行，并且n+阴极区（217）是功率MOSFET的漏区。如果导通状态电流密度较大（例如，100 A/cm2左右），那么p+集电区（216）/n缓冲区（215）结将正向偏置，并且所述器件作为IGBT运行。在器件200的断开状态下，电流被逆向偏置的n-漂移（214）/p基区（213）结阻断。在器件200的逆向导通时，由p基区（213）/n-漂移（214）/n+阴极区（217）形成的FWD是正向偏置的，并且逆向电流可以从发射极（220）流向集电极（222）。器件200的运行机制与器件100的运行机制基本上相同。然而，器件200在背面处具有三维结构，但器件100并非如此。如图中所示，在器件200中，在背面处存在多个深沟槽（240）。在每个沟槽处，集成IGBT的p+集电区（216）位于顶侧处，并且集成FWD的n+阴极区（217）位于侧壁处。所述结构使得集成IGBT能够具有相对较薄的（例如，60 μm）器件厚度，同时沟槽之间的半导体区（241）仍然保持较厚（例如，约700 μm）以用作机械支撑。集成IGBT的较薄的器件厚度是可取的，因为可以实现当前最新技术发展水平的场阻止背面结构，同时机械支撑半导体区（241）使得能够在无需特别注意的情况下正常地处理器件晶圆。此外，由于集成FWD的n+阴极区（217）是支撑半导体区（241）的一部分，因此机械支撑半导体区（241）在电气性能方面并不浪费。
基于器件200的运行机制，需要相应地设计结构参数。在器件200的阻断状态下，阻断电压主要通过轻掺杂n-漂移区（214）维持。n-漂移区（214）的掺杂浓度和长度取决于器件的额定电压,通常IGBT具有400 V与6000 V之间的额定电压,基于此范围，n-漂移区（214）的掺杂浓度在1×1012 cm-3与1×1015 cm-3之间，并且n-漂移区（214）的长度在30 μm与400 μm之间。由于阻断电压主要通过被耗尽的n-漂移区（214）维持，因此n缓冲区（215）的长度可比n-漂移区（214）的长度小得多。另一方面，n缓冲区（215）的掺杂浓度应高于n-漂移区（214）的掺杂浓度，因为n缓冲区（215）应阻止在阻断状态下耗尽区的扩展。在器件的导通状态下，如果电流密度较小（例如，远低于100 A/cm2），那么所述器件作为功率MOSFET运行，并且n+阴极区（217）是功率MOSFET的漏区。为了与集电极（222）形成良好欧姆接触，n+阴极区（217）需要是重掺杂的。如果导通状态电流密度较大（例如，100 A/cm2左右），那么p+集电区（216）/n缓冲区（215）结将正向偏置，并且所述器件作为IGBT运行。在所述IGBT模式下，空穴从p+集电区（216）注入到n-漂移区（214）中，从而形成相较于功率MOSFET模式下的导通损耗相对更低的导通损耗。然而，背面p+集电区（216）/n缓冲区（215）结的空穴注入效率不应太高以致显著降低开关速度。因此，对于p+集电区（216），优选的是从1×1018 cm-3到1×1021 cm-3的掺杂浓度和0.1 μm与1 μm之间的深度。
图3是实施于平面栅极RC-IGBT器件300中的本发明的截面视图。器件300的背面结构与器件200的背面结构相同，同样包括：在正面处的发射极（320）；在发射极（320）下的多个元胞结构；在元胞结构下的n-漂移区（314）；在背面处的集电极（322）；在背面处并且被集电极（322）充满的多个沟槽（340）；在沟槽（340）之间的机械支撑半导体区（341）；在每个沟槽（340）的顶部并且连接到集电极（322）的p+集电区（316）；在每个p+集电区（316）的顶部并且在n-漂移区（314）下方的n缓冲区（315）；作为在每个沟槽（3240）侧壁处的机械支撑半导体区（341）的一部分并且连接到集电极（322）的n+阴极区（317）。器件300和器件200的运行机制也相同。器件300与器件200之间的唯一区别是元胞结构。在器件300中，所述元胞包括：由n-漂移区（314）的上表面部分地包围的p基区(313)；由p基区(313)的上表面部分地包围并且连接到发射极（320）的n+发射区（311）；将p基区（313）连接到发射极（320）的p+扩散区（312）；覆盖p基区（313）的上表面并且因此在n+发射区（311）与n-漂移区（314）之间形成沟道的栅电介质（331）；在栅电介质（331）顶部的栅电极（321）；隔离栅电极（321）和发射极（320）的层间电介质（330）。
图4是用于如之前在图2中所示的器件200的背面图案设计。如图中所示，沟槽（240）具有圆形顶视图。圆形图案将不会在侧壁处形成任何锐角，并且因此可以提高制造过程中沟槽（240）的均匀性。相同的设计也适用于器件300。
图5是用于如之前在图2中所示的器件200的另一背面图案设计。如图中所示，沟槽（240）具有六边形顶视图。六边形图案使得沟槽（240）能够紧密地排列，并且因此在设计规则不变的情况下使集成IGBT所占面积的百分比最大化。相同的设计也适用于器件300。
图6到图12示出用于如之前在图2中所示的器件200的制造方法。所述制造方法包括：1）以轻掺杂n型衬底晶圆开始；2）在晶圆的正面形成多个元胞；3）使用硬掩模（232）在晶圆的背面形成多个沟槽（240）并且同时形成n-漂移区（214）；4）在每个沟槽的顶部形成n缓冲区（215）并且在每个沟槽的侧壁形成n+阴极区（217）；5）在缓冲区（215）下形成集电区（216）；6）移除硬掩模（232）；7）在晶圆的背面形成集电极（222）；8）在晶圆的正面形成发射极（220）。
图6示出在晶圆的正面形成元胞。开始的晶圆是轻掺杂n型衬底晶圆。衬底晶圆的掺杂浓度应与n-漂移区（214）的目标掺杂浓度相同。衬底晶圆具有正常厚度。例如，正常6英寸的晶圆具有约700 μm的厚度。使用如所属领域的技术人员已知的常用沟槽式栅极技术形成元胞。为了避免在以下步骤对炉管造成污染，在这个步骤不形成发射极（220）并且不对层间电介质（230）进行图案化。
图7示出在背面处形成沟槽（240）并且还形成n-漂移区（214）。首先，在背面处淀积硬掩模层（232）并对其进行图案化。接着使用硬掩模（232）蚀刻沟槽（240），并且同时晶圆的剩余部分变为n-漂移区（214）。硬掩模（232）典型地是但不限于氧化硅，蚀刻典型地是但不限于深反应离子刻蚀（DRIE）。沟槽（240）的深度取决于n-漂移区（214）的长度和晶圆的厚度。例如，正常6英寸的晶圆具有约700 μm的厚度，而600 V的场阻止IGBT需要约60 μm的n-漂移区（214）长度。在这种情况下，沟槽（240）的深度应为640 μm，即是晶圆厚度与目标n-漂移区（214）长度之间的差值。另一方面，沟槽的宽度取决于特定设计，并且宽度典型地在50 μm与500 μm之间。
图8示出形成n缓冲区（215）和n+阴极区（217）。在本发明的实施例中，通过扩散同时形成n缓冲区（215）和n+阴极区（217）。例如，可以在约1000摄氏度下将磷扩散到硅中以在沟槽（240）的表面处形成重掺杂n区。在这种情况下，制造过程简单。然而，这可能导致n缓冲区（215）中的高掺杂浓度，不利于实现场阻止结构。在本发明的另一实施例中，通过扩散形成n缓冲区（215），且接着通过倾斜离子注入和退火形成n+阴极区（217）。在这种情况下，n缓冲区（215）的掺杂浓度可以与n+阴极区（217）的掺杂浓度无关，而根据所需的器件性能决定。此外，通过控制倾斜角，可以使n+阴极区（217）远离沟槽顶部，这将在n+阴极区（217）与p+集电区（216）/n缓冲区（215）结之间形成相对较高的电阻。相对较高的电阻利于在相对较低电流使IGBT运行，从而抑制RC-IGBT特有的正向曲线回扫效应。在本发明的又一实施例中，首先通过扩散形成n+阴极区（217）。接着通过各向异性蚀刻来蚀刻掉沟槽（240）顶部的n+硅区。各向异性蚀刻典型地不限于DRIE。在那之后，使用相对较小剂量执行扩散以形成n缓冲区（215）。在这种情况下，n缓冲区（215）的掺杂浓度也可以与n+阴极区（217）无关。此外，通过控制硅的过蚀刻，也可以使n+阴极区（217）远离沟槽（240）的顶部，并且因此可以抑制器件的正向曲线回扫效应。最后，值得指出的是，在所有这些实施例中，在n缓冲区（215）与n+阴极区（217）之间不存在固定边界，因为这两个区彼此靠近并且具有相同的掺杂类型。
图9示出形成p+集电区（216）。通过离子注入和退火形成p+集电区（216）。值得指出的是，p+集电区（216）的形成会部分地消耗n缓冲区（215），但是不会消耗n+阴极区（217），因为其位于沟槽（240）的侧壁处。
图10示出在晶圆的背面形成集电极（222）。首先，移除硬掩模（232）。接着在晶圆的背面淀积金属层以形成集电极（222）。通常可以通过湿法蚀刻移除硬掩模（232）。可以通过溅镀、蒸镀或电镀淀积金属层。
图11示出针对集电极（222）的可选的平坦化步骤。可以在金属淀积之后可选地执行平坦化。平坦化是机械研磨或化学机械抛光或机械研磨之后化学机械抛光。平滑的背面表面有利于封装，因为其可以减少封装过程中芯片背面的空隙。
图12示出在晶圆的正面形成发射极（220）。首先，对层间电介质（230）进行图案化。接着在正面淀积金属层以形成发射极（220）。在那之后，可以执行合金退火以减小发射极（220）的接触电阻。
最后，值得指出的是，所述制造方法与器件的元胞结构无关，因为元胞是在处理背面之前形成的。因此，虽然使用器件200作为实例说明了所述制造方法，但是相同的方法也适用于器件300。

Claims (15)

1.一种逆导绝缘栅双极型晶体管结构，其特征在于，其包括有：
位于正面处顶部的发射极（220/320），
在所述发射极（220/320）下的多个元胞结构，
在所述元胞结构下的第一导电类型的漂移区（214/314），
在背面处的集电极（222/322），
一个以上的沟槽（240/340），所述的沟槽（240/340）在所述背面处并且被所述集电极（222/322）充满，
在所述沟槽（240/340）之间的机械支撑半导体区（241/341），
第二导电类型的集电区（216/316），所述第二导电类型的集电区（216/316）在每个沟槽（240/340）的顶部并且连接到所述集电极（222/322），
第一导电类型的缓冲区（215/315），所述第一导电类型的缓冲区（215/315）在每个第二导电类型的集电区（216/316）的顶部并且在所述第一导电类型的漂移区（214/314）下方，所述的第一导电类型的缓冲区（215/315）将漂移区（214/314）和集电区（216/316）隔开；
第一导电类型的阴极区（217/317），所述第一导电类型的阴极区（217/317）作为在每个沟槽（240/340）侧壁处的机械支撑半导体区（241/341）的一部分并且连接到所述集电极（222/322）。
2.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，所述的元胞结构包括有：
第二导电类型的基区（213），所述第二导电类型的基区（213）在所述第一导电类型的漂移区（214）的顶部，
第一导电类型的发射区（211），所述第一导电类型的发射区（211）所述第二导电类型的基区（213）接触并且连接到所述发射极（220），
第二导电类型的扩散区（212），所述第二导电类型的扩散区（212）下方和所述的第二导电类型的基区（213）接触并在上方两侧和所述的第一导电类型的发射区（211）接触，所述的第二导电类型的扩散区（212）上方还和所述的发射极（220）接触并将所述第二导电类型的基区（213）连接到所述发射极（220），
栅电介质（231），所述栅电介质覆盖所述第二导电类型的基区（213）的侧壁表面并且因此在所述第一导电类型的发射区（211）与所述第一导电类型的漂移区（214）之间形成沟道，
沟槽式栅电极（221），所述沟槽式栅电极（221）被所述栅电介质（231）包围，
层间电介质（230），所述层间电介质（230）隔离所述栅电极（221）和所述发射极（220）。
3.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，所述的元胞结构包括有：
第二导电类型的基区（313），所述第二导电类型的基区（313）位于所述的第一导电类型的漂移区（314）的上方并和所述漂移区（314）的上表面接触，
第一导电类型的发射区（311），所述第一导电类型的发射区（311）和所述第二导电类型的基区（313）的上表面接触并且连接到所述发射极（320），
第二导电类型的扩散区（312），所述第二导电类型的扩散区（312）分别与所述的发射极（320）和第二导电类型的基区（313）接触，将所述基区（313）连接到所述发射极（320），
栅电介质（331），所述栅电介质（331）覆盖所述第二导电类型的基区（313）的上表面并且因此在所述发射区（311）与所述第一导电类型的漂移区（314）之间形成沟道，
栅电极（321），所述栅电极（321）在所述栅电介质（331）的顶部，
层间电介质（330），所述层间电介质隔离所述栅电极（321）和所述发射极（320）。
4.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，其中所述第一导电类型的漂移区214/314）具有从1×1012 cm-3到1×1015 cm-3的掺杂浓度以及30 μm 与400 μm之间的长度。
5.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，其中所述沟槽（240/340）具有圆形顶视图。
6.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，其中所述沟槽（240/340）具有六边形顶视图。
7.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，其中所述第一导电类型的缓冲区（215/315）的掺杂浓度比所述第一导电类型的漂移区（214/314）的掺杂浓度高，所述第一导电类型的缓冲区（215/315）的长度比所述第一导电类型的漂移区（214/314）的长度短。
8.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，其中所述第二导电类型的集电区（216/316）具有1×1018 cm-3到1×1021 cm-3的掺杂浓度以及0.1 μm与1 μm之间的深度。
9.根据权利要求1所述的逆导绝缘栅双极型晶体管结构，其特征在于，其中所述第一导电类型的阴极区（217/317）具有1×1019 cm-3到1×1021 cm-3的掺杂浓度。
10.一种制造RC-IGBT结构的方法，其特征在于，其包括有如下步骤：
以衬底晶圆开始，
在所述晶圆的正面形成多个元胞结构，
使用硬掩模（232）在所述晶圆的背面形成一个以上沟槽（240/340）并且同时形成第一导电类型的漂移区（214/314），
在每个沟槽（240/340）的顶部形成第一导电类型的缓冲区（215/315）并且在每个沟槽的侧壁形成第一导电类型的阴极区（217/317），
在所述第一导电类型的缓冲区（215/315）下形成第二导电类型的集电区（216/316），
移除所述硬掩模（232），
在所述晶圆的所述背面形成集电极（222/322），
在所述晶圆的所述正面形成发射极（220/320）。
11.根据权利要求10所述的制造方法，其特征在于，其中通过扩散同时形成所述第一导电类型的缓冲区（215/315）和所述第一导电类型的阴极区（217/317）。
12.根据权利要求10所述的制造方法，其特征在于，其中通过扩散形成所述第一导电类型的缓冲区（215/315），且接着通过倾斜离子注入和退火形成所述第一导电类型的阴极区（217/317）。
13.根据权利要求10所述的制造方法，其特征在于，其中通过扩散形成所述第一导电类型的阴极区（217/317），且接着通过硅各向异性蚀刻和随后扩散来形成所述第一导电类型的缓冲区（215/315）。
14.根据权利要求10所述的制造方法，其特征在于，其中通过淀积金属层形成所述集电极（222/320）。
15.根据权利要求10所述的制造方法，其特征在于，其中通过淀积金属层且接着执行平坦化来形成所述集电极（222/320）。
CN201610538903.4A 2016-07-11 2016-07-11 逆导绝缘栅双极型晶体管结构及其对应的制造方法 Active CN105895682B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610538903.4A CN105895682B (zh) 2016-07-11 2016-07-11 逆导绝缘栅双极型晶体管结构及其对应的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610538903.4A CN105895682B (zh) 2016-07-11 2016-07-11 逆导绝缘栅双极型晶体管结构及其对应的制造方法

Publications (2)

Publication Number Publication Date
CN105895682A true CN105895682A (zh) 2016-08-24
CN105895682B CN105895682B (zh) 2019-04-23

Family

ID=56718727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610538903.4A Active CN105895682B (zh) 2016-07-11 2016-07-11 逆导绝缘栅双极型晶体管结构及其对应的制造方法

Country Status (1)

Country Link
CN (1) CN105895682B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018010056A1 (zh) * 2016-07-11 2018-01-18 刘佩斯 逆导绝缘栅双极型晶体管结构及其对应的制造方法
CN111146274A (zh) * 2020-01-02 2020-05-12 杭州电子科技大学 一种碳化硅沟槽igbt结构及其制造方法
WO2024027357A1 (zh) * 2022-08-04 2024-02-08 无锡华润上华科技有限公司 场截止型绝缘栅双极晶体管及其制造方法
CN117650161A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115404A (ja) * 2011-12-01 2013-06-10 Fuji Electric Co Ltd 半導体装置の製造方法
US20130234201A1 (en) * 2012-03-12 2013-09-12 Shanghai Hua Hong Nec Electronics Co., Ltd. Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
CN104701355A (zh) * 2013-12-04 2015-06-10 上海华虹宏力半导体制造有限公司 逆导型igbt半导体器件及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115404A (ja) * 2011-12-01 2013-06-10 Fuji Electric Co Ltd 半導体装置の製造方法
US20130234201A1 (en) * 2012-03-12 2013-09-12 Shanghai Hua Hong Nec Electronics Co., Ltd. Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
CN104701355A (zh) * 2013-12-04 2015-06-10 上海华虹宏力半导体制造有限公司 逆导型igbt半导体器件及制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018010056A1 (zh) * 2016-07-11 2018-01-18 刘佩斯 逆导绝缘栅双极型晶体管结构及其对应的制造方法
US10593788B2 (en) 2016-07-11 2020-03-17 Pui Sze LAU Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof
CN111146274A (zh) * 2020-01-02 2020-05-12 杭州电子科技大学 一种碳化硅沟槽igbt结构及其制造方法
CN111146274B (zh) * 2020-01-02 2022-06-03 杭州电子科技大学 一种碳化硅沟槽igbt结构及其制造方法
WO2024027357A1 (zh) * 2022-08-04 2024-02-08 无锡华润上华科技有限公司 场截止型绝缘栅双极晶体管及其制造方法
CN117650161A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Also Published As

Publication number Publication date
CN105895682B (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
US9240469B2 (en) Transverse ultra-thin insulated gate bipolar transistor having high current density
JP5787853B2 (ja) 電力用半導体装置
US7750412B2 (en) Rectifier with PN clamp regions under trenches
CN102439725B (zh) 一种绝缘栅双极型晶体管及其制造方法
US10593788B2 (en) Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof
US10032878B2 (en) Semiconductor device with a semiconductor via and laterally connected electrode
US11081575B2 (en) Insulated gate bipolar transistor device and method for manufacturing the same
JP2013258327A (ja) 半導体装置及びその製造方法
TW201301366A (zh) 製造絕緣閘極半導體裝置之方法及結構
US10090403B2 (en) Power semiconductor device with semiconductor pillars
CN105895682A (zh) 逆导绝缘栅双极型晶体管结构及其对应的制造方法
CN102945806B (zh) 集成肖特基二极管的mos器件的制造方法
CN103295907A (zh) 半导体装置及其制造方法
AU2014294820B2 (en) Mos-bipolar device
JP2010141310A (ja) 半導体装置およびその製造方法
CN107534053A (zh) 半导体装置及其制造方法
CN114464670B (zh) 一种超低比导的超结mosfet及其制备方法
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
US10692995B2 (en) Insulated-gate bipolar transistor structure and method for manufacturing the same
JP2001127285A (ja) 縦型電界効果トランジスタ
CN103247538A (zh) 一种集成肖特基分裂栅型沟槽功率mos器件
US20150255629A1 (en) Semiconductor device
JP2009277755A (ja) 半導体装置
KR102170068B1 (ko) 바이폴라 논-펀치-스루 전력 반도체 디바이스
KR101096579B1 (ko) 전력용 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190724

Address after: Exhibition Road Zhongshan Guangdong Torch Development Zone No. 16 digital building room 1606

Patentee after: HONSON TECHNOLOGIES LTD.

Address before: Room 2166, 2/F, Innovation Technology Centre, Hong Kong Jockey Club, Tsingshuiwan University of Science and Technology, Hong Kong

Patentee before: Liu Peisi

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221125

Address after: 518000 1108, Wanjun economic and trade building, No. 21, Baoxing Road, zone n26, Haibin community, Xin'an street, Bao'an District, Shenzhen, Guangdong Province

Patentee after: Anjian Technology (Shenzhen) Co.,Ltd.

Address before: 528437 room 1606, digital building, No. 16, exhibition East Road, Torch Development Zone, Zhongshan City, Guangdong Province

Patentee before: HONSON TECHNOLOGIES LTD.

TR01 Transfer of patent right