CN103618005A - 一种用在双极型集成电路中的高速结型场效应晶体管 - Google Patents
一种用在双极型集成电路中的高速结型场效应晶体管 Download PDFInfo
- Publication number
- CN103618005A CN103618005A CN201310615925.2A CN201310615925A CN103618005A CN 103618005 A CN103618005 A CN 103618005A CN 201310615925 A CN201310615925 A CN 201310615925A CN 103618005 A CN103618005 A CN 103618005A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- contrary
- district
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 239000002210 silicon-based material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 4
- 239000002344 surface layer Substances 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种用在双极型集成电路中的高速结型场效应晶体管，形成一个导电型的外延层，包括与导电型相反的薄沟道有关的漏源区。沟道区形成该导电型薄的表面层，在漏源区的中间层表面形成高速导电接触面。接触表面可以包括其表面金属层的高掺杂多晶硅材料。接触表面和外延层下面的沟道由场效应晶体管的栅极组成。由于增加了接触表面的导电性，从而提高了运算速度。
Description
技术领域：
本发明涉及一般半导体晶体管器件和很特别的高速结型场效应晶体管。
背景技术：
结型场效应晶体管使用在双极型集成电路中是已知的。运行速度快是这种晶体管的一个重要特点。单片双极型场效应晶体管的结构包括顶部和底部栅极，顶部栅极在晶体管的沟道区包含一个轻掺杂区，顶部和底部栅极通过半导体结构电气连接。重掺杂区将栅极电导从5-15千欧姆/平方范围降低到500-1500欧姆/平方。结型场效应晶体管具有独立的上部和下部栅极触头是众所周知的。现有技术显示使用在上部栅极表面上势垒金属来阻止接触铝渗透到下面的硅材料。势垒金属的使用造成与硅热不匹配，导致在热循环过程中滞后影响装置的降解。
本发明是针对改善高速的双极型场效应晶体管。简单地说，一个高掺杂多晶硅栅极触头形成在薄的表面上，轻掺杂顶部栅区在源极和漏极区之间延伸。如果需要的话，离子注入硅栅极触头，电气隔离底部接触，从而使终端设备操作。例如，一个金属触头如铝可以被放置在多晶硅层表面来进一步减小阻力。多晶硅层抑制铝接触金属通过铝触头扩散到栅极和沟道区。在多晶硅栅极触头下面的轻掺杂的顶部栅层通过重掺杂扩散高掺杂的多晶硅层来增加其电导率。根据本发明，栅极电阻可以被减小到1-40欧姆/平方。多晶硅层允许高温处理和在表面形成热氧化层。
发明内容：
因此，本发明的目的是提供一种改进的硅双极型场效应晶体管。
另一项发明目的是提供一种提高运行速度的双极型场效应晶体管。
本发明的另一个目的是提供一种热循环下不会退化设备性能的双极型场效应晶体管。
本发明的技术解决方案：
当采用附图说明时，本发明的目的和功能将从下面的详细描述和相关的权利要求更明显。
对比专利文献：CN202004739U全自动固态断路器201120104648.5
附图说明：
根据现有技术，图1是一个双极型场效应三极管设备的截面图。
根据现有技术，图2是另一个双极型场效应三极管设备的截面图。
根据本发明的体现，图3是一个双极型场效应三极管设备的截面图。
根据本发明的另一体现，图4是一个截面图。
具体实施方式：
图1和图2是现有技术的双极型场效应晶体管设备的截面图。根据图1，一个N型外延层10形成在P型硅衬底12的表面上，装置区域被P+隔离扩散环14定义。一个N+埋层16通过掺杂外延生长层10的衬底12的表面区域形成。一个双极型场效应晶体管形成在具有一个源极区18和一个由扩散掺杂离子P+形成的空漏极区20的外延层10上。一个栅极触头22由扩散掺杂离子N+形成。一个P型沟道24由在源极和栅极区之间18,20离子注入形成，一个轻掺杂顶部栅极层26由源极和漏极区表面离子注入形成。N型顶部栅极层26与通过外延结构被外延层10定义的底部栅极接触相互关联。金属触头28被制成源区，漏区和栅区。
为了提高如图1所示的设备的速度，如图2所示的结构，在轻掺杂顶部栅极接触区26的高掺杂区30由通过离子注入选择性地引入N型掺杂剂形成。N+区30与底部栅极电气互联，包括通过外延结构的外延层10。由于增加了N+层30的电导率，栅极电阻从图1装置的大约5-15千欧姆/平方减小到图2装置的500-1500欧姆/平方。栅极电阻的减小导致运行速度的显著提高。
根据本发明，图3是一个硅双极型场效应晶体管的截面图。根据本发明，高掺杂的多晶硅接触面32被制作为一个轻掺杂顶部层26的中间部分，与源极和漏极区18,20间隔。如图3所示，一个高掺杂区30被提供在接触面32下面的轻掺杂栅层26上，作为图2的体现。然而，图3装置的运行速度的增加主要取决于如下所述的高电导接触的提供，其次才是高掺杂区30的提供。因此，区域30的提供对本发明是必不可少的。
在第一种体现上，例如，接触面包括一个高掺杂多晶硅薄层32和一个提供在顶部接触面32上的铝金属层34，从而进一步增加触头的电导率和进一步提高运行速度。高掺杂的多晶硅层32不仅增加接触到栅区30的电导率，而且抑制在随后的高温处理步骤中铝接触的冲压，并提供杂质扩散到区域30中来提高电导率。多晶硅层与衬底热匹配，从而最大限度地减小在热循环中装置的降解。
顶部栅极接触与底部栅极接触隔离，从而提供了一个四端装置。顶部栅极金属触头34的较小面积降低了寄生电容和泄漏电流。
图4显示了一个没有高导区30的发明。多晶硅层的杂质不仅可以扩散到在栅区26下面，而且也可扩散到用虚线36显示的沟道区。这有效地降低了通道的厚度和增加运行的频率。
在轻掺杂顶部栅层和扩散到那里的杂质中的一个高掺杂栅极触头的提供减少顶部栅极电阻到1-40欧姆/平方。这种低电阻，加上双极型场效应晶体管的四终端的运行，提高运行速度，大大超过了现有技术的双极型场效应晶体管的结构。
Claims (6)
1.一种用在双极型集成电路中的高速结型场效应晶体管，其特征是：一种高速结型场效应晶体管包括一个导电型的硅半导体衬底区，导电型相反的第一和第二区形成在导电型的硅半导体衬底区表面，延伸到导电型的硅半导体衬底区，使相互间隔，导电型相反的第一和第二区形成高速结型场效应晶体管的一个源极和漏极，在导电型的硅半导体衬底区，导电型相反的薄沟道互联导电型相反的第一和第二区，一个导电型的薄的表面栅层覆盖在导电型相反的沟道区，并且从导电型相反的第一区延伸到第二区，导电型的薄表面栅层的接触表面延伸在导电型相反的第一和第二区之间，并且电气隔离导电型的硅半导体衬底区，导电型的薄表面栅层的接触表面包括一个导电型的多晶硅层并延伸在整个表面栅层的表面，具有的导电性比导电型的薄表面栅层的导电性强，在导电型相反的沟道区和导电型的表面栅层下面的衬底区由高速结型场效应晶体管的电隔离门和导电型的多晶硅层上的铝金属触头组成。
2.根据权利要求1所述的一种用在双极型集成电路中的高速结型场效应晶体管，其特征是：高速结型场效应晶体管中导电型的薄表面栅层包括从导电型的多晶硅层扩散到其中的杂质。
3.根据权利要求1所述的一种用在双极型集成电路中的高速结型场效应晶体管，其特征是：一种高速结型场效应晶体管包括一个导电型的硅半导体衬底区，导电型相反的第一和第二区形成在导电型的硅半导体衬底区表面，使相互隔离，导电型相反的第一和第二区形成高速结型场效应晶体管的一个源极和漏极，在导电型的硅半导体衬底区，一个导电型相反的薄沟道区，互联导电型相反的第一和第二区，导电型相反的一个薄的表面栅层覆盖在导电型相反的薄沟道区，并且从导电型相反的第一区延伸到第二区，接触表面在导电型相反的第一和第二区间的表面栅区，并且电气隔离导电型的硅半导体衬底区，上述接触表面包括一个导电型的多晶硅层，具有的导电性比导电型相反的薄表面栅层强，在导电型相反的薄沟道区和导电型相反的薄表面栅层下面的衬底区由高速结型场效应晶体管的电隔离门组成，导电型相反的薄表面栅层和导电型相反的薄沟道区的一个上部区包括导电型的多晶硅层扩散到其中的杂质和导电型的多晶硅层上的铝金属触头。
4.根据权利要求3所述的一种用在双极型集成电路中的高速结型场效应晶体管，其特征是：场效应晶体管中的半导体衬底区包括一个外延层，并进一步包括一个在上述外延层上形成的导电型相反的衬底。
5.根据权利要求4所述的一种用在双极型集成电路中的高速结型场效应晶体管，其特征是：场效应晶体管进一步包括一个上述第一个导电型的埋层，该埋层在上述外延层的界面和定位在第一和第二区下面的导电型相反的衬底上形成。
6.根据权利要求5所述的一种用在双极型集成电路中的高速结型场效应晶体管，其特征是：场效应晶体进一步包括上述导电型相反的隔离区，该隔离区从上述的外延层的表面延伸到导电型相反的衬底和导电型相反的第一和第二区的周围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310615925.2A CN103618005A (zh) | 2013-11-27 | 2013-11-27 | 一种用在双极型集成电路中的高速结型场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310615925.2A CN103618005A (zh) | 2013-11-27 | 2013-11-27 | 一种用在双极型集成电路中的高速结型场效应晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103618005A true CN103618005A (zh) | 2014-03-05 |
Family
ID=50168709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310615925.2A Pending CN103618005A (zh) | 2013-11-27 | 2013-11-27 | 一种用在双极型集成电路中的高速结型场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103618005A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85108969A (zh) * | 1984-10-17 | 1986-05-10 | 株式会社日立制作所 | 互补半导体器件 |
| EP0268426A2 (en) * | 1986-11-17 | 1988-05-25 | Linear Technology Corporation | High speed junction field effect transistor for use in bipolar integrated circuits |
| CN102005472A (zh) * | 2009-08-31 | 2011-04-06 | 比亚迪股份有限公司 | 一种功率半导体器件及其制造方法 |
| CN102544083A (zh) * | 2010-12-10 | 2012-07-04 | 比亚迪股份有限公司 | 一种mos型功率器件及其制造方法 |
-
2013
- 2013-11-27 CN CN201310615925.2A patent/CN103618005A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85108969A (zh) * | 1984-10-17 | 1986-05-10 | 株式会社日立制作所 | 互补半导体器件 |
| EP0268426A2 (en) * | 1986-11-17 | 1988-05-25 | Linear Technology Corporation | High speed junction field effect transistor for use in bipolar integrated circuits |
| US5012305A (en) * | 1986-11-17 | 1991-04-30 | Linear Technology Corporation | High speed junction field effect transistor for use in bipolar integrated circuits |
| CN102005472A (zh) * | 2009-08-31 | 2011-04-06 | 比亚迪股份有限公司 | 一种功率半导体器件及其制造方法 |
| CN102544083A (zh) * | 2010-12-10 | 2012-07-04 | 比亚迪股份有限公司 | 一种mos型功率器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI458097B (zh) | 溝渠式閘極金氧半場效電晶體及其製造方法 | |
| TWI415173B (zh) | 低米勒電容之超級接面功率電晶體製造方法 | |
| US9825149B2 (en) | Split gate power semiconductor field effect transistor | |
| US9190536B1 (en) | Junction field effect transistor | |
| US10269954B2 (en) | Power MOSFETs and methods for manufacturing the same | |
| CN103456788A (zh) | 垂直功率mosfet及其形成方法 | |
| US9184278B2 (en) | Planar vertical DMOS transistor with a conductive spacer structure as gate | |
| US11309406B2 (en) | Method of manufacturing an LDMOS device having a well region below a groove | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| TWI698017B (zh) | 高壓半導體裝置以及其製作方法 | |
| US20220130981A1 (en) | Ldmos transistor and manufacturing method thereof | |
| US20150145034A1 (en) | Ldmos structure and manufacturing method thereof | |
| CN102723278A (zh) | 半导体结构形成方法 | |
| TWI478345B (zh) | 半導體結構及其形成方法 | |
| CN112909093B (zh) | 半导体器件 | |
| CN103618005A (zh) | 一种用在双极型集成电路中的高速结型场效应晶体管 | |
| US9780171B2 (en) | Fabricating method of lateral-diffused metal oxide semiconductor device | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN102956479B (zh) | 绝缘栅双极晶体管结构及其制作方法 | |
| CN109148606B (zh) | 高压元件 | |
| CN108133962A (zh) | 横向扩散金属氧化物半导体结构及其制作方法 | |
| KR20170111102A (ko) | 고전압 반도체 소자 | |
| CN118136686A (zh) | 一种半导体器件及其制备方法 | |
| CN104409502A (zh) | 功率晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140305 |
|
| WD01 | Invention patent application deemed withdrawn after publication |