CN107256890A - 一种逆导型绝缘栅双极型晶体管及其制备方法 - Google Patents
一种逆导型绝缘栅双极型晶体管及其制备方法 Download PDFInfo
- Publication number
- CN107256890A CN107256890A CN201710464022.7A CN201710464022A CN107256890A CN 107256890 A CN107256890 A CN 107256890A CN 201710464022 A CN201710464022 A CN 201710464022A CN 107256890 A CN107256890 A CN 107256890A
- Authority
- CN
- China
- Prior art keywords
- sio
- colelctor electrode
- dry
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 229910052681 coesite Inorganic materials 0.000 claims description 40
- 229910052906 cristobalite Inorganic materials 0.000 claims description 40
- 239000000377 silicon dioxide Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052682 stishovite Inorganic materials 0.000 claims description 40
- 229910052905 tridymite Inorganic materials 0.000 claims description 40
- -1 phosphonium ion Chemical class 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 25
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 18
- 230000001590 oxidative effect Effects 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 3
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 17
- 230000000903 blocking effect Effects 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种逆导型绝缘栅双极型晶体管，包括从上到下依次设置的N+发射极区、P‑base区、N‑层、N缓冲层，N‑层内设置有P柱区；N缓冲层下方设置有N+集电极及P+集电极，N+集电极与P+集电极相邻，N+集电极与P+集电极之间开有氧化槽，氧化槽顶部穿过N缓冲层，氧化槽的上表面与P柱区的下表面相接触。本发明的逆导型绝缘栅双极型晶体管反向恢复峰值电流较常规的RC‑IGBT大大减小，反向阻断特性和正向导通特性有了很大提升，能够更好的适用于高频电路应用中。
Description
技术领域
本发明属于电力半导体器件技术领域，具体涉及一种逆导型绝缘栅双极型晶体管，本发明还涉及该种逆导型绝缘栅双极型晶体管的制备方法。
背景技术
电力半导体器件的发展，特别是新型器件的出现和应用，都会以自己独有的特性占有不同的相关领域，使应用范围不断的拓展。同时，电力电子技术的发展对器件提出更高的要求，又会促进器件性能的提高和新器件的研究与发展。
在大部分的IGBT应用电路中，都会给它反并联续流二极管以作保护。早期做法是分别制作IGBT和二极管，再将它们集成封装在一起，做成IGBT、二极管对。早期的IGBT与二极管都是独立封装，并且独立应用。两者性能往往不匹配并且在焊接时容易引入寄生电感，导致实际IGBT应用成本高可靠性不好。为降低成本、提高芯片的功率密度，人们开始通过工艺将IGBT与二极管集成，发展逆向导通型绝缘栅双极型晶体管(以下简称RC-IGBT)。
传统的RC-IGBT在集电极的电流密度较低时，由P+集电极区和N型缓冲层构成的p-n结不能正向导通。电子从发射极流向N+型集电极区，器件工作在单极模式。随着电流的增大，P+型集电极区和N型缓冲层构成的p-n结正向导通，P+型集电极区的空穴注入N-型漂移区，产生电导调制现象，由于器件会存在一个由单极模式到双极模式的转换，所以在器件导通过程中会出现随着电流增大，电阻迅速减小的过程。直至P+型集电极区和N型缓冲层构成的p-n结完全正偏。在正向导通的输出特性曲线出现一个负阻区。当RC-IGBT处于反向工作时，p-base区相当于续流二极管的阳极，N+型集电极相当于续流二极管的阴极。设RC-IGBT的电压开始折回时的阳极电压为VSB，并且假设RC-IGBT发生电压折回之后的最小阳极电压为VH。它们分别对应正反馈过程的开始和结束时的阳极电压。同时，定义ΔVSB＝VSB-VH，它是电导调制效应带来的阳极电压减小幅度，也是能反映电压折回程度的一个关键参数。可以认为当ΔVSB＝0时，电压折回现象消失。
式中Vcr为当器件从单极型模式转变成双极型模式时P+型集电极区和N型缓冲层上的电压降；Rcs为集电极的短路电阻；Rdrift为N-型漂移区的电阻；Rch为MOS通道的电阻，传统RC-IGBT效消电压回跳是通过增大P+型集电极的宽度来增大短路电阻来消除VSB，但是这样会导致另一种缺陷即会引发电流分布不均匀，严重时会烧毁器件。
传统的Si材料RC-IGBT虽然具有、造价低廉、制作简单，然而它在正向导通时由于器件宽度较大会出现电流分布不均匀和续流二极管反向恢复性能较差。为克服电流分布不均匀经常采取降低器件宽度来实现，然而这样做会导致RC-IGBT在正向导通时会产生电压回跳。因此需要采用新结构解决这样的矛盾。并且改善传统RC-IGBT反向恢复性能较差这些缺点。
发明内容
本发明的目的是提供一种逆导型绝缘栅双极型晶体管，解决了现有技术中存在的传统RC-IGBT正向工作时电流分布不均匀，及反向工作时反向恢复峰值电流过大，反向恢复时间长的问题。
本发明的另一个目的是提供该种逆导型绝缘栅双极型晶体管的制备方法。
本发明所采用的第一种技术方案是，一种逆导型绝缘栅双极型晶体管，包括从上到下依次设置的N+发射极区、P-base区、N-层、N缓冲层，N-层内设置有P柱区；N缓冲层下方设置有N+集电极及P+集电极，N+集电极与P+集电极相邻，N+集电极与P+集电极之间开有氧化槽，氧化槽顶部穿过N缓冲层，氧化槽的上表面与P柱区的下表面相接触。
本发明的特点还在于，
氧化槽内填充的介质为SiO2。
N+发射极区的掺杂浓度为5×1019cm-3-2×1020cm-3，掺杂剂为磷离子，厚度为0.1μm-1μm；
P-base区的掺杂浓度为1×1017cm-3-5×1017cm-3，掺杂剂为硼离子，深度为3μm-5μm；
N-层的掺杂浓度为5×1013cm-3-3×1014cm-3，厚度为100μm-150μm，宽度为50μm-80μm，掺杂剂为磷离子；
P柱区的掺杂浓度为8×1017cm-3-5×1018cm-3，深度为1μm-4μm；
N缓冲层的掺杂浓度为1×1016cm-3-2.5×1016cm-3，深度为1μm-3μm，掺杂剂为磷离子；
P+集电极的掺杂浓度为1×1018cm-3-5.5×1018cm-3，深度为1μm-3μm，的掺杂剂为硼离子；
N+集电极的掺杂浓度为5×1018cm-3-1×1020cm-3，深度为1μm-3μm，的掺杂剂为磷离子。
N+集电极、P+集电极及氧化槽的宽度之和为40μm-400μm。
本发明所采用的第二种技术方案是，一种逆导型绝缘栅双极型晶体管的制备方法，按照如下步骤实施：
步骤1、选取掺杂浓度均为5×1013cm-3-1×1014cm-3数量级的轻掺杂衬底晶片，厚度为100μm-150μm；
步骤2、采用干-湿-干氧化法在衬底硅片表面生长一层SiO2薄膜，厚度为2μm-4μm；
步骤3、涂抹并刻蚀光刻胶，使得部分SiO2表面裸露出来；
步骤4、刻蚀SiO2露出需要进行离子注入的部分硅片表面区域；
步骤5、进行硼离子注入，剂量为5.5×1013cm-2-6.3×1014cm-2，注入能量为30Kev-500Kev；
步骤6、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤7、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm，并涂抹刻蚀光刻胶；
步骤8、涂抹并刻蚀光刻胶，使得部分SiO2表面裸露出来；
步骤9、刻蚀SiO2露出需要进行离子注入的部分硅片表面区域；
步骤10、进行磷离子注入，剂量为5×1016cm-2-1×1017cm-2，注入能量为30Kev-500Kev；
步骤11、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤12、通过干-湿-干氧化法及外延生长制作栅极所需的SiO2以及多晶
硅层；
步骤13、翻转器件，进行磷离子注入，剂量为1×1012cm-2-2.5×1013cm-2，
注入能量为30Kev-500Kev；
步骤14、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm；
步骤15、涂抹并刻蚀光刻胶，使得右边的SiO2表面裸露出来；
步骤16、刻蚀SiO2露出需要进行离子注入的硅片表面区域；
步骤17、进行磷离子注入，剂量为5.5×1015cm-2-1.5×1016cm-2，注入能量为30Kev-500Kev；
步骤18、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤19、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm；
步骤20、并涂抹刻蚀光刻胶，使得左边的SiO2表面裸露出来；
步骤21、刻蚀SiO2露出需要进行离子注入的硅片表面区域；
步骤22、进行硼离子注入，剂量为5.5×1014cm-2-6.2×1015cm-2，注入能量为30Kev-500Kev；
步骤23、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤24、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm，
步骤25、涂抹刻蚀光刻胶；使得左边SiO2表面裸露出来；
步骤26、刻蚀未被掩蔽的SiO2区域，直至形成深度为5μm-10μm的深槽；
步骤27、进行硼离子注入，剂量为5.8×1013cm-2-2.6×1014cm-2，注入能量为30Kev-500Kev；
步骤28、淀积形成SiO2直至填满沟槽；
步骤29、刻蚀掉Si表面覆盖的SiO2层；
步骤30、蒸铝：双面蒸铝形成阴极和阳极欧姆接触，并做SiO2钝化保护，最终形成所设计的RC-IGBT。
本发明的有益效果是：在器件背面N+集电极与P+集电极之间形成SiO2氧化槽，在RC-IGBT处于正向导通的开始阶段，即处于MOS模式时，电子不能横向通过低电子电阻通道N缓冲层达N+集电极。氧化槽上方的P柱区形成的势垒可作为电子的阻挡层，在RC-IGBT处于正向导通的开始阶段，可以限制电子电流的流动方向，使电子必须绕过这个P柱区，从而增大电子电流途径上的电阻，抑制RC-IGBT的折回电压。在耐压层中分别引入P柱结构后，经实验，二极管的反向恢复峰值电流较传统的RC-IGBT减小将近一半；反向恢复时间缩短到传统的RC-IGBT的一半左右；较低的反向恢复时间使得该结构的RC-IGBT能够更好的适用于高频电路应用中，并减小了在高频振荡中由于反向恢复峰值电流过大而引起电路烧毁的可能性，极大的节约了能源和提升了电能的利用率。在同等掺杂的情况下，新结构的加入有效的提升了器件的阻断电压并使得该器件在导通时具有更小的压降。
附图说明
图1是传统的RC-IGBT正向导通时电压折回现象图；
图2是传统的RC-IGBT器件纵向剖面图；
图3是本发明RC-IGBT的器件纵向剖面图；
图4是本发明RC-IGBT与传统RC-IGBT的反向恢复特性对比曲线；
图5是本发明RC-IGBT与传统RC-IGBT的的正向向阻断特性对比曲线；
图6是本发明RC-IGBT与传统RC-IGBT的的正向导通特性对比曲线；
图7是本发明RC-IGBT在正向导通时的空穴电流分布图；
图8是本发明RC-IGBT的制作工艺流程示意图。
图中，1.N+发射极区，2.P-base区，3.N-层，4.P柱区，5.N缓冲层，6.P+集电极，7.氧化槽，8.N+集电极。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明提供一种逆导型绝缘栅双极型晶体管，如图3所示，包括从上到下依次设置的N+发射极区1、P-base区2、N-层3、N缓冲层5，N-层3内设置有P柱区4；N缓冲层5下方设置有N+集电极8及P+集电极6，N+集电极8与P+集电极6相邻，N+集电极8与P+集电极6之间开有氧化槽7，氧化槽7顶部穿过N缓冲层5，氧化槽7的上表面与P柱区4的下表面相接触。
氧化槽7内填充的介质为SiO2。
N+发射极区1的掺杂浓度为5×1019cm-3-2×1020cm-3，掺杂剂为磷离子，厚度为0.1μm-1μm；
P-base区2的掺杂浓度为1×1017cm-3-5×1017cm-3，掺杂剂为硼离子，深度为3μm-5μm；
N-层3的掺杂浓度为5×1013cm-3-3×1014cm-3，厚度为100μm-150μm，宽度为50μm-80μm，掺杂剂为磷离子；
P柱区4的掺杂浓度为8×1017cm-3-5×1018cm-3，深度为1μm-4μm；
N缓冲层5的掺杂浓度为1×1016cm-3-2.5×1016cm-3，深度为1μm-3μm，掺杂剂为磷离子；
P+集电极6的掺杂浓度为1×1018cm-3-5.5×1018cm-3，深度为1μm-3μm，的掺杂剂为硼离子；器件总宽度为40μm-400μm。
N+集电极8的掺杂浓度为5×1018cm-3-1×1020cm-3，深度为1μm-3μm，的掺杂剂为磷离子。
N+集电极8、P+集电极6及氧化槽7的宽度之和为40μm-400μm。
如图1所示，传统的RC-IGBT在集电极的电流密度较低时，由P+集电极区和N型缓冲层构成的p-n结不能正向导通。电子从发射极流向N+型集电极区，器件工作在单极模式。随着电流的增大，P+型集电极区和N型缓冲层构成的p-n结正向导通，P+型集电极区的空穴注入N-型漂移区，产生电导调制现象，由于器件会存在一个由单极模式到双极模式的转换，所以在器件导通过程中会出现随着电流增大，电阻迅速减小的过程。
如图2所示，传统的逆导型绝缘栅双极性晶体管(RC-IGBT)的结构是，从下到上依次设置有N+发射极、P-base区、N-层、N-缓冲层、N+和P+集电极区。
由上可见，本发明与现有结构的区别特征主要在于，引入一种氧化槽7结合P柱4的创新结构。
本发明器件与现有结构器件的性能对比：
为了直观对比方便，在具有相同的工艺参数和结构尺寸的情况下，本发明结构的器件与现有RC-IGBT的N-层的掺杂浓度均为5×1013cm-3-3×1014cm-3，两者的N+发射极掺杂浓度为5×1019cm-3-2×1020cm-3，P-base区的掺杂浓度为1×1017cm-3-5×1017cm-3，N+集电极的掺杂浓度为5×1018cm-3-1×1020cm-3，P+集电极的掺杂浓度为1×1018cm-3-5.5×1018cm-3。
如图4可以看出，本发明RC-IGBT的反向恢复峰值电流明显较普通结构的RC-IGB小了很多，经计算，反向恢复电流降低至普通RC-IGBT的一半左右，反向恢复时间缩减至普通RC-IGBT的一半左右；
如图5可以看出，本发明RC-IGBT的正向阻断电压较传统RC-IGBT有所提升，经计算，在同等掺杂浓度下，本发明器件的反向阻断特性较现有RC-IGBT提升了45V左右。
图6可以看出，本发明RC-IGBT的正向导通压降低于传统RC-IGBT。
图7为本发明RC-IGBT在正向导通初始阶段器件工作在单极模式时，随着电子电流的增加，器件内部电子电流分布图。电子不能横向通过低电子电阻通道到N缓冲层5达N+集电极8。氧化槽上方的P柱区4形成的势垒可作为电子的阻挡层，在RC-IGBT处于正向导通的开始阶段，可以限制电子电流的流动方向，使电子必须绕过这个P柱区4，从而增大电子电流途径上的电阻
本发明的另一个目的是提供一种逆导型绝缘栅双极型晶体管的制备方法，如图8所示，按照如下步骤实施：
步骤1、选取掺杂浓度均为5×1013cm-3-1×1014cm-3数量级的轻掺杂衬底晶片，厚度为100μm-150μm；
步骤2、采用干-湿-干氧化法在衬底硅片表面生长一层SiO2薄膜，厚度为2μm-4μm；
步骤3、涂抹并刻蚀光刻胶，使得部分SiO2表面裸露出来；
步骤4、刻蚀SiO2露出需要进行离子注入的部分硅片表面区域；
步骤5、进行硼离子注入，剂量为5.5×1013cm-2-6.3×1014cm-2，注入能量为30Kev-500Kev；
步骤6、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤7、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm，并涂抹刻蚀光刻胶；
步骤8、涂抹并刻蚀光刻胶，使得部分SiO2表面裸露出来；
步骤9、刻蚀SiO2露出需要进行离子注入的部分硅片表面区域；
步骤10、进行磷离子注入，剂量为5×1016cm-2-1×1017cm-2，注入能量为30Kev-500Kev；
步骤11、刻蚀掉剩余光刻胶和SiO2掩蔽层；没有区别这个步骤是重复的，只不过刻蚀部位不同；
步骤12、通过干-湿-干氧化法及外延生长制作栅极所需的SiO2以及多晶硅层。
步骤13、翻转器件，进行磷离子注入，剂量为1×1012cm-2-2.5×1013cm-2，注入能量为30Kev-500Kev；
步骤14、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm；
步骤15、涂抹并刻蚀光刻胶，使得右边的SiO2表面裸露出来；
步骤16、刻蚀SiO2露出需要进行离子注入的硅片表面区域；
步骤17、进行磷离子注入，剂量为5.5×1015cm-2-1.5×1016cm-2，注入能量为30Kev-500Kev；
步骤18、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤19、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm；
步骤20、并涂抹刻蚀光刻胶，使得左边的SiO2表面裸露出来；
步骤21、刻蚀SiO2露出需要进行离子注入的硅片表面区域；
步骤22、进行硼离子注入，剂量为5.5×1014cm-2-6.2×1015cm-2，注入能量为30Kev-500Kev；
步骤23、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤24、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm，
步骤25、涂抹刻蚀光刻胶；使得左边SiO2表面裸露出来；
步骤26、刻蚀未被掩蔽的SiO2区域，直至形成深度为5μm-10μm的深槽；
步骤27、进行硼离子注入，剂量为5.8×1013cm-2-2.6×1014cm-2，注入能量为30Kev-500Kev；
步骤28、淀积形成SiO2直至填满沟槽；
步骤29、刻蚀掉Si表面覆盖的SiO2层；
步骤30、蒸铝：双面蒸铝形成阴极和阳极欧姆接触，并做SiO2钝化保护，最终形成所设计的RC-IGBT。
本发明的关键参数是新结构中P柱区的掺杂浓度、柱区厚度和宽度氧化槽部分的宽度厚度。众所周知，一个RC-IGBT器件的动态特性和静态特性的好坏很大程度上依赖于耐压层的结构尺寸和工艺参数。而静态特性主要包括正向导通特性、转移特性、阻断特性等，动态特性主要包括续流二极管反向恢复时间、反向恢复电荷量、反向恢复峰值电流等参数，以及IGBT的关断时间以及关断损耗。在工艺制作过程中，离子注入是必不可少的步骤之一。而注入离子的浓度分布从本质上取决于入射离子能量损失机构，与之相关的参数有：入射离子的能量、质量和原子序数；离子注入剂量和速度以及硅片温度等；同时还应当注意晶体的晶向和离子束的入射方向。
本发明的优点为：本发明是在常规RC-IGBT基础上，将氧化槽结合P柱区结构引入器件的背面，其结构与传统RC-IGBT工艺具有很好的兼容性，很好地提升了器件的动态特性；同时在耐压层中加入P柱区结构，提升了器件的正向阻断电压；该器件均采用欧姆接触；本发明器件结构有效地改善了器件的正向导通压降以及关断损耗了，工作在反向模式时的恢复时间、反向恢复峰值电流都有显著的提升，其带来的优点是现有传统RC-IGBT无法比拟的；以沟槽隔离集电极结构替换了传统RC-IGBT集电极，在器件背面N+集电极与P+集电极之间形成SiO2氧化槽，在RC-IGBT处于正向导通的开始阶段，即处于MOS模式时，电子不能横向通过低电子电阻通道到N缓冲层达N+集电极，氧化槽上方的P柱区形成的势垒可作为电子的阻挡层，在RC-IGBT处于正向导通的开始阶段，可以限制电子电流的流动方向，使电子必须绕过这个P柱区，从而增大电子电流途径上的电阻，降低RC-IGBT的折回电压。
Claims (5)
1.一种逆导型绝缘栅双极型晶体管，其特征在于，包括从上到下依次设置的N+发射极区(1)、P-base区(2)、N-层(3)、N缓冲层(5)，所述N-层(3)内设置有P柱区(4)；所述N缓冲层(5)下方设置有N+集电极(8)及P+集电极(6)，所述N+集电极(8)与所述P+集电极(6)相邻，所述N+集电极(8)与所述P+集电极(6)之间开有氧化槽(7)，所述氧化槽(7)顶部穿过N缓冲层(5)，所述氧化槽(7)的上表面与P柱区(4)的下表面相接触。
2.根据权利要求1所述的一种逆导型绝缘栅双极型晶体管，其特征在于，所述氧化槽(7)内填充的介质为SiO2。
3.根据权利要求1所述的一种逆导型绝缘栅双极型晶体管，其特征在于，
所述N+发射极区(1)的掺杂浓度为5×1019cm-3-2×1020cm-3，掺杂剂为磷离子，厚度为0.1μm-1μm；
所述P-base区(2)的掺杂浓度为1×1017cm-3-5×1017cm-3，掺杂剂为硼离子，深度为3μm-5μm；
所述N-层(3)的掺杂浓度为5×1013cm-3-3×1014cm-3，厚度为100μm-150μm，宽度为50μm-80μm，掺杂剂为磷离子；
所述P柱区(4)的掺杂浓度为8×1017cm-3-5×1018cm-3，深度为1μm-4μm；
所述N缓冲层(5)的掺杂浓度为1×1016cm-3-2.5×1016cm-3，深度为1μm-3μm，掺杂剂为磷离子；
所述P+集电极(6)的掺杂浓度为1×1018cm-3-5.5×1018cm-3，深度为1μm-3μm，的掺杂剂为硼离子；
所述N+集电极(8)的掺杂浓度为5×1018cm-3-1×1020cm-3，深度为1μm-3μm，的掺杂剂为磷离子。
4.根据权利要求1所述的一种逆导型绝缘栅双极型晶体管，其特征在于，所述N+集电极(8)、所述P+集电极(6)及所述氧化槽(7)的宽度之和为40μm-400μm。
5.权利要求1所述的一种逆导型绝缘栅双极型晶体管的制备方法，其特征在于，按照如下步骤实施：
步骤1、选取掺杂浓度均为5×1013cm-3-1×1014cm-3数量级的轻掺杂衬底晶片，厚度为100μm-150μm；
步骤2、采用干-湿-干氧化法在衬底硅片表面生长一层SiO2薄膜，厚度为2μm-4μm；
步骤3、涂抹并刻蚀光刻胶，使得部分SiO2表面裸露出来；
步骤4、刻蚀SiO2露出需要进行离子注入的部分硅片表面区域；
步骤5、进行硼离子注入，剂量为5.5×1013cm-2-6.3×1014cm-2，注入能量为30Kev-500Kev；
步骤6、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤7、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm，并涂抹刻蚀光刻胶；
步骤8、涂抹并刻蚀光刻胶，使得部分SiO2表面裸露出来；
步骤9、刻蚀SiO2露出需要进行离子注入的部分硅片表面区域；
步骤10、进行磷离子注入，剂量为5×1016cm-2-1×1017cm-2，注入能量为30Kev-500Kev；
步骤11、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤12、通过干-湿-干氧化法及外延生长制作栅极所需的SiO2以及多晶硅层；
步骤13、翻转器件，进行磷离子注入，剂量为1×1012cm-2-2.5×1013cm-2，注入能量为30Kev-500Kev；
步骤14、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm；
步骤15、涂抹并刻蚀光刻胶，使得右边的SiO2表面裸露出来；
步骤16、刻蚀SiO2露出需要进行离子注入的硅片表面区域；
步骤17、进行磷离子注入，剂量为5.5×1015cm-2-1.5×1016cm-2，注入能量为30Kev-500Kev；
步骤18、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤19、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm-4μm；
步骤20、并涂抹刻蚀光刻胶，使得左边的SiO2表面裸露出来；
步骤21、刻蚀SiO2露出需要进行离子注入的硅片表面区域；
步骤22、进行硼离子注入，剂量为5.5×1014cm-2-6.2×1015cm-2，注入能量为30Kev-500Kev；
步骤23、刻蚀掉剩余光刻胶和SiO2掩蔽层；
步骤24、采用干-湿-干氧化法在硅片表面生长一层薄膜SiO2，厚度为2μm；
步骤25、涂抹刻蚀光刻胶；使得左边SiO2表面裸露出来；
步骤26、刻蚀未被掩蔽的SiO2区域，直至形成深度为5μm-10μm的深槽；
步骤27、进行硼离子注入，剂量为5.8×1013cm-2-2.6×1014cm-2，注入能量为30Kev-500Kev；
步骤28、淀积形成SiO2直至填满沟槽；
步骤29、刻蚀掉Si表面覆盖的SiO2层；
步骤30、蒸铝：双面蒸铝形成阴极和阳极欧姆接触，并做SiO2钝化保护，最终形成所设计的逆导型绝缘栅双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710464022.7A CN107256890A (zh) | 2017-06-19 | 2017-06-19 | 一种逆导型绝缘栅双极型晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710464022.7A CN107256890A (zh) | 2017-06-19 | 2017-06-19 | 一种逆导型绝缘栅双极型晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107256890A true CN107256890A (zh) | 2017-10-17 |
Family
ID=60024595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710464022.7A Pending CN107256890A (zh) | 2017-06-19 | 2017-06-19 | 一种逆导型绝缘栅双极型晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107256890A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649068A (zh) * | 2018-06-29 | 2018-10-12 | 中国科学院微电子研究所 | Rc-igbt器件及其制备方法 |
| CN109256423A (zh) * | 2018-08-30 | 2019-01-22 | 西安理工大学 | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 |
| CN110931556A (zh) * | 2019-12-02 | 2020-03-27 | 四川大学 | 一种含有背面槽栅及浮空环的逆导型igbt |
| CN111211167A (zh) * | 2020-01-09 | 2020-05-29 | 杭州电子科技大学 | 一种消除负阻效应的rc-igbt器件结构 |
| CN116314276A (zh) * | 2023-05-12 | 2023-06-23 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
| CN117613076A (zh) * | 2023-12-08 | 2024-02-27 | 无锡用芯微电子科技有限公司 | 一种分区双模式导电的绝缘栅双极型晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1115909A (zh) * | 1994-07-20 | 1996-01-31 | 电子科技大学 | 一种提供高压器件高耐压的表面区结构 |
| JP2008193101A (ja) * | 1997-12-16 | 2008-08-21 | Advanced Micro Devices Inc | 半導体装置 |
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
-
2017
- 2017-06-19 CN CN201710464022.7A patent/CN107256890A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1115909A (zh) * | 1994-07-20 | 1996-01-31 | 电子科技大学 | 一种提供高压器件高耐压的表面区结构 |
| JP2008193101A (ja) * | 1997-12-16 | 2008-08-21 | Advanced Micro Devices Inc | 半導体装置 |
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
Non-Patent Citations (1)
| Title |
|---|
| HUAPING JIANG ET AL: "A Snapback Suppressed Reverse-Conducting IGBT With a Floating p-Region in Trench Collector", 《IEEE ELECTRON DEVICE LETTERS》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649068A (zh) * | 2018-06-29 | 2018-10-12 | 中国科学院微电子研究所 | Rc-igbt器件及其制备方法 |
| CN109256423A (zh) * | 2018-08-30 | 2019-01-22 | 西安理工大学 | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 |
| CN109256423B (zh) * | 2018-08-30 | 2022-02-18 | 西安理工大学 | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 |
| CN110931556A (zh) * | 2019-12-02 | 2020-03-27 | 四川大学 | 一种含有背面槽栅及浮空环的逆导型igbt |
| CN111211167A (zh) * | 2020-01-09 | 2020-05-29 | 杭州电子科技大学 | 一种消除负阻效应的rc-igbt器件结构 |
| CN111211167B (zh) * | 2020-01-09 | 2022-04-01 | 杭州电子科技大学 | 一种消除负阻效应的rc-igbt器件结构 |
| CN116314276A (zh) * | 2023-05-12 | 2023-06-23 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
| CN116314276B (zh) * | 2023-05-12 | 2023-07-28 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
| CN117613076A (zh) * | 2023-12-08 | 2024-02-27 | 无锡用芯微电子科技有限公司 | 一种分区双模式导电的绝缘栅双极型晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107256890A (zh) | 一种逆导型绝缘栅双极型晶体管及其制备方法 | |
| JP4371521B2 (ja) | 電力用半導体素子およびその製造方法 | |
| CN105210187A (zh) | 半导体装置 | |
| CN106898638B (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN107123669A (zh) | 一种碳化硅功率器件终端结构 | |
| JPH07161983A (ja) | 炭化けい素たて型ｍｏｓｆｅｔ | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN104037235A (zh) | 一种快速软恢复功率开关二极管及其制备方法 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN106997899A (zh) | 一种igbt器件及其制备方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN105633142B (zh) | 一种抑制关态电流的隧穿场效应晶体管 | |
| CN104795438B (zh) | 一种能抑制负阻效应的sa‑ligbt | |
| TW201535713A (zh) | 電荷庫igbt頂端結構及製備方法 | |
| CN116936611B (zh) | 一种低损耗双向导通igbt结构及制备方法 | |
| CN103531620B (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| CN107302020A (zh) | 一种沟槽栅rc‑igbt及其制备方法 | |
| CN210092081U (zh) | 一种恒流器件 | |
| CN107078156A (zh) | 具有降低翘曲风险的反向导通闸控双极导通装置及方法 | |
| US20020158246A1 (en) | Semiconductor device and manufacturing method for the same | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN103855197B (zh) | 一种igbt器件及其形成方法 | |
| CN109256423B (zh) | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171017 |
|
| RJ01 | Rejection of invention patent application after publication |