CN106898638B - 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 - Google Patents
一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 Download PDFInfo
- Publication number
- CN106898638B CN106898638B CN201710027731.9A CN201710027731A CN106898638B CN 106898638 B CN106898638 B CN 106898638B CN 201710027731 A CN201710027731 A CN 201710027731A CN 106898638 B CN106898638 B CN 106898638B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- injection region
- width
- active injection
- exposure mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 132
- 239000007924 injection Substances 0.000 claims abstract description 132
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000002019 doping agent Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 2
- 238000000034 method Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 230000006872 improvement Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- 238000002513 implantation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000012141 concentrate Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- -1 Nitrogen ion Chemical class 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical group [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法，该结构包括第一导电类型碳化硅衬底、位于碳化硅衬底上的漂移层，以及阳极电极和以及阴极电极，其特征在于，漂移区表面具有第二导电类型主结、位于主结一侧的第二导电类型浮空场限环，以及位于主结另一侧的第二导电类型窄有源注入区和第二导电类型宽有源注入区；第二导电类型宽有源注入区的宽度大于第二导电类型窄有源注入区的宽度；第二导电类型主结和第二导电类型浮空场限环的表面掺杂浓度低于有源区内部；第二导电类型窄有源注入区的浪涌开启电压高于第二导电类型宽有源注入区。本发明可使得有源区内部均匀发生雪崩，提高了器件抗雪崩能力。
Description
技术领域
本发明涉及半导体器件技术，尤其是一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法。
背景技术
SiC材料禁带宽度大、击穿电场高、饱和漂移速度和热导率大，这些材料优越性能使其成为制作高功率、高频、耐高温、抗辐射器件的理想材料。碳化硅肖特基二极管具有击穿电压高、电流密度大、工作频率高等一系列优点，因此发展前景非常广泛。目前碳化硅肖特基二极管面临的主要问题之一就是提高器件抗浪涌和雪崩能力。
为了实现较高的器件阻断性能，碳化硅肖特基二极管通过离子注入的方法在有源区表面实现了P型掺杂区，通过夹断作用降低表面电场，同时通过P型注入区的导通降低浪涌电流产生的正向压降，进而提高器件的抗浪涌能力，防止器件烧毁。仿真证明P型掺杂区的宽度越大，PN结开启电压越低。为了保证器件有源区和终端保护区电场分布情况的相对独立，主结宽度远大于有源区内部P型掺杂区宽度。随着正向电压的提高，主结部分最早开启，由于少子参与导电，器件导通电流迅速增大，因此器件大部分的浪涌电流集中在主结部分，同时主结部分只有部分金属化，过于集中的浪涌电流将造成器件烧毁。有源区内部P型区由于宽度较小，PN结导通电压过高，无法起到抗浪涌作用。
发明内容
发明目的：提供一种提高浪涌能力的碳化硅肖特基二极管结构，以克服现有技术存在的上述缺陷。同时提供一种制备上述碳化硅肖特基二极管结构的方法。
技术方案：一种提高浪涌能力的碳化硅肖特基二极管结构，包括第一导电类型碳化硅衬底、位于碳化硅衬底上的漂移层，以及阳极电极和以及阴极电极，漂移区表面具有第二导电类型主结、位于主结一侧的第二导电类型浮空场限环，以及位于主结另一侧的第二导电类型窄有源注入区和第二导电类型宽有源注入区；所述第二导电类型宽有源注入区的宽度大于第二导电类型窄有源注入区的宽度；所述第二导电类型主结和第二导电类型浮空场限环的表面掺杂浓度低于有源区内部；所述第二导电类型窄有源注入区的浪涌开启电压高于第二导电类型宽有源注入区。
优选的，所述第二导电类型窄有源注入区为多个。相邻第二导电类型窄有源注入区之间的间隙、相邻第二导电类型宽有源注入区之间的间隙，以及第二导电类型窄有源注入区和第二导电类型宽有源注入区之间的间隙相等。所述第二导电类型宽有源注入区的宽度为1~4微米。
一种上述任一实施例所述提高浪涌能力的碳化硅肖特基二极管结构的制备方法，包括如下步骤：
在具有第一导电类型的碳化硅漂移层的表面形成具有第二导电类型主结，及位于主结一侧的第二导电类型浮空场限环；
在主结另一侧形成第二导电类型窄有源注入区和第二导电类型宽有源注入区；
所述第二导电类型宽有源注入区的宽度大于第二导电类型窄有源注入区的宽度；所述第二导电类型主结和第二导电类型浮空场限环的表面掺杂浓度低于有源区内部；所述第二导电类型窄有源注入区的浪涌开启电压高于第二导电类型宽有源注入区。
在进一步的实施例中，从靠近第二导电类型主结向远离第二导电类型主结的方向，相邻第二导电类型浮空场限环之间的距离逐渐增大，以更好的舒展终端电场分布，避免局部电场过高。第二导电类型浮空场限环的宽度相等。从第二导电类型主结向第二导电类型宽有源注入区的方向，第二导电类型窄有源注入区的宽度逐渐增加。相邻第二导电类型窄有源注入区之间的距离相等。第二导电类型宽有源注入区为等宽度且等间距，且第二导电类型宽有源注入区的宽度大于第二导电类型窄有源注入区的最大宽度。
另一种实施例中，该方法包括如下步骤：
在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层；
在所述第一导电类型碳化硅漂移层上制作第一注入掩膜；
通过离子注入形成第二导电类型窄有源注入区和第二导电类型宽有源注入区；
去除第一注入掩膜；
在所述第一导电类型碳化硅漂移层上制作第二注入掩膜；
通过离子注入形成第二导电类型主结和第二导电类型浮空场限环；
去除第二注入掩膜；
制作阳极电机和阴极电极。
另一种实施例中，该方法包括如下步骤：
在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层；
在所述第一导电类型碳化硅漂移层表面部分区域形成终端加厚掩膜；
在终端加厚掩膜及第一导电类型碳化硅漂移层表面形成第三注入掩膜；
通过离子注入，形成第二导电类型主结、第二导电类型浮空场限环、第二导电类型窄有源注入区和第二导电类型宽有源注入区；
去除终端加厚掩膜和第三注入掩膜；
制作阳极电极和阴极电极。终端加厚掩膜的厚度大于掺杂区的宽度。
另一种实施例中，包括如下步骤：
在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层；
在所述第一导电类型碳化硅漂移层表面形成主结掩膜；
在所述主结掩膜和第一导电类型碳化硅漂移层表面形成第四注入掩膜；
通过离子注入，形成第二导电类型主结、第二导电类型浮空场限环、第二导电类型窄有源注入区和第二导电类型宽有源注入区；
去除第四注入掩膜和主结掩膜；
制作阳极电极和阴极电极。主结掩膜的厚度大于掺杂区的宽度。
有益效果：器件在阻断状态下抗雪崩能力较为重要，本发明采用的结构中主结区域7和浮空场限环区域8掺杂浓度较低，因此区域整体电阻较大，避免了浪涌电流通过区域7和区域8进入阳极电极3，进而避免了广大终端区域雪崩电流集中于阳极电极3的边缘，同时结合较窄的有源区域5进一步将雪崩电流向有源区内部转移，使得有源区内部均匀发生雪崩，提高了器件抗雪崩能力。
附图说明
图1是器件材料结构。
图2是第一次离子注入掩膜。
图3是第一次离子注入。
图4是第一次离子注入后去除掩膜。
图5是第二次离子注入掩膜。
图6是第二次离子注入。
图7是第二次离子注入后去除掩膜。
图8是电极金属化。
图9是有源区掺杂曲线。
图10是终端保护区掺杂曲线。
图11是改进方案一离子注入第一层掩膜。
图12是改进方案一离子注入第二层掩膜。
图13是改进方案一离子注入。
图14是改进方案一注入掩膜去除。
图15是改进方案一最终器件。
图16是改进方案二离子注入第一层掩膜。
图17是改进方案二离子注入第二层掩膜。
图18是改进方案二离子注入。
图19是改进方案二注入掩膜去除。
图20是改进方案二最终器件。
图21是本发明的俯视图。
图22是主结参与浪涌电流导通。
图23是主结不参与浪涌电流导通。
图24是对比仿真结果。
具体实施方式
结合图1至图10描述本发明的第一个实施例。
为了解决现有技术存在的问题，申请人进行了深入的研究和分析，提出了一种新的解决方案。即一种提高浪涌能力的碳化硅肖特基二极管结构。该结构能够避免浪涌电流集中于主结导致器件浪涌能力下降，同时可以大幅度提高主结及其附近区域对电流的阻碍作用，进而避免了主结区域由于雪崩电流过于集中引起雪崩耐量下降，提高了器件抗雪崩能力。
如图9所示，除了碳化硅衬底、漂移层和阴阳极电极外，还可见漂移区表面具有第二导电类型主结、位于主结一侧的第二导电类型浮空场限环，以及位于主结另一侧的第二导电类型窄有源注入区和第二导电类型宽有源注入区；第二导电类型宽有源注入区的宽度大于第二导电类型窄有源注入区的宽度；第二导电类型主结和第二导电类型浮空场限环的表面掺杂浓度低于有源区内部；第二导电类型窄有源注入区的浪涌开启电压高于第二导电类型宽有源注入区。
申请人认为，在器件导通状态下期间的浪涌能力尤为重要，因此器件在被电感瞬间灌入大量电流时器件的压降不能够太高。而本发明掺杂区7（第二导电类型主结）和掺杂区8（第二导电类型浮空场限环）为相同离子注入并且表面掺杂浓度与有源区内部相比偏低，无法在较低电压下导通，浪涌电流无法通过，主结不会承担浪涌电流导通任务，全部的浪涌电流由有源区内部P型掺杂区导通来完成。这一结构避免了浪涌电流集中于主结部分，造成抗浪涌能力下降，同时设计了多个区域5（第二导电类型窄有源注入区），同时区域的宽度小于区域6（第二导电类型宽有源注入区），因此区域5的浪涌开启电压要高于6，因此浪涌电流主要依靠区域6来导通，提高了浪涌电流的均匀性，避免浪涌电流的集中。
器件在阻断状态下抗雪崩能力较为重要，本发明采用的结构中区域7（第二导电类型主结）和区域8（第二导电类型浮空场限环）掺杂浓度较低，因此区域整体电阻较大，避免了浪涌电流通过区域7（第二导电类型主结）和区域8（第二导电类型浮空场限环）进入阳极电极3，进而避免了广大终端区域雪崩电流集中于阳极电极3的边缘，同时结合较窄的区域5（第二导电类型窄有源注入区）进一步将雪崩电流向有源区内部转移，使得有源区内部均匀发生雪崩，提高了器件抗雪崩能力。
如图21所示，区域8为浮空场限环，每个场限环都由第二类型注入形成，并且环间距从主结区域7向外逐渐增大，靠近区域7的间距最小，由内向外间距逐渐增大能够更好的舒展终端电场分布，避免局部电场过高。
换句话说，从靠近第二导电类型主结向远离第二导电类型主结的方向，相邻第二导电类型浮空场限环之间的距离逐渐增大，以更好的舒展终端电场分布，避免局部电场过高。第二导电类型浮空场限环的宽度相等。
区域7为主结，由第二类型掺杂形成，且宽度最大（大于区域5、6和8）。区域5和区域6为第二类型掺杂区，区域5的宽度小于区域6的宽度，同时区域5的宽度由主结7向区域6逐渐增大。且所有区域5的间距都相等，靠近主结7的宽度最小，靠近区域6的区域5宽度最大。
换句话说，从第二导电类型主结向第二导电类型宽有源注入区的方向，第二导电类型窄有源注入区的宽度逐渐增加。相邻第二导电类型窄有源注入区之间的距离相等。
这是由于宽度越大浪涌PN结导通越早，浪涌开启点越早，区域5的宽度由内向外逐渐减小是为了确保浪涌电流远离主结7，将浪涌电流彻底的限制在有源区内部即区域6。
从图中可知，区域6（第二导电类型宽有源注入区）所有位置为等宽度且等间距，且区域6的宽度大于区域5的最大宽度。
实施例1
一种提高浪涌能力的碳化硅肖特基二极管结构的制备方法，包括如下工艺步骤：
1、在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层：如图1所示，在第一导电类型衬底1上通过生长第一导电类型漂移层2；第一导电类型衬底1位碳化硅及硅晶体，4H、6H、3C晶体结构，其掺杂浓度为1E19cm-3以上。第一导电类型漂移层2为碳化硅薄膜，利用碳化硅专用外延炉在单晶衬底上进行晶体生长，晶体结构为4H、6H、3C晶体结构，其掺杂浓度为1E14cm-3到1.5E16cm-3之间。当第一导电类型为N型掺杂时，掺杂杂质为氮；当第一导电类型为P型掺杂时，掺杂杂质为铝。
2、在所述第一导电类型碳化硅漂移层上制作第一注入掩膜：如图2所示，在第一导电类型漂移层2表面制作第一注入掩膜13。第一注入掩膜13和下文的第二注入掩膜14可采用相同或不同工艺实现，掩膜材料可采用Si3N4、SiO2、光刻胶、金属材料；Si3N4薄膜可以通过PECVD利用SiH4（SiHCl4、SiH2Cl2）、NH3在200℃到400℃之间反应形成；或者通过LPCVD在500℃到900℃之间利用二SiH2CL2（SiH4）、NH3反应生成。
SiO2薄膜可以通过PECVD利用SiH4、N2O在250℃到300℃之间反应形成；或者通过LPCVD在650℃到750℃之间利用SiH4、O2反应生成；Si3N4薄膜去除采用RIE刻蚀方法，O2/CF4=（50%-80%）的气体比例在80℃-120℃温度下进行刻蚀；SiO2薄膜去除采用RIE刻蚀方法，O2/CF4=（25%-45%）的气体比例在80℃-120℃温度下进行刻蚀；对于注入能量200keV以下的低能注入可以采用光刻胶阻挡，优点是工艺简单。
对于注入能量较高的情况可以采用金属材料阻挡，其优点是阻挡能力强，线宽控制准确，具体方法采用：在漂移层的表面生长Si3N4（SiO2）介质层，通过光刻涂胶形成厚度大于0.5微米的光刻胶，通过光刻曝光去除注入区的光刻胶，通过金属蒸发在表面形成一层Ni金属层覆盖全片，Ni金属层厚度大于0.2微米，通过剥离工艺完成金属图形制作，去除光刻胶，通过RIE刻蚀去除未被光刻胶阻挡的Si3N4（SiO2）介质层，形成注入掩膜。
3、通过离子注入形成第二导电类型窄有源注入区和第二导电类型宽有源注入区：
如图3所示，通过离子注入形成第二导电类型掺杂区5（第二导电类型窄有源注入区）和第二导电类型宽有源注入区6。注入能量在250keV-600keV之间；注入曲线为图9所示曲线，高掺曲线部分10的掺杂浓度高于1E19cm-3，低掺杂曲线部分11的掺杂浓度小于5E18cm-3；对于第二导电类型为P型，注入杂质为铝离子；对于第二导电类型为N型，注入杂质为氮离子；在注入完成后表面涂抹厚光刻胶，通过1550℃-1950℃温度高温退火10min-30min在Ar气环境下完成注入杂质激活，再去除表面碳层；在表面进行C注入，注入能量20keV-100keV之间，全片在O2气环境下进行高温氧化，氧化温度在1150℃-1400℃之间；去除表面氧化膜。
4、去除第一注入掩膜：如图4所示，去除第一注入掩膜13。
5、在所述第一导电类型碳化硅漂移层上制作第二注入掩膜：如图5所示，在漂移层2表面制作第二注入掩膜14。（掩膜材料可采用Si3N4、SiO2、光刻胶、金属材料；Si3N4薄膜可以通过PECVD利用SiH4（SiHCl4、SiH2Cl2）、NH3在200℃到400℃之间反应形成；或者通过LPCVD在500℃到900℃之间利用二SiH2CL2（SiH4）、NH3反应生成。
SiO2薄膜可以通过PECVD利用SiH4、N2O在250℃到300℃之间反应形成；或者通过LPCVD在650℃到750℃之间利用SiH4、O2反应生成；Si3N4薄膜去除采用RIE刻蚀方法，O2/CF4=（50%-80%）的气体比例在80℃-120℃温度下进行刻蚀；SiO2薄膜去除采用RIE刻蚀方法，O2/CF4=（25%-45%）的气体比例在80℃-120℃温度下进行刻蚀；对于注入能量200keV以下的低能注入可以采用光刻胶阻挡，优点是工艺简单。
对于注入能量较高的情况可以采用金属材料阻挡，其优点是阻挡能力强，线宽控制准确，具体方法采用：在漂移层的表面生长Si3N4（SiO2）介质层，通过光刻涂胶形成厚度大于0.5微米的光刻胶，通过光刻曝光去除注入区的光刻胶，通过金属蒸发在表面形成一层Ni金属层覆盖全片，Ni金属层厚度大于0.2微米，通过剥离工艺完成金属图形制作，去除光刻胶，通过RIE刻蚀去除未被光刻胶阻挡的Si3N4（SiO2）介质层，形成注入掩膜。）
6、通过离子注入形成第二导电类型主结和第二导电类型浮空场限环：如图6所示，通过离子注入形成第二导电类型主结和浮空场限环，注入曲线为图10所示曲线。（注入能量在250keV-600keV之间；注入曲线为图9所示曲线，高掺曲线部分10的掺杂浓度高于1E19cm-3，低掺杂曲线部分11的掺杂浓度小于5E18cm-3；对于第二导电类型为P型，注入杂质为铝离子；对于第二导电类型为N型，注入杂质为氮离子；在注入完成后表面涂抹厚光刻胶，通过1550℃-1950℃温度高温退火10min-30min在Ar气环境下完成注入杂质激活，再去除表面碳层；在表面进行C注入，注入能量20keV-100keV之间，全片在O2气环境下进行高温氧化，氧化温度在1150℃-1400℃之间；去除表面氧化膜）；掺杂区12掺杂浓度低于5E18cm-3。
7、去除第二注入掩膜：如图7所示，去除第二注入掩膜14。
8、制作阳极电机和阴极电极：如图8所示，分别制作阳极电极3和阴极电极4。
为了保证临近主结的第二导电类型掺杂区浪涌开启晚于有源区内部，掺杂区6（第二导电类型宽有源注入区）的宽度大于掺杂区5（第二导电类型窄有源注入区）的宽度，掺杂区6的开启电压低于掺杂区5，在掺杂区6的PN结开启后将有较大电流通过掺杂区6，通过区域5的隔离避免主结7下方电流过大引起主结开启。注入区5的数量最小为1，数量可根据阻断电压和导通电流进行调整，阻断电压越高，导通电流越大数量越大。注入区间隙9为固定单一宽度，这是为了保证器件阻断状态下表面电场迁都的一致性。
如图9所示，为掺杂区5和掺杂区6的掺杂曲线，表面处掺杂剂量10浓度较高，这是为了降低PN结开启后的导通电阻，提高抗浪涌能力，更深的区域11则为中度掺杂区。
如图10所示，为掺杂区7和掺杂区8的掺杂曲线，表面无高掺杂区，这是为了防止较低电压下主结导通，避免浪涌电流通过。
如图22和图23是对浪涌电流是否通过主结的情况通过有限元仿真进行对比，如图24所示主结参与导电的情况下PN结开启早，但电流集中于主结，主结不参与导电的情况下，开启相对晚，但集中在有源区内部的P型掺杂区。在实际器件工作中将会提高器件浪涌导通能力。
本发明使用了两次离子注入，第一次离子注入形成掺杂区5和6，第二次注入形成掺杂区7和8。对于第二导电类型为P型，注入杂质为铝离子；对于第二导电类型为N型，注入杂质为氮离子。
实施例2：
在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层。
1、在所述第一导电类型碳化硅漂移层表面部分区域形成终端加厚掩膜：如图11所示表面生长终端加厚掩膜14，覆盖掺杂区域7和8（参考实施例1的步骤2）。
2、在终端加厚掩膜及第一导电类型碳化硅漂移层表面形成第三注入掩膜：如图12所示制作注入掩膜13（参考实施例1的步骤2）。
3、通过离子注入，形成第二导电类型主结、第二导电类型浮空场限环、第二导电类型窄有源注入区和第二导电类型宽有源注入区：如图13所示通过离子注入同时形成掺杂区5、掺杂区6、掺杂区7、掺杂区8，注入曲线采用如图9所示曲线。
4、去除终端加厚掩膜和第三注入掩膜：如图14所示去除注入掩膜。
5、制作阳极电极和阴极电极：如图15所示分别制作阳极电极3和阴极电极4。
这种方法通过增加一次介质薄膜生长和刻蚀形成了终端加厚掩膜，将离子注入高浓度部分保留在了介质中，消除了主结和浮空场限环顶部的高掺杂区，减少了离子注入次数，降低了加工成本。
改进方案二；以上方法在注入掩膜14的阻挡作用下终端保护区的注入深度将被降低，表面电场强度将被提高，钝化保护效果被降低。
实施例3：
在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层。
1、在所述第一导电类型碳化硅漂移层表面形成主结掩膜：如图16所示表面制作终端加厚掩膜15，覆盖掺杂区域7（参考步骤2）。
2、在所述主结掩膜和第一导电类型碳化硅漂移层表面形成第四注入掩膜：如图17所示制作注入掩膜13（参考步骤2）；
3、通过离子注入，形成第二导电类型主结、第二导电类型浮空场限环、第二导电类型窄有源注入区和第二导电类型宽有源注入区：如图18所示通过离子注入同时形成掺杂区5、掺杂区6、掺杂区7、掺杂区8，注入曲线采用如图9所示曲线。
4、去除第四注入掩膜和主结掩膜：如图19所示去除注入掩膜。
5、制作阳极电极和阴极电极：如图20所示分别制作阳极电极3和阴极电极4；
这种改进方法通过只在主结处制作掩膜抬高掩膜高度，避免了浪涌电流在主结流通，仅采用一次离子注入，并且保证了终端保护区注入深度。
总之，本发明的方法实施例1是通过两次注入，形成掺杂不同的有源区结构，特点是有源区不参与浪涌电流通过，并且浪涌电流远离主结，这使得浪涌电流被局限于有源区内部，进而改善了浪涌电流的均匀性。图11至图20主要是在之前结构基础上，进行的改进以减少注入次数，降低成本。创新点主要体现在通过两次注入掩膜的不同叠加方案来简化工艺。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换，这些等同变换均属于本发明的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。
Claims (10)
1.一种提高浪涌能力的碳化硅肖特基二极管结构，包括第一导电类型碳化硅衬底、位于碳化硅衬底上的漂移层，以及阳极电极和以及阴极电极，其特征在于，漂移区表面具有第二导电类型主结、位于主结一侧的第二导电类型浮空场限环，以及位于主结另一侧的第二导电类型窄有源注入区和第二导电类型宽有源注入区；所述第二导电类型宽有源注入区的宽度大于第二导电类型窄有源注入区的宽度；所述第二导电类型主结和第二导电类型浮空场限环的表面掺杂浓度低于第二导电类型宽有源注入区；所述第二导电类型窄有源注入区的浪涌开启电压高于第二导电类型宽有源注入区。
2.根据权利要求1所述的提高浪涌能力的碳化硅肖特基二极管结构，其特征在于，所述第二导电类型窄有源注入区为多个。
3.根据权利要求1所述的提高浪涌能力的碳化硅肖特基二极管结构，其特征在于，相邻第二导电类型窄有源注入区之间的间隙、相邻第二导电类型宽有源注入区之间的间隙，以及第二导电类型窄有源注入区和第二导电类型宽有源注入区之间的间隙相等。
4.根据权利要求1所述的提高浪涌能力的碳化硅肖特基二极管结构，其特征在于，所述第二导电类型宽有源注入区的宽度为1～4微米。
5.一种权利要求1所述提高浪涌能力的碳化硅肖特基二极管结构的制备方法，其特征在于，包括如下步骤：在具有第一导电类型的碳化硅漂移层的表面形成具有第二导电类型主结，及位于主结一侧的第二导电类型浮空场限环；在主结另一侧形成第二导电类型窄有源注入区和第二导电类型宽有源注入区；所述第二导电类型宽有源注入区的宽度大于第二导电类型窄有源注入区的宽度；所述第二导电类型主结和第二导电类型浮空场限环的表面掺杂浓度低于第二导电类型宽有源注入区；所述第二导电类型窄有源注入区的浪涌开启电压高于第二导电类型宽有源注入区。
6.根据权利要求5所述的制备方法，其特征在于，包括如下步骤：在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层；在所述第一导电类型碳化硅漂移层上制作第一注入掩膜；通过离子注入形成第二导电类型窄有源注入区和第二导电类型宽有源注入区；去除第一注入掩膜；在所述第一导电类型碳化硅漂移层上制作第二注入掩膜；通过离子注入形成第二导电类型主结和第二导电类型浮空场限环；去除第二注入掩膜；制作阳极电机和阴极电极。
7.根据权利要求5所述的制备方法，其特征在于，包括如下步骤：在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层；在所述第一导电类型碳化硅漂移层表面部分区域形成终端加厚掩膜；在终端加厚掩膜及第一导电类型碳化硅漂移层表面形成第三注入掩膜；通过离子注入，形成第二导电类型主结、第二导电类型浮空场限环、第二导电类型窄有源注入区和第二导电类型宽有源注入区；去除终端加厚掩膜和第三注入掩膜；制作阳极电极和阴极电极。
8.根据权利要求7所述的制备方法，其特征在于，终端加厚掩膜的厚度大于掺杂区的宽度。
9.根据权利要求5所述的制备方法，其特征在于，在第一导电类型碳化硅衬底上形成第一导电类型碳化硅漂移层；在所述第一导电类型碳化硅漂移层表面形成主结掩膜；在所述主结掩膜和第一导电类型碳化硅漂移层表面形成第四注入掩膜；通过离子注入，形成第二导电类型主结、第二导电类型浮空场限环、第二导电类型窄有源注入区和第二导电类型宽有源注入区；去除第四注入掩膜和主结掩膜；制作阳极电极和阴极电极。
10.根据权利要求9所述的制备方法，其特征在于，主结掩膜的厚度大于掺杂区的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710027731.9A CN106898638B (zh) | 2017-01-16 | 2017-01-16 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710027731.9A CN106898638B (zh) | 2017-01-16 | 2017-01-16 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106898638A CN106898638A (zh) | 2017-06-27 |
| CN106898638B true CN106898638B (zh) | 2019-09-10 |
Family
ID=59198505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710027731.9A Active CN106898638B (zh) | 2017-01-16 | 2017-01-16 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106898638B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452831B (zh) * | 2017-08-07 | 2019-06-14 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅探测二极管及制作方法 |
| CN108231866B (zh) * | 2017-12-07 | 2020-07-21 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
| CN109473484A (zh) * | 2018-11-21 | 2019-03-15 | 中国电子科技集团公司第十三研究所 | 一种碳化硅肖特基二极管 |
| CN110993710B (zh) * | 2019-12-30 | 2021-11-02 | 上海集成电路研发中心有限公司 | 一种单光子雪崩二极管及其制备方法 |
| CN113466649B (zh) * | 2021-06-29 | 2022-10-25 | 西安交通大学 | 一种判断浪涌电流测试中SiC MOSFET失效原因的方法 |
| CN115172470B (zh) * | 2022-06-20 | 2023-09-26 | 江苏新顺微电子股份有限公司 | 带反向放大作用的吸收二极管器件结构及制造方法 |
| CN115295614B (zh) * | 2022-10-08 | 2023-02-03 | 成都功成半导体有限公司 | 一种碳化硅jfet结构及其制备方法 |
| CN115312630B (zh) * | 2022-10-09 | 2022-12-09 | 天津英孚瑞半导体科技有限公司 | 一种具有双漂移区的雪崩光电探测器的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132173A (en) * | 1978-04-05 | 1979-10-13 | Fuji Electric Co Ltd | Schottky barrier diode |
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| US9117739B2 (en) * | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
-
2017
- 2017-01-16 CN CN201710027731.9A patent/CN106898638B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132173A (en) * | 1978-04-05 | 1979-10-13 | Fuji Electric Co Ltd | Schottky barrier diode |
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106898638A (zh) | 2017-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106898638B (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN101540343B (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN105826399A (zh) | 一种多混合结构的软快恢复二极管及其制备方法 | |
| CN103579375B (zh) | 一种SiC肖特基二极管及其制作方法 | |
| CN103022154B (zh) | 一种快速恢复二极管及制造方法 | |
| CN213459736U (zh) | 一种SiC IGBT器件 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN107256890A (zh) | 一种逆导型绝缘栅双极型晶体管及其制备方法 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN109103094B (zh) | 一种混合pin/肖特基快恢复二极管的制备方法 | |
| CN106711190A (zh) | 一种具有高性能的半导体器件及制造方法 | |
| CN107256884B (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN110534559A (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN108231866A (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN205564758U (zh) | 超低功耗半导体功率器件 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |