CN107946349A - 一种带有外延调制区的半导体装置及其制造方法 - Google Patents
一种带有外延调制区的半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN107946349A CN107946349A CN201610889084.8A CN201610889084A CN107946349A CN 107946349 A CN107946349 A CN 107946349A CN 201610889084 A CN201610889084 A CN 201610889084A CN 107946349 A CN107946349 A CN 107946349A
- Authority
- CN
- China
- Prior art keywords
- modulator zone
- layer
- lightly doped
- type
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种带有外延调制区的半导体装置及其制造方法，其特征在于：包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型外延调制区和场介质层。所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述第一导电类型外延调制区浮空于轻掺杂第一导电类型外延层之中。所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
Description
技术领域
本发明涉及功率半导体电力电子器件技术领域，具体是一种带有外延调制区的半导体装置及其制造方法。
背景技术
高电压、大功率、纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件，广泛应用于功率转换器和电源中。对于功率半导体电力电子器件，不断降低正向导通压降、提高电流密度、提高可靠性要求成为器件发展的重要趋势。
传统纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件通常采用在高浓度衬底上形成一层低浓度的外延层作为耐受电压的载体，同时该外延层也贡献了导通电阻的绝大部分，因此进一步降低正向导通压降受到限制。对于大功率纵向结构的电力电子器件，终端耐压结构通常采用保护环和场板的方式，其面积远远小于有源区，由于曲率效应，终端耐压结构的提前击穿会进一步降低器件的可靠性。
发明内容
本发明的目的是解决现有技术中，正向导通压降高、电流密度低、可靠性不足等问题。
为实现本发明目的而采用的技术方案是这样的，一种带有外延调制区的半导体装置，其特征在于：包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型外延调制区和场介质层。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述第一导电类型外延调制区浮空于轻掺杂第一导电类型外延层之中。
所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
一种带有外延调制区的半导体装置的制造方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层的沿纵向的一部分覆盖于重掺杂第一导电类型衬底层之上。
2)利用第一掩膜层形成第一导电类型外延调制区的图形,并注入第一导电类型的杂质。
3)去掉第一掩膜层的光刻胶,并覆盖轻掺杂第一导电类型外延层的沿纵向的另一部分。
4)将场介质层覆盖于轻掺杂第一导电类型外延层之上。
5)利用第二掩膜层形成闭合环形结构的第二导电类型保护环区。其环形环绕部分为有源区。
6)利用第三掩膜层刻蚀所述有源区上方的场介质层。
进一步，所述第二导电类型保护环区为闭合状的环形结构。环形包围的中间区域为有源区。
进一步，所述场介质层位于有源区外部。所述第一导电类型外延调制区位于有源区内部。
进一步，所述第一导电类型外延调制区为独立的一个连通区域或是多个独立的连通区域。
所述第一导电类型外延调制区与第二导电类型保护环区不接触。
进一步，所述场介质层还覆盖于第二导电类型保护环区之上的部分表面。
进一步，所述轻掺杂第一导电类型外延层是分前后两次工艺完成的,两次工艺之间完成第一导电类型外延调制区所需第一导电类型的杂质的注入。
进一步，在所述步骤6)后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD。
值得说明的是，在不影响所述一种带有外延调制区的半导体装置结构的前提下，上述制造方法可以根据实际生产工艺进行适当调整。
本发明的技术效果是毋庸置疑的，本发明能够进一步提高肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件的性能，具有降低正向导通压降、提高电流密度、提高可靠性等优点。
附图说明
图1为本发明实施例的新装置1剖面结构示意图；
图2为本发明实施例的新装置2剖面结构示意图；
图中：包括重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第一导电类型外延调制区22和场介质层30。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
一种带有外延调制区的半导体装置，其特征在于：包括重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第一导电类型外延调制区22和场介质层30。
所述轻掺杂第一导电类型外延层20覆盖于重掺杂第一导电类型衬底层10之上。
所述第二导电类型保护环区21覆盖于轻掺杂第一导电类型外延层20之上的部分表面。所述第二导电类型保护环区21为闭合状的环形结构。环形包围的中间区域为有源区。
所述第一导电类型外延调制区22浮空于轻掺杂第一导电类型外延层20之中。所述第一导电类型外延调制区22为独立的一个连通区域或是多个独立的连通区域。所述第一导电类型外延调制区22与第二导电类型保护环区21不接触。
所述场介质层30覆盖于轻掺杂第一导电类型外延层20之上的部分表面。所述场介质层30位于有源区外部。所述第一导电类型外延调制区22位于有源区内部。所述场介质层30还覆盖于第二导电类型保护环区21之上的部分表面。
特别的，对于100V的肖特基整流器应用，所述主要步骤中典型参数的选取为：
第一导电类型为N型，第二导电类型为P型。
N+型衬底层为掺杂浓度19次方以上的砷杂质衬底、N型外延层为杂质浓度2×1015cm-3的磷杂质外延层；所述主要步骤1)中N型外延层的沿纵向的一部分为1.5微米；所述主要步骤3)中N型外延层的沿纵向的另一部分为6微米。
P型保护环区采用剂量3×1013cm-2的硼注入后1100度退火形成；
N型外延调制区注入采用剂量3×1013cm-2、能量60KeV的磷注入；
场介质层约1微米
实施例2：
一种带有外延调制区的半导体装置的制造方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层20的沿纵向的一部分覆盖于重掺杂第一导电类型衬底层10之上。
2)利用第一掩膜层形成第一导电类型外延调制区22的图形,并注入第一导电类型的杂质。
3)去掉第一掩膜层的光刻胶,并覆盖轻掺杂第一导电类型外延层20的沿纵向的另一部分。
4)将场介质层30覆盖于轻掺杂第一导电类型外延层20之上。
5)利用第二掩膜层形成闭合环形结构的第二导电类型保护环区21。其环形环绕部分为有源区。
6)利用第三掩膜层刻蚀所述有源区上方的场介质层30。
所述轻掺杂第一导电类型外延层20是分前后两次工艺完成的,两次工艺之间完成第一导电类型外延调制区22所需第一导电类型的杂质的注入。
在步骤6)后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD。
实施例3：
采用实施例2中的制作方法制作带有外延调制区的半导体装置。其中，第一导电类型为N型，第二导电类型为P型。
特别的，对于100V的肖特基整流器应用，如图1所示，本实施例制作出的一种带有外延调制区的半导体装置，其特征在于：包括N+型衬底层10、N型外延层20、P+型保护环区21、N型外延调制区22和场介质层30。
所述N型外延层20覆盖于N+型衬底层10之上；所述N+型衬底层10为掺杂浓度19次方以上的砷杂质衬底；所述N型外延层20为杂质浓度2×1015cm-3的磷杂质外延层；
所述P型保护环区21覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构，其环绕的中间区域称为有源区。所述P型保护环区21采用剂量3×1013cm-2的硼注入后1100度退火形成；
所述N型外延调制区22浮空于N型外延层20之中；所述N型外延调制区注入采用剂量3×1013cm-2、能量60KeV的磷注入。所述N型外延调制区22是独立的一个连通区域；所述N型外延调制区22位于有源区之内；所述N型外延调制区22与P型保护环区21不接触；
所述场介质层30覆盖于N型外延层20之上的部分表面。所述场介质层30位于有源区外。所述场介质层30还覆盖于P型保护环区21之上的部分表面；所述场介质层30与N型外延调制区22不接触。所述场介质层30约1微米。
根据本实施例制作所得的100V肖特基整流器具有低正向导通压降、高电流密度、高可靠性等优点。
实施例4：
采用实施例2中的制作方法制作带有外延调制区的半导体装置。其中，第一导电类型为N型，第二导电类型为P型。
特别的，对于100V的肖特基整流器应用，如图2所示，本实施例制作出的一种带有外延调制区的半导体装置，其特征在于：包括N+型衬底层10、N型外延层20、P+型保护环区21、N型外延调制区22和场介质层30。
所述N型外延层20覆盖于N+型衬底层10之上；所述N+型衬底层10为掺杂浓度19次方以上的砷杂质衬底；所述N型外延层20为杂质浓度2×1015cm-3的磷杂质外延层；
所述P型保护环区21覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构，其环绕的中间区域称为有源区。所述P型保护环区21采用剂量3×1013cm-2的硼注入后1100度退火形成；
所述N型外延调制区22浮空于N型外延层20之中；所述N型外延调制区注入采用剂量3×1013cm-2、能量60KeV的磷注入。所述N型外延调制区22明显的是多个独立的连通区域；所述N型外延调制区22位于有源区之内；所述N型外延调制区22与P型保护环区21不接触；
所述场介质层30覆盖于N型外延层20之上的部分表面。所述场介质层30位于有源区外。所述场介质层30还覆盖于P型保护环区21之上的部分表面；所述场介质层30与N型外延调制区22不接触。所述场介质层30约1微米。
根据本实施例制作所得的100V肖特基整流器具有低正向导通压降、高电流密度、高可靠性等优点。
Claims (8)
1.一种带有外延调制区的半导体装置，其特征在于：包括重掺杂第一导电类型衬底层(10)、轻掺杂第一导电类型外延层(20)、第二导电类型保护环区(21)、第一导电类型外延调制区(22)和场介质层(30)；
所述轻掺杂第一导电类型外延层(20)覆盖于重掺杂第一导电类型衬底层(10)之上；
所述第二导电类型保护环区(21)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面；
所述第一导电类型外延调制区(22)浮空于轻掺杂第一导电类型外延层(20)之中；
所述场介质层(30)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面。
2.一种带有外延调制区的半导体装置的制造方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层(20)的沿纵向的一部分覆盖于重掺杂第一导电类型衬底层(10)之上；
2)利用第一掩膜层形成第一导电类型外延调制区(22)的图形,并注入第一导电类型的杂质；
3)去掉第一掩膜层的光刻胶,并覆盖轻掺杂第一导电类型外延层(20)的沿纵向的另一部分；
4)将场介质层(30)覆盖于轻掺杂第一导电类型外延层(20)之上；
5)利用第二掩膜层形成闭合环形结构的第二导电类型保护环区(21)；其环形环绕部分为有源区；
6)利用第三掩膜层刻蚀所述有源区上方的场介质层(30)。
3.根据权利要求1所述的一种带有外延调制区的半导体装置，其特征在于：所述第二导电类型保护环区(21)为闭合状的环形结构；环形包围的中间区域为有源区。
4.根据权利要求1或3的一种带有外延调制区的半导体装置，其特征在于：所述场介质层(30)位于有源区外部；所述第一导电类型外延调制区(22)位于有源区内部。
5.根据权利要求1所述的一种带有外延调制区的半导体装置，其特征在于：所述第一导电类型外延调制区(22)为独立的一个连通区域或是多个独立的连通区域；
所述第一导电类型外延调制区(22)与第二导电类型保护环区(21)不接触。
6.根据权利要求1所述的一种带有外延调制区的半导体装置，其特征在于：所述场介质层(30)还覆盖于第二导电类型保护环区(21)之上的部分表面。
7.根据权利要求2所述的一种带有外延调制区的半导体装置的制造方法，其特征在于：所述轻掺杂第一导电类型外延层(20)是分前后两次工艺完成的,两次工艺之间完成第一导电类型外延调制区(22)所需第一导电类型的杂质的注入。
8.根据权利要求1所述的一种带有外延调制区的半导体装置，其特征在于：在所述步骤6)后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610889084.8A CN107946349A (zh) | 2016-10-12 | 2016-10-12 | 一种带有外延调制区的半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610889084.8A CN107946349A (zh) | 2016-10-12 | 2016-10-12 | 一种带有外延调制区的半导体装置及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107946349A true CN107946349A (zh) | 2018-04-20 |
Family
ID=61928215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610889084.8A Pending CN107946349A (zh) | 2016-10-12 | 2016-10-12 | 一种带有外延调制区的半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946349A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110556427A (zh) * | 2019-08-07 | 2019-12-10 | 南京芯舟科技有限公司 | 半导体器件及其结边缘区 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572580A (en) * | 1980-06-05 | 1982-01-07 | Mitsubishi Electric Corp | Semiconductor device |
| JPH0864845A (ja) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| JPH10117000A (ja) * | 1996-10-11 | 1998-05-06 | Rohm Co Ltd | ショットキーバリア半導体装置およびその製法 |
| CN206322701U (zh) * | 2016-10-12 | 2017-07-11 | 重庆中科渝芯电子有限公司 | 一种带有外延调制区的半导体装置 |
-
2016
- 2016-10-12 CN CN201610889084.8A patent/CN107946349A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572580A (en) * | 1980-06-05 | 1982-01-07 | Mitsubishi Electric Corp | Semiconductor device |
| JPH0864845A (ja) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| JPH10117000A (ja) * | 1996-10-11 | 1998-05-06 | Rohm Co Ltd | ショットキーバリア半導体装置およびその製法 |
| CN206322701U (zh) * | 2016-10-12 | 2017-07-11 | 重庆中科渝芯电子有限公司 | 一种带有外延调制区的半导体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110556427A (zh) * | 2019-08-07 | 2019-12-10 | 南京芯舟科技有限公司 | 半导体器件及其结边缘区 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735968B2 (en) | Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing | |
| CN102623454B (zh) | 具有电磁干扰滤波器的垂直瞬态电压抑制器 | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US20090114969A1 (en) | Silicon carbide semiconductor device and related manufacturing method | |
| JP6649183B2 (ja) | 半導体装置 | |
| CN206041966U (zh) | 半导体器件和半导体部件 | |
| US10062746B2 (en) | Semiconductor rectifier and manufacturing method thereof | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN104393056B (zh) | 一种积累型二极管 | |
| TWI591792B (zh) | 靜電放電裝置及其製造方法 | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN206322701U (zh) | 一种带有外延调制区的半导体装置 | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| US9496332B1 (en) | Semiconductor device | |
| CN111697057A (zh) | 半导体结构及其制造方法 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN107946349A (zh) | 一种带有外延调制区的半导体装置及其制造方法 | |
| CN104253154A (zh) | 一种具有内置二极管的igbt及其制造方法 | |
| CN108336129B (zh) | 超级结肖特基二极管与其制作方法 | |
| JP3468571B2 (ja) | 半導体装置 | |
| CN216793696U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN206322702U (zh) | 一种带有衬底埋层的半导体装置 | |
| CN107946350A (zh) | 一种带有衬底埋层的半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |