CN107946350A - 一种带有衬底埋层的半导体装置及其制造方法 - Google Patents

一种带有衬底埋层的半导体装置及其制造方法 Download PDF

Info

Publication number
CN107946350A
CN107946350A CN201610890158.XA CN201610890158A CN107946350A CN 107946350 A CN107946350 A CN 107946350A CN 201610890158 A CN201610890158 A CN 201610890158A CN 107946350 A CN107946350 A CN 107946350A
Authority
CN
China
Prior art keywords
layer
buried regions
covered
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610890158.XA
Other languages
English (en)
Inventor
陈文锁
欧宏旗
钟怡
杨婵
张培健
刘建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHONGQING ZHONGKE YUXIN ELECTRONIC Co Ltd
Original Assignee
CHONGQING ZHONGKE YUXIN ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHONGQING ZHONGKE YUXIN ELECTRONIC Co Ltd filed Critical CHONGQING ZHONGKE YUXIN ELECTRONIC Co Ltd
Priority to CN201610890158.XA priority Critical patent/CN107946350A/zh
Publication of CN107946350A publication Critical patent/CN107946350A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种带有衬底埋层的半导体装置及其制造方法，其特征在于，包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型衬底埋层和场介质层。所述第一导电类型衬底埋层覆盖于重掺杂第一导电类型衬底层之上的部分表面。所述轻掺杂第一导电类型外延层覆盖于第一导电类型衬底埋层之上。所述轻掺杂第一导电类型外延层还覆盖于重掺杂第一导电类型衬底层之上的部分表面。所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。

Description

一种带有衬底埋层的半导体装置及其制造方法
技术领域
本发明涉及功率半导体电力电子器件技术领域，具体是一种带有衬底埋层的半导体装置及其制造方法。
背景技术
高电压、大功率、纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件，广泛应用于功率转换器和电源中。对于功率半导体电力电子器件，不断降低正向导通压降、提高电流密度、提高可靠性要求成为器件发展的重要趋势。
传统纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件通常采用在高浓度衬底上形成一层低浓度的外延层作为耐受电压的载体，同时该外延层也贡献了导通电阻的绝大部分，因此进一步降低正向导通压降受到限制。同时，外延层和衬底层的高杂质浓度差也容易导致低的可靠性。
对于大功率纵向结构的电力电子器件，终端耐压结构通常采用保护环和场板的方式，其面积远远小于有源区，由于曲率效应，终端耐压结构的提前击穿会进一步降低器件的可靠性。
发明内容
本发明的目的是解决现有技术中，正向导通压降高、电流密度低和可靠性不足等问题。
为实现本发明目的而采用的技术方案是这样的，一种带有衬底埋层的半导体装置，其特征在于，包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型衬底埋层和场介质层。
所述第一导电类型衬底埋层覆盖于重掺杂第一导电类型衬底层之上的部分表面。
所述轻掺杂第一导电类型外延层覆盖于第一导电类型衬底埋层之上。所述轻掺杂第一导电类型外延层还覆盖于重掺杂第一导电类型衬底层之上的部分表面。
所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
一种带有衬底埋层的半导体装置的制造方法，其特征在于，包括以下步骤：
1)利用第一掩膜层形成第一导电类型衬底埋层的图形,并注入第一导电类型的杂质。
2)将轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
3)将场介质层覆盖于轻掺杂第一导电类型外延层之上。
4)利用第二掩膜层形成闭合环形结构的第二导电类型保护环区。其环形环绕部分为有源区。
5)利用第三掩膜层刻蚀所述有源区上方的场介质层。
进一步，所述第二导电类型保护环区为闭合状的环形结构。环形包围的中间区域为有源区。
进一步，所述场介质层位于有源区外部。所述第一导电类型衬底埋层位于有源区内部。
进一步，所述第一导电类型衬底埋层为一个独立的连通区域或多个独立的连通区域。
所述第一导电类型衬底埋层与第二导电类型保护环区不接触。
进一步，所述场介质层还覆盖于第二导电类型保护环区之上的部分表面。
进一步，在所述步骤5)后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD。
本发明的技术效果是毋庸置疑的,本发明进一步提高肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件的性能：具有降低正向导通压降、提高电流密度、提高可靠性等优点。
附图说明
图1为本发明实施例的新装置1剖面结构示意图；
图2为本发明实施例的新装置2剖面结构示意图；
图中：重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第一导电类型衬底埋层22和场介质层30。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
一种带有衬底埋层的半导体装置，其特征在于，包括重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第一导电类型衬底埋层22和场介质层30。
所述第一导电类型衬底埋层22覆盖于重掺杂第一导电类型衬底层10之上的部分表面。
所述第一导电类型衬底埋层22为一个独立的连通区域或多个独立的连通区域。所述第一导电类型衬底埋层22与第二导电类型保护环区21不接触。
所述轻掺杂第一导电类型外延层20覆盖于第一导电类型衬底埋层22之上。所述轻掺杂第一导电类型外延层20还覆盖于重掺杂第一导电类型衬底层10之上的部分表面。
所述第二导电类型保护环区21覆盖于轻掺杂第一导电类型外延层20之上的部分表面。所述第二导电类型保护环区21为闭合状的环形结构。环形包围的中间区域为有源区。
所述场介质层30覆盖于轻掺杂第一导电类型外延层20之上的部分表面。所述场介质层30位于有源区外部。所述第一导电类型衬底埋层22位于有源区内部。所述场介质层30还覆盖于第二导电类型保护环区21之上的部分表面。
特别的，对于100V的肖特基整流器应用，所述主要步骤中典型参数的选取为：
第一导电类型为N型，第二导电类型为P型。
N+型衬底层为掺杂浓度19次方以上的砷杂质衬底、N型外延层为杂质浓度2×1015cm-3的磷杂质外延层，厚度为7.5微米；
P型保护环区采用剂量3×1013cm-2的硼注入后1100度退火形成；
N型衬底埋层注入采用剂量3×1015cm-2、能量60KeV的磷注入；场介质层约1微米。
实施例2：
制作实施例1中的一种带有衬底埋层的半导体装置，其特征在于，包括以下步骤：
1)利用第一掩膜层形成第一导电类型衬底埋层22的图形,并注入第一导电类型的杂质。
2)将轻掺杂第一导电类型外延层20覆盖于重掺杂第一导电类型衬底层10之上。
3)将场介质层30覆盖于轻掺杂第一导电类型外延层20之上。
4)利用第二掩膜层形成闭合环形结构的第二导电类型保护环区21。其环形环绕部分为有源区。
5)利用第三掩膜层刻蚀所述有源区上方的场介质层30。
在步骤5)后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD
实施例3：
采用实施例2中的制作方法制作带有衬底埋层的半导体装置。其中，第一导电类型为N型，第二导电类型为P型。
特别的，对于100V的肖特基整流器应用，如图1所示，本实施例制作出的一种带有衬底埋层的半导体装置，其特征在于：包括N+型衬底层10、N型外延层20、P+型保护环区21、N型衬底埋层22和场介质层30。
所述P型保护环区21覆盖于N型外延层20的部分区域。P型保护环区21是闭合的环形结构，其环绕的中间区域称为有源区。所述P型保护环区21采用剂量3×1013cm-2的硼注入后1100度退火形成；
所述N型衬底埋层22覆盖于N+型衬底层10之上；所述N型衬底埋层注入采用剂量3×1015cm-2、能量60KeV的磷注入。所述N型衬底埋层22是一个独立的连通区域；所述N型衬底埋层22位于有源区之内；所述N型衬底埋层22与P型保护环区21不接触；
所述N型外延层20覆盖于N+型衬底层10之上的部分表面，还覆盖于N型衬底埋层22之上；所述N+型衬底层10为掺杂浓度19次方以上的砷杂质衬底；所述N型外延层20为杂质浓度2×1015cm-3的磷杂质外延层；
所述场介质层30覆盖于N型外延层20之上的部分表面。所述场介质层30位于有源区外。所述场介质层30还覆盖于P型保护环区21之上的部分表面；所述场介质层30与N型衬底埋层22不接触。所述场介质层30约1微米。
根据本实施例制作所得的100V肖特基整流器具有低正向导通压降、高电流密度、高可靠性等优点。
实施例4：
采用实施例2中的制作方法制作带有衬底埋层的半导体装置。其中，第一导电类型为N型，第二导电类型为P型。
特别的，对于100V的肖特基整流器应用，如图2所示，本实施例制作出的一种带有衬底埋层的半导体装置，其特征在于：包括N+型衬底层10、N型外延层20、P+型保护环区21、N型衬底埋层22和场介质层30。
所述P型保护环区21覆盖于N型外延层20的部分区域。P型保护环区21是闭合的环形结构，其环绕的中间区域称为有源区。所述P型保护环区21采用剂量3×1013cm-2的硼注入后1100度退火形成；
所述N型衬底埋层22覆盖于N+型衬底层10之上；所述N型衬底埋层注入采用剂量3×1015cm-2、能量60KeV的磷注入。所述N型衬底埋层22明显的是多个独立的连通区域；所述N型衬底埋层22位于有源区之内；所述N型衬底埋层22与P型保护环区21不接触；
所述N型外延层20覆盖于N+型衬底层10之上的部分表面，还覆盖于N型衬底埋层22之上；所述N+型衬底层10为掺杂浓度19次方以上的砷杂质衬底；所述N型外延层20为杂质浓度2×1015cm-3的磷杂质外延层；
所述场介质层30覆盖于N型外延层20之上的部分表面。所述场介质层30位于有源区外。所述场介质层30还覆盖于P型保护环区21之上的部分表面；所述场介质层30与N型衬底埋层22不接触。所述场介质层30约1微米。
根据本实施例制作所得的100V肖特基整流器具有低正向导通压降、高电流密度、高可靠性等优点。

Claims (7)

1.一种带有衬底埋层的半导体装置，其特征在于，包括重掺杂第一导电类型衬底层（10）、轻掺杂第一导电类型外延层（20）、第二导电类型保护环区（21）、第一导电类型衬底埋层（22）和场介质层（30）；
所述第一导电类型衬底埋层（22）覆盖于重掺杂第一导电类型衬底层（10）之上的部分表面；
所述轻掺杂第一导电类型外延层（20）覆盖于第一导电类型衬底埋层（22）之上；所述轻掺杂第一导电类型外延层（20）还覆盖于重掺杂第一导电类型衬底层（10）之上的部分表面；
所述第二导电类型保护环区（21）覆盖于轻掺杂第一导电类型外延层（20）之上的部分表面；
所述场介质层（30）覆盖于轻掺杂第一导电类型外延层（20）之上的部分表面。
2.一种带有衬底埋层的半导体装置的制造方法，其特征在于，包括以下步骤：
1）利用第一掩膜层形成第一导电类型衬底埋层（22）的图形,并注入第一导电类型的杂质；
2）将轻掺杂第一导电类型外延层（20）覆盖于重掺杂第一导电类型衬底层（10）之上；
3）将场介质层（30）覆盖于轻掺杂第一导电类型外延层（20）之上；
4）利用第二掩膜层形成闭合环形结构的第二导电类型保护环区（21）；其环形环绕部分为有源区；
5）利用第三掩膜层刻蚀所述有源区上方的场介质层（30）。
3.根据权利要求1所述的一种带有衬底埋层的半导体装置，其特征在于：所述第二导电类型保护环区（21）为闭合状的环形结构；环形包围的中间区域为有源区。
4.根据权利要求1或3所述的一种带有衬底埋层的半导体装置，其特征在于：所述场介质层（30）位于有源区外部；所述第一导电类型衬底埋层（22）位于有源区内部。
5.根据权利要求1所述的一种带有衬底埋层的半导体装置，其特征在于：所述第一导电类型衬底埋层（22）为一个独立的连通区域或多个独立的连通区域；
所述第一导电类型衬底埋层（22）与第二导电类型保护环区（21）不接触。
6.根据权利要求1所述的一种带有衬底埋层的半导体装置，其特征在于：所述场介质层（30）还覆盖于第二导电类型保护环区（21）之上的部分表面。
7.根据权利要求2所述的一种带有衬底埋层的半导体装置的制造方法，其特征在于：在所述步骤5）后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD。
CN201610890158.XA 2016-10-12 2016-10-12 一种带有衬底埋层的半导体装置及其制造方法 Pending CN107946350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610890158.XA CN107946350A (zh) 2016-10-12 2016-10-12 一种带有衬底埋层的半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610890158.XA CN107946350A (zh) 2016-10-12 2016-10-12 一种带有衬底埋层的半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN107946350A true CN107946350A (zh) 2018-04-20

Family

ID=61928354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610890158.XA Pending CN107946350A (zh) 2016-10-12 2016-10-12 一种带有衬底埋层的半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN107946350A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115731A1 (zh) * 2021-12-20 2023-06-29 长鑫存储技术有限公司 保护环及其形成方法、半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10117000A (ja) * 1996-10-11 1998-05-06 Rohm Co Ltd ショットキーバリア半導体装置およびその製法
JP2004327530A (ja) * 2003-04-22 2004-11-18 Sanyo Electric Co Ltd 半導体装置の埋込み層形成方法、ショットキーバリアダイオードおよびその製造方法
CN206322702U (zh) * 2016-10-12 2017-07-11 重庆中科渝芯电子有限公司 一种带有衬底埋层的半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10117000A (ja) * 1996-10-11 1998-05-06 Rohm Co Ltd ショットキーバリア半導体装置およびその製法
JP2004327530A (ja) * 2003-04-22 2004-11-18 Sanyo Electric Co Ltd 半導体装置の埋込み層形成方法、ショットキーバリアダイオードおよびその製造方法
CN206322702U (zh) * 2016-10-12 2017-07-11 重庆中科渝芯电子有限公司 一种带有衬底埋层的半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115731A1 (zh) * 2021-12-20 2023-06-29 长鑫存储技术有限公司 保护环及其形成方法、半导体结构

Similar Documents

Publication Publication Date Title
US10396065B2 (en) Semiconductor device having a temperature-detecting diode
US9202940B2 (en) Semiconductor device
US8735968B2 (en) Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
US9548294B2 (en) Semiconductor device with temperature-detecting diode
US20150144965A1 (en) Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
JP2012195324A (ja) 高耐圧半導体装置
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
CN107946374A (zh) 一种带有表面杂质浓度调节区的肖特基整流器及制造方法
CN206322701U (zh) 一种带有外延调制区的半导体装置
CN104617094A (zh) 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法
TW201535722A (zh) 半導體裝置
CN107946350A (zh) 一种带有衬底埋层的半导体装置及其制造方法
CN206322702U (zh) 一种带有衬底埋层的半导体装置
TW201711164A (zh) 半導體裝置
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
WO2022178914A1 (zh) 一种肖特基二极管及其制备方法
CN107946349A (zh) 一种带有外延调制区的半导体装置及其制造方法
US20160104614A1 (en) Semiconductor Device and a Method of Manufacturing Same
CN206179874U (zh) 一种浅埋层高压肖特基整流器
CN107204336A (zh) 一种高效整流器及其制造方法
CN206179873U (zh) 一种带有表面杂质浓度调节区的肖特基整流器
CN103378178B (zh) 一种具有沟槽结构肖特基半导体装置及其制备方法
CN103378170A (zh) 一种具有超级结肖特基半导体装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination