CN101916779A - 可完全消除衬底辅助耗尽效应的soi超结ldmos结构 - Google Patents

可完全消除衬底辅助耗尽效应的soi超结ldmos结构 Download PDF

Info

Publication number
CN101916779A
CN101916779A CN2010102316617A CN201010231661A CN101916779A CN 101916779 A CN101916779 A CN 101916779A CN 2010102316617 A CN2010102316617 A CN 2010102316617A CN 201010231661 A CN201010231661 A CN 201010231661A CN 101916779 A CN101916779 A CN 101916779A
Authority
CN
China
Prior art keywords
layer
region
super junction
depletion effect
completely eliminating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102316617A
Other languages
English (en)
Other versions
CN101916779B (zh
Inventor
程新红
何大伟
王中健
徐大伟
宋朝瑞
俞跃辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Shanghai Simgui Technology Co Ltd filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201010231661A priority Critical patent/CN101916779B/zh
Publication of CN101916779A publication Critical patent/CN101916779A/zh
Application granted granted Critical
Publication of CN101916779B publication Critical patent/CN101916779B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，该结构包括底层硅膜，导电层，埋氧层，有源区，沟槽隔离结构，电极；底层硅膜位于该结构的最底层；导电层位于底层硅膜的上表面，包括电荷引导层和生长于电荷引导层的上、下表面的阻挡层；埋氧层位于导电层的上表面；有源区包括源区、沟道区、漏区、漂移区、位于沟道区上表面的栅区、位于栅区与沟道区之间的栅氧化层；漂移区由交替排布的n型柱区和p型柱区构成；沟槽隔离结构位于有源区周围；电极包括源极、栅极、漏极、从导电层引出的导电极。本发明可以将积聚在埋氧层下界面处的电荷释放，完全消除衬底辅助耗尽效应，提高器件的击穿电压。

Description

可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构
技术领域
本发明属于微电子领域，涉及一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构。
背景技术
LDMOS(Lateral Double-diffused MOSFET)是高压集成电路(High VoltageIntegrated Circuit，HVIC)和功率集成电路(Power Integrated Circuit，PIC)的关键技术。其主要特征在于沟道区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂移区掺杂类型与漏端一致，通过加入漂移区，可以起到分担击穿电压的作用。
超结LDMOS是一种改进型LDMOS，即传统LDMOS的低掺杂N型漂移区被一组交替排布的n型柱区和p型柱区所取代。理论上，由于p/n柱区之间的电荷补偿，超结LDMOS可以获得很高的击穿电压，而高掺杂的N型柱区则可以获得很低的导通电阻，因此超结器件可以在击穿电压和导通电阻之间取得一个很好的平衡。不过，由于衬底辅助耗尽效应(substrate-assisted depletion effects)的存在，降低了超结LDMOS器件的击穿电压。
衬底辅助耗尽效应是指横向的超结由于受到纵向电场的影响，使超结中对称的p/n柱区不能同时被完全耗尽，其本质在于p/n柱区之间的电荷平衡被打破。对于SOI衬底来说，在关态下，由于衬底的背栅作用，非均匀分布的电荷在纵向电场的作用下积累在埋氧层和底层硅膜的界面处，加大了p/n柱区之间的电荷差，导致p/n柱区无法在理论计算的击穿电压下同时完全耗尽。
为了消除SJ LDMOS(Super Junction Lateral Double-diffused MOSFET)的衬底辅助耗尽效应，通常有两种选择：
第一种是使用完全绝缘的衬底。比如使用蓝宝石衬底，或者将SOI衬底刻蚀掉然后在掏空的腔体内填充环氧树脂。这种方法可以完全消除衬底辅助耗尽效应，但其工艺复杂，过薄的硅层提高了器件的开态电阻。
第二种是将SJ LDMOS器件制作在普通衬底上(体硅、SOI等)，通过各种方式平衡柱区之间的电荷平衡，比如设计成锥形超结，控制柱区宽度，糅合SJ和RESURF结构，引入缓冲层等。其缺点是柱区杂质分布不可控，无法实现整个漂移区的电荷平衡。
发明内容
本发明所要解决的技术问题是：提供一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构。
为解决上述技术问题，本发明采用如下技术方案。
一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，该结构包括底层硅膜，导电层，埋氧层，有源区，沟槽隔离结构，电极；所述底层硅膜位于所述结构的最底层；所述导电层位于所述底层硅膜的上表面，包括电荷引导层和阻挡层，所述阻挡层生长于电荷引导层的上、下表面；所述埋氧层位于所述导电层的上表面；所述有源区包括源区、沟道区、漏区、漂移区、位于沟道区上表面的栅区以及位于栅区与沟道区之间的栅氧化层；所述漂移区由交替排布的n型柱区和p型柱区构成；所述沟槽隔离结构位于有源区周围；所述电极包括从源区引出的源极、从栅区引出的栅极、从漏区引出的漏极以及从导电层引出的导电极。
作为本发明的一种优选方案，所述电荷引导层为熔点高于1000℃，且在900℃环境下难以扩散的金属导电层。
作为本发明的另一种优选方案，所述电荷引导层为非金属的良导体层。
作为本发明的再一种优选方案，所述电荷引导层的材料为铜；所述阻挡层的材料为氮化钽。
作为本发明的再一种优选方案，所述阻挡层的厚度为70～80埃。
本发明的有益效果在于：本发明通过在SOI埋氧层下引入一层导电层，将积聚在埋氧层下界面处的电荷释放，消除纵向电场对p/n柱区电荷平衡的影响，进而完全消除衬底辅助耗尽效应，提高器件的击穿电压。
附图说明
图1为埋氧层下引入导电层的SOI衬底结构示意图；
图2为本发明所述的可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构的部分结构示意图；
图3为本发明所述的可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构示意图。
主要组件符号说明：
1、导电极；                    2、源极；
3、栅极；                      4、栅区；
5、N型柱区；                   6、P型柱区；
7、漏极；                      8、沟槽隔离结构；
9、埋氧层；                    10、导电层；
11、体接触区；                 12、源区；
13、沟道区；                   14、栅氧化层；
15、漂移区；                   16、漏区。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细说明。
实施例一
本实施例提供一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，如图1至3所示，该结构包括底层硅膜，导电层10，埋氧层9，有源区，沟槽隔离结构8，电极；所述底层硅膜位于所述结构的最底层；所述导电层10位于所述底层硅膜的上表面，包括电荷引导层和阻挡层，所述阻挡层生长于电荷引导层的上、下表面；所述埋氧层9位于所述导电层10的上表面；所述有源区包括源区12、沟道区13、漏区16、漂移区15、位于沟道区13上表面的栅区4以及位于栅区4与沟道区13之间的栅氧化层14；所述漂移区15由交替排布的n型柱区和p型柱区构成；所述沟槽隔离结构8位于有源区周围；所述电极包括从源区12引出的源极2、从栅区4引出的栅极3、从漏区16引出的漏极7以及从导电层10引出的导电极1。
所述电荷引导层为熔点高于1000℃，且在900℃环境下难以扩散的金属导电层，或非金属的良导体层。所述电荷引导层的材料为铜；所述阻挡层的材料为氮化钽。所述阻挡层的厚度为70～80埃。针对不同的金属可选择不同的阻挡层。
本发明通过在SOI埋氧层下引入一层导电层，将积聚在埋氧层下界面处的电荷释放，消除纵向电场对p/n柱区电荷平衡的影响，进而完全消除衬底辅助耗尽效应，提高器件的击穿电压。
实施例二
本实施例提供一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构的制作工艺，该工艺包括以下步骤：
1、利用键合工艺实现SOI埋氧层下的导电层；
导电层的制作过程为：
(1)在第一体硅片上淀积一层氮化钽阻挡层(约75埃)，然后淀积一层金属铜，金属铜的厚度为目标金属导电层厚度的1/2；
(2)在第二体硅片上热氧化形成二氧化硅层，然后淀积一层氮化钽阻挡层(约75埃)，最后淀积一层金属铜，金属铜的厚度为目标金属导电层厚度的1/2；
(3)通过金属键合技术将第一体硅片和第二体硅片键合；
(4)利用注氢剥离技术将第二体硅片背部的硅材料进行减薄，其厚度减薄至所需的SOI顶层硅膜厚度。
2、利用STI技术对有源区进行沟槽隔离；
3、热氧化形成栅氧化层；
4、利用多次离子注入方式掺杂形成p阱；
5、淀积多晶硅，掺杂，光刻多晶硅，形成栅区；
6、依次采用多次离子注入的方式形成交替排布的n型柱区和p型柱区；
7、依次采用离子注入方式形成体接触区、源区、漏区；
8、LTO(Low temperature Oxidation，低温氧化工艺)方式生长二氧化硅，覆盖整个有源区；
9、利用湿法腐蚀的方法刻蚀出二氧化硅窗口，见硅层停止腐蚀；
10、淀积金属，光刻，引出栅极、源极、漏极、导电极；
11、淀积氮化硅，生成钝化层。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。

Claims (5)

1.一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，其特征在于，所述结构包括：
底层硅膜，位于所述结构的最底层；
导电层，位于所述底层硅膜的上表面，包括电荷引导层和阻挡层，所述阻挡层生长于电荷引导层的上、下表面；
埋氧层，位于所述导电层的上表面；
有源区，包括源区、沟道区、漏区、漂移区、位于沟道区上表面的栅区以及位于栅区与沟道区之间的栅氧化层；所述漂移区由交替排布的n型柱区和p型柱区构成；
沟槽隔离结构，位于有源区周围；
电极，包括从源区引出的源极、从栅区引出的栅极、从漏区引出的漏极以及从导电层引出的导电极。
2.根据权利要求1所述的可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，其特征在于：所述电荷引导层为熔点高于1000℃，且在900℃环境下难以扩散的金属导电层。
3.根据权利要求1所述的可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，其特征在于：所述电荷引导层为非金属的良导体层。
4.根据权利要求1所述的可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，其特征在于：所述电荷引导层的材料为铜；所述阻挡层的材料为氮化钽。
5.根据权利要求1所述的可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，其特征在于：所述阻挡层的厚度为70～80埃。
CN201010231661A 2010-07-20 2010-07-20 可完全消除衬底辅助耗尽效应的soi超结ldmos结构 Expired - Fee Related CN101916779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010231661A CN101916779B (zh) 2010-07-20 2010-07-20 可完全消除衬底辅助耗尽效应的soi超结ldmos结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010231661A CN101916779B (zh) 2010-07-20 2010-07-20 可完全消除衬底辅助耗尽效应的soi超结ldmos结构

Publications (2)

Publication Number Publication Date
CN101916779A true CN101916779A (zh) 2010-12-15
CN101916779B CN101916779B (zh) 2012-10-03

Family

ID=43324236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010231661A Expired - Fee Related CN101916779B (zh) 2010-07-20 2010-07-20 可完全消除衬底辅助耗尽效应的soi超结ldmos结构

Country Status (1)

Country Link
CN (1) CN101916779B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130176A (zh) * 2010-12-31 2011-07-20 中国科学院上海微系统与信息技术研究所 一种具有缓冲层的soi超结ldmos器件
CN102867845A (zh) * 2012-09-27 2013-01-09 东南大学 一种n型纵向高耐压的横向双扩散金属氧化物半导体晶体管
CN102867844A (zh) * 2012-09-27 2013-01-09 东南大学 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管
CN103745997A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 带有超结结构的高压晶体管及其制备方法
CN103745995A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 具有超结结构的横向功率器件及制作方法
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN105977303A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 用于薄膜soi结构的ldmos器件结构
CN107681003A (zh) * 2017-09-11 2018-02-09 西安电子科技大学 一种具有多环电场调制衬底的元素半导体横向超结双扩散晶体管
WO2020088591A1 (zh) * 2018-10-31 2020-05-07 无锡华润上华科技有限公司 Ldmos器件及提升其热载流子注入效应寿命的方法
CN114171582A (zh) * 2021-12-07 2022-03-11 杭州电子科技大学温州研究院有限公司 一种具有三角形埋层的绝缘层上硅ldmos晶体管
CN114171582B (zh) * 2021-12-07 2024-07-05 杭州电子科技大学温州研究院有限公司 一种具有三角形埋层的绝缘层上硅ldmos晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903421B1 (en) * 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
CN1661812A (zh) * 2004-02-24 2005-08-31 崇贸科技股份有限公司 具有隔离结构的高电压ldmos晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903421B1 (en) * 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
CN1661812A (zh) * 2004-02-24 2005-08-31 崇贸科技股份有限公司 具有隔离结构的高电压ldmos晶体管

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130176A (zh) * 2010-12-31 2011-07-20 中国科学院上海微系统与信息技术研究所 一种具有缓冲层的soi超结ldmos器件
CN102130176B (zh) * 2010-12-31 2012-11-14 中国科学院上海微系统与信息技术研究所 一种具有缓冲层的soi超结ldmos器件
CN102867845A (zh) * 2012-09-27 2013-01-09 东南大学 一种n型纵向高耐压的横向双扩散金属氧化物半导体晶体管
CN102867844A (zh) * 2012-09-27 2013-01-09 东南大学 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管
CN103745997A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 带有超结结构的高压晶体管及其制备方法
CN103745995A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 具有超结结构的横向功率器件及制作方法
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN105977303A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 用于薄膜soi结构的ldmos器件结构
CN107681003A (zh) * 2017-09-11 2018-02-09 西安电子科技大学 一种具有多环电场调制衬底的元素半导体横向超结双扩散晶体管
WO2020088591A1 (zh) * 2018-10-31 2020-05-07 无锡华润上华科技有限公司 Ldmos器件及提升其热载流子注入效应寿命的方法
CN114171582A (zh) * 2021-12-07 2022-03-11 杭州电子科技大学温州研究院有限公司 一种具有三角形埋层的绝缘层上硅ldmos晶体管
CN114171582B (zh) * 2021-12-07 2024-07-05 杭州电子科技大学温州研究院有限公司 一种具有三角形埋层的绝缘层上硅ldmos晶体管

Also Published As

Publication number Publication date
CN101916779B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN101916728B (zh) 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺
CN101916779B (zh) 可完全消除衬底辅助耗尽效应的soi超结ldmos结构
CN101536163B (zh) 电荷平衡场效应晶体管
CN102270663B (zh) 具有超结结构的平面型功率mosfet器件及其制造方法
US8829608B2 (en) Semiconductor device
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
US8698237B2 (en) Superjunction LDMOS and manufacturing method of the same
CN102130012A (zh) Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法
CN101916780A (zh) 一种具有多层超结结构的ldmos器件
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN103489916A (zh) 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法
CN104733457B (zh) 半导体元件及其制造方法
CN105027290B (zh) 自适应电荷平衡的mosfet技术
CN104659090B (zh) Ldmos器件及制造方法
CN102610641A (zh) 高压ldmos器件及其制造方法
CN101916729A (zh) 具有多层超结结构的soi ldmos器件制作方法
CN105826360B (zh) 沟槽型半超结功率器件及其制作方法
CN102088030A (zh) 横向双扩散金属氧化物半导体场效应管及其制造方法
CN102130176B (zh) 一种具有缓冲层的soi超结ldmos器件
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
CN108807502A (zh) 一种nldmos器件和ldmos功率器件的制造方法
CN202205755U (zh) 具有超结结构的平面型功率mosfet器件
CN105140289A (zh) N型ldmos器件及工艺方法
CN102637744B (zh) Soi横向超结功率mosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20180720

CF01 Termination of patent right due to non-payment of annual fee