CN2836241Y - 可集成的高压p型ldmos晶体管结构 - Google Patents

Abstract

本实用新型发明公开了一种可集成的高压LDMOS晶体管结构。该结构采用在P型衬底1与N型外延层3之间设有埋层2，在N型外延层上设的源、漏区之间设有场氧化层9作为厚栅氧化层，该厚栅氧化层上设有N型多晶硅栅8，其延长部分为场板12；在漏区内设有低浓度P型区5，该P型区里设有P+区7D，该P+区的两边均设有P型漂移区4D，源区中间设有N+接触区6，该N+接触区的两边均设有P+区7S，每个P+区的一边各设有P型漂移区4S。具有击穿电压高的优点，可用于高压功率集成电路。

Description

可集成的高压P型LDMOS晶体管结构

技术领域

本实用新型是一种应用于高压功率集成电路的可集成的外延工艺的高压P型LDMOS晶体管的结构设计，可用于高压功率集成电路。

背景技术

目前，高压功率集成电路技术得到广泛的应用与发展，如应用于自动测试设备、电话总局开关、线性功率集成电路、电机控制、功率控制、集成高压运放、平板显示的驱动等领域。

在高压功率集成电路中，一般把高压功率器件和低压数字或者模拟电路集成在同一块芯片上，因此要求高压器件在制造工艺上要兼容，且希望在高压器件不要占据太大的面积的情况下性能达到电路的要求，因此，高压器件的设计的好坏将直接影响芯片性能的优劣。LDMOS晶体管是高频高压及小电流的横向沟道多子器件，具有较高的击穿电压(几百伏)和较短的开关时间(纳秒级)等特点，可以满足功率集成电路中高压器件的要求。

国内对于高压LDMOS晶体管作了一些研究，提出了一些新的结构，但是大部分都集中在非外延工艺上。例如专利申请号为：02112705的公开的就是一种可兼容标准体硅低压CMOS工艺的平板显示驱动芯片用的LDMOS晶体管，其结构是在P型衬底上制备深N型阱，在该深N型阱内制备P型漂移区，但由于这种结构在工艺实现时要扩散很深的阱难度较大，因此要做到100V以上耐压的器件比较困难。

而外延LDMOS晶体管的负载电流在LDMOS晶体管中沿沟道和漂移区横向流动至接触点，与硅表面平行，因此可获得比较高的耐压无需很厚的外延层，深扩与隔离的难度降低，但是用目前这种已有的LDMOS晶体管结构要实现集成，在工艺上有一定的困难。

实用新型的内容

本实用新型的目的是提供一种可集成的高压P型LDMOS晶体管结构及其制备方法，以解决LDMOS晶体管的集成问题。

本实用新型的目的是这样实现的：

本实用新型的器件是在P型衬底上设有N型外延，在N型外延上设有漏区与源区，在P型衬底与N型外延之间设有埋层，在源、漏区之间设有场氧化层作为厚栅氧化层，该厚栅氧化层上设有N型多晶硅栅；在漏区内设有低浓度P型区，该P型区里设有重掺杂的P+区，该P+区的两边均设有漏区的P型漂移区；源区中间设有重掺杂的N+接触区，该N+接触区的两边均设有重掺杂的P+区，每个P+区的一边各设有源区的P型漂移区。

上述P型LDMOS晶体管结构，其中多晶硅栅的延长部分做为场板，以实现在不增加掩膜板的情况下提高耐压。

本实用新型具有如下优点

1、本实用新型由于用较低掺杂浓度P场注入层作为LDMOS晶体管的源区，漏区的漂移区，因而可以很好地提高器件的耐压，器件的横向耐压值主要取决于漂移区的长度和浓度。

2.本实用新型由于采用延长多晶硅栅做场板，可在不增加掩膜板的情况下提高耐压。

3.本实用新型由于在漏区做较低浓度的硼注入，此层做为扩散保护层，增加了漏区掺杂的结深和结的曲率半径，降低了漏区P+掺杂的浓度梯度，从而提高了漏区和N外延的击穿电压。

4.本实用新型由于采用场氧化层作为栅氧化层，故可在器件制作过程中可以有效的减少版层数，降低成本，同时，可以使栅源电压的耐压范围达到数百伏，在高压功率集成电路中有更广阔的应用范围。

5.本实用新型制作器件的方法，容易与外延低压CMOS器件及低压双极器件兼容。

附图说明

图1是本实用新型的纵向剖面结构图

图2是用MEDICI仿真的本实用新型的器件的源漏击穿曲线图

具体实施方式

以下结合附图对本实用新型作进一步详细描述：

参照图1，本实用新型的结构，包括P型衬底1，N型外延3，在P型衬底与N型外延间设有埋层2，在N型外延3上设有漏区与源区，漏区在N外延上设有低浓度P型区5，该低浓度P型区5的里面设有重掺杂的P型层7D，两边均设有漏区的P型漂移区4D；源区中间设有重掺杂的N型区6，两边设有重掺杂的P型区7S，在该重掺杂的P型区的两边设有源区的P型漂移区4S；在源、漏区之间设有场氧化层9作为厚栅氧，厚栅氧上设有N型多晶硅栅8，该多晶硅栅8的延长部分12作为场板；在场氧化层9及多晶硅栅8的表面均设有硼磷硅玻璃10；在源、漏区表面均刻有接触孔，接触孔里均设有铝金属11。

制备本实用新型器件的过程如下：

首先取P型硅单晶作衬底，并在该衬底上制作N型埋层；接着在衬底的表面生长N型的外延层，并在外延层上注入源、漏区的P型漂移区；然后在N型的外延层的表面生长一层厚场氧化层，并在厚场氧化层上淀积并刻蚀多晶硅栅；接着在外延层上依次注入漏区的低浓度的P型区、源区的N+接触区、源漏区的P+区；之后，进行退火、淀积硼磷硅玻璃、接触孔光刻、淀积铝并反刻铝、钝化、合金。

所述的光刻步骤均采用常规的处理过程，即涂胶→加掩模板→曝光→显影→腐蚀。

参照图2，本实用新型仿真的横坐标为漏极所接电压单位为V，纵坐标为漏极线电流密度的对数，单位为A/um，由图2可知，击穿电压可达到160V。测试结果表明：本实用新型的耐压值超过100V，每路功率输出部分的输出电压可达90V，每路的输出电流为60mA，所有参数符合要求。

Claims (2)

1.一种可集成的高压P型LDMOS晶体管的结构，是在P型衬底(1)上设有N型外延(3)，并在该N型外延上设有漏区与源区，其特征在于：

P型衬底(1)与N型外延(3)之间设有埋层(2)；

在源、漏区之间设有场氧化层(9)作为厚栅氧化层，该厚栅氧化层上设有N型多晶硅栅(8)；

漏区内设有低浓度P型区(5)，该P型区(5)里设有重掺杂的P+区(7D)，该P+区(7D)的两边均设有漏区的P型漂移区(4D)；

源区中间设有重掺杂的N+接触区(6)，该N+接触区(6)的两边均设有重掺杂的P+区(7S)，每个P+区(7S)的一边各设有源区的P型漂移区(4S)。

2.根据权利要求1所述的可集成的高压P型LDMOS晶体管的结构，其特征在于采用多晶硅栅(8)的延长部分(12)做为场板。

Images