CN100470840C - 高压n型金属氧化物半导体管及其制备方法 - Google Patents
高压n型金属氧化物半导体管及其制备方法 Download PDFInfo
- Publication number
- CN100470840C CN100470840C CNB2006100413230A CN200610041323A CN100470840C CN 100470840 C CN100470840 C CN 100470840C CN B2006100413230 A CNB2006100413230 A CN B2006100413230A CN 200610041323 A CN200610041323 A CN 200610041323A CN 100470840 C CN100470840 C CN 100470840C
- Authority
- CN
- China
- Prior art keywords
- epsiv
- type
- district
- drift region
- alpha
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种线性掺杂的高压N型金属氧化物半导体管,在N型衬底上设有P型阱和N型漂移区,在P型阱内设有P型接触孔和N型源,在N型漂移区内设有N型漏,在P型阱和N型漂移区的上方设有栅氧化层,在栅氧化层上方设有多晶硅栅且多晶硅栅位于P型阱与N型漂移区交界的上方,在栅氧化层及多晶硅栅的上方设有场氧化层,在P型接触孔和N型源上、多晶硅栅上、N型漏上都接有铝引线,在场氧化层内设有的多晶硅场极板与多晶硅栅连接,N型漂移区由第一、第二、第三、第四区组成,沿N型源至N型漏的方向依次排列,掺杂浓度由大到小依次为第四区、第三区、第二区、第一区。
Description
技术领域
本发明是一种金属氧化物半导体管及其制备方法,尤其是高压N型金属氧化物半导体管及其制备方法。
背景技术
金属氧化物半导体型功率器件具有开关特性好、功耗小等优点,更为重要的是金属氧化物半导体型功率器件易于兼容标准低压金属氧化物半导体工艺,降低芯片的生产成本,因此在10V-600V的应用范围内,金属氧化物半导体型功率器件广泛应用于功率集成电路中,击穿电压和导通电阻是高压金属氧化物半导体器件的两个最关键的参数,也是一对矛盾体,击穿电压提高,导通电阻就会相应增加。最近,出现了一些新技术或新结构来克服以上缺点,即在提高击穿电压的同时不增加导通电阻,如多场极板结构,多维栅结构,漂移区线性注入等等。但是目前提出的漂移区线性注入技术是一维的,没有考虑到不同的氧化层厚度以及场极板的影响,因此还不够全面。
发明内容
本发明提供一种能够提高耐压、降低导通电阻,且与标准外延金属氧化物半导体工艺相兼容的漂移区分段线性注入的高压N型金属氧化物半导体管及其制备方法。
本发明所述产品技术方案如下:
一种线性掺杂的高压N型金属氧化物半导体管,包括N型衬底,在N型衬底上设有P型阱和N型漂移区,在P型阱内设有P型接触孔和N型源,在N型漂移区内设有N型漏,在P型阱和N型漂移区的上方设有栅氧化层,在栅氧化层上方设有多晶硅栅且多晶硅栅位于P型阱与N型漂移区交界的上方,在栅氧化层及多晶硅栅的上方设有场氧化层,在P型接触孔和N型源上连接有铝引线,
在多晶硅栅上连接有铝引线,在N型漏上连接有铝引线,在场氧化层内设有多晶硅场极板,该多晶硅场极板与多晶硅栅连接,N型漂移区由、第二区、第三区及第四区组成,该四根区沿N型源至N型漏的方向依次排列,上述第一区始于P型阱的边界终于多晶硅栅的端部,第二区始于多晶硅栅的端部终于多晶硅场极板的端部,第三区始于多晶硅场极板的端部终于与N型漏连接铝引线的末端,第四区始于与N型漏连接铝引线的末端终于N型漏的末端,上述第四区的掺杂浓度大于第三区,第三区的掺杂浓度大于第二区,第二区的掺杂浓度大于第一区。
本发明所述方法技术方案如下:
一种用于制造上述高压N型金属氧化物半导体管的制备方法,先制备N型衬底,浓度为1×1015cm-3左右,再在N型衬底制备N型漂移区,其漂移区分四个区线性注入,在第一至第四漂移区的光刻版上依次开设由小到大的注入窗口,离子注入后,经过热扩散,杂质在漂移区形成分段线性分布,此后,再制备场氧化层、栅氧化层、多晶硅栅、P型阱、N型源、漏和N型衬底接触孔及接触孔和金属铝引线。
与现有技术相比,本发明具有如下优点:
(1)本发明引入了分段线性掺杂的漂移区,这种结构可以降低栅氧化层下方漂移区、多晶栅场极板边缘以及漏端铝场极板边缘的峰值电场,这样可以大大提高击穿电压,击穿电压可以提高30%以上;同时由于漂移区采用分段线性掺杂,这样漂移区的浓度比常规的漂移区浓度要提高很多,故导通电阻可以大大降低,大约可以降低40%以上。
(2)由于本发明引入的分段线性掺杂的漂移区可以基于标准体硅低压金属氧化物半导体工艺线上实现,不会增加任何工艺步骤,易于集成到功率集成电路中,故本发明具有制造成本低,可产业化等优点。
附图说明
图1是本发明的结构剖视图。
图2是本发明的漂移区分区线性注入示意图。
具体实施方式
实施例1
参照图1,一种线性掺杂的高压N型金属氧化物半导体管,包括N型衬底1,在N型衬底1上设有P型阱2和N型漂移区3,在P型阱2内设有P型接触孔6和N型源5,在N型漂移区3内设有N型漏4,在P型阱2和N型漂移区3的上方设有栅氧化层7,在栅氧化层7上方设有多晶硅栅8且多晶硅栅8位于P型阱2与N型漂移区3交界的上方,在栅氧化层7及多晶硅栅8的上方设有场氧化层10,在P型接触孔6和N型源5上连接有铝引线11,在多晶硅栅8上连接有铝引线12,在N型漏4上连接有铝引线13,在场氧化层10内设有多晶硅场极板9,该多晶硅场极板9与多晶硅栅8连接,N型漂移区3由、第二区N2、第三区N3及第四区N4组成,该四根区沿N型源5至N型漏4的方向依次排列,上述第一区N1始于P型阱2的边界终于多晶硅栅8的端部,第二区N2始于多晶硅栅8的端部终于多晶硅场极板9的端部,第三区N3始于多晶硅场极板9的端部终于与N型漏4连接铝引线13的末端,第四区N4始于与N型漏4连接铝引线13的末端终于N型漏4的末端,上述第四区N4的掺杂浓度大于第三区N3,第三区N3的掺杂浓度大于第二区N2,第二区N2的掺杂浓度大于第一区N1。
实施例2
一种用于制造上述高压N型金属氧化物半导体管的制备方法,先制备N型衬底,浓度为1×1015cm-3左右,再在N型衬底制备N型漂移区,其漂移区分四个区线性注入,在第一至第四漂移区的光刻版上依次开设由小到大的注入窗口,离子注入后,经过热扩散,杂质在漂移区形成分段线性分布,此后,再制备场氧化层、栅氧化层、多晶硅栅、P型阱、N型源、漏和N型衬底接触孔及接触孔和金属铝引线。
参照图2,在N型衬底制备N型漂移区时,其漂移区分四段线性注入,每一部分分别按照如下等式进行掺杂。
N3(x)=Mαf3x L2≤x≤L3
其中
L1,L2,L3和L4分别为N1,N2,N3和N4区域的右边界位置。t1s,t2s,t3s和t4s分别为L1,L2,L3和L4区域的耗尽层宽度。t1为栅氧化层的厚度,t2和t3为多晶栅场极板和漏端铝场极板下各自对应的场氧层的厚度。εox和εsl分别为二氧化硅和硅的相对介电常数。Vg为器件的栅电压,Vd为器件所需的击穿电压。td为N型漂移区的结深,Nd(x)为初始杂质浓度。
在工艺制备中,可以按照以上公式在漂移区光刻版上开设不同大小的注入窗口(参照图2),这样注入到漂移区表面的杂质剂量就不同,经过热扩散后,杂质在漂移区就可以形成分段线性分布。
Claims (2)
1、一种线性掺杂的高压N型金属氧化物半导体管,包括N型衬底(1),在N型衬底(1)上设有P型阱(2)和N型漂移区(3),在P型阱(2)内设有P型接触孔(6)和N型源(5),在N型漂移区(3)内设有N型漏(4),在P型阱(2)和N型漂移区(3)的上方设有栅氧化层(7),在栅氧化层(7)上方设有多晶硅栅(8)且多晶硅栅(8)位于P型阱(2)与N型漂移区(3)交界的上方,在栅氧化层(7)及多晶硅栅(8)的上方设有场氧化层(10),在P型接触孔(6)和N型源(5)上连接有铝引线(11),在多晶硅栅(8)上连接有铝引线(12),在N型漏(4)上连接有铝引线(13),在场氧化层(10)内设有多晶硅场极板(9),该多晶硅场极板(9)与多晶硅栅(8)连接,其特征在于N型漂移区(3)由第一区N1、第二区N2、第三区N3及第四区N4组成,该四个区沿N型源(5)至N型漏(4)的方向从左向右依次排列,上述第一区N1始于P型阱(2)的右边界终于多晶硅栅(8)的右端部,第二区N2始于多晶硅栅(8)的右端部终于多晶硅场极板(9)的右端部,第三区N3始于多晶硅场极板(9)的右端部终于与N型漏(4)连接铝引线(13)的左末端,第四区N4始于与N型漏(4)连接铝引线(13)的左末端终于N型漏(4)的右末端,上述第四区N4的掺杂浓度大于第三区N3,第三区N3的掺杂浓度大于第二区N2,第二区N2的掺杂浓度大于第一区N1,所述第一区N1、第二区N2、第三区N3和第四区N4的掺杂浓度分别为:
N3(x)=Mαf3x L2<x<L3
其中
L1,L2,L3和L4分别为N1,N2,N3和N4区域的右边界位置。ts1,ts2,ts3和ts4分别为L1,L2,L3和L4区域的耗尽层宽度。t1为栅氧化层的厚度,t2和t3为多晶栅场极板和漏端铝场极板下各自对应的场氧层的厚度。εox和εsi分别为二氧化硅和硅的相对介电常数。Vg为器件的栅电压,Vd为器件所需的击穿电压。td为N型漂移区的结深,Nd(x)为初始杂质浓度。
2、一种用于制造权利要求1所述高压N型金属氧化物半导体管的制备方法,其特征在于先制备N型衬底,浓度为1×1015cm-3左右,再在N型衬底制备N型漂移区,其漂移区分四个区线性注入,在第一至第四区的光刻版上依次开设由小到大的注入窗口,离子注入后,经过热扩散,杂质在漂移区形成分段线性分布,此后,再制备场氧化层、栅氧化层、多晶硅栅、P型阱、N型源、漏和N型衬底接触孔及P型接触孔和金属铝引线,所述四个区分别按如下公式进行线性掺杂:
N3(x)=Mαf3x L2<x<L3
其中
L1,L2,L3和L4分别为N1,N2,N3和N4区域的右边界位置。ts1,ts2,ts3和ts4分别为L1,L2,L3和L4区域的耗尽层宽度。t1为栅氧化层的厚度,t2和t3为多晶栅场极板和漏端铝场极板下各自对应的场氧层的厚度。εox和εsi分别为二氧化硅和硅的相对介电常数。Vg为器件的栅电压,Vd为器件所需的击穿电压。td为N型漂移区的结深,Nd(x)为初始杂质浓度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100413230A CN100470840C (zh) | 2006-08-14 | 2006-08-14 | 高压n型金属氧化物半导体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100413230A CN100470840C (zh) | 2006-08-14 | 2006-08-14 | 高压n型金属氧化物半导体管及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1988176A CN1988176A (zh) | 2007-06-27 |
CN100470840C true CN100470840C (zh) | 2009-03-18 |
Family
ID=38184880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100413230A Expired - Fee Related CN100470840C (zh) | 2006-08-14 | 2006-08-14 | 高压n型金属氧化物半导体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100470840C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102646712A (zh) * | 2012-05-04 | 2012-08-22 | 上海先进半导体制造股份有限公司 | 一种ldmos器件及其制造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8198679B2 (en) * | 2009-05-28 | 2012-06-12 | Monolithic Power Systems, Inc. | High voltage NMOS with low on resistance and associated methods of making |
CN102364674B (zh) * | 2011-11-17 | 2014-06-11 | 上海华力微电子有限公司 | 接触孔刻蚀方法、集成电路制造方法以及集成电路 |
CN105070661B (zh) * | 2015-08-19 | 2019-02-01 | 工业和信息化部电子第五研究所华东分所 | 一种功率器件结构的制备方法及结构 |
-
2006
- 2006-08-14 CN CNB2006100413230A patent/CN100470840C/zh not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
Analytical Model for the Piecewise Linearly GradedDopingDriftRegion in LDMOS. Sun,Weifeng,Yi,Yangbo,Lu,Shengli,Shi,Longxing.半导体学报,第27卷第6期. 2006 * |
阶梯掺杂薄漂移区RESURF LDMOS耐压模型. 李琦,张波,李肇基.半导体学报,第26卷第11期. 2005 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102646712A (zh) * | 2012-05-04 | 2012-08-22 | 上海先进半导体制造股份有限公司 | 一种ldmos器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1988176A (zh) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10453955B2 (en) | Lateral DMOS device with dummy gate | |
CN101510561B (zh) | 超结纵向双扩散金属氧化物半导体管 | |
CN101552291B (zh) | N沟道超结纵向双扩散金属氧化物半导体管 | |
CN101299438B (zh) | 一种半导体结构 | |
CN100485966C (zh) | 高压p型金属氧化物半导体管及其制备方法 | |
CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
CN100470840C (zh) | 高压n型金属氧化物半导体管及其制备方法 | |
CN102088030B (zh) | 横向双扩散金属氧化物半导体场效应管及其制造方法 | |
CN103872054B (zh) | 一种集成器件及其制造方法、分立器件、cdmos | |
CN100370625C (zh) | 可集成的高压p型ldmos晶体管结构及其制备方法 | |
Ono et al. | 30V new fine trench MOSFET with ultra low on-resistance | |
CN107799580A (zh) | 二极管、接面场效晶体管以及半导体器件 | |
CN2938408Y (zh) | 高压p型金属氧化物半导体管 | |
CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
CN207217547U (zh) | 一种提高耐压的屏蔽栅mosfet终端结构 | |
CN200941387Y (zh) | 高压n型金属氧化物半导体管 | |
CN107316905A (zh) | 一种深槽dmos器件 | |
CN2836241Y (zh) | 可集成的高压p型ldmos晶体管结构 | |
CN113990935A (zh) | 一种沟槽碳化硅mosfet器件及其制备方法 | |
CN103378140A (zh) | 一种绝缘栅双极晶体管 | |
Lin et al. | Design, simulation, and fabrication of metal–oxide–semiconductor field-effect transistor (MOSFET) with new termination structure | |
CN103094337B (zh) | Ldnmos结构及其制造方法 | |
CN102376574B (zh) | 半导体器件的制造方法 | |
CN101872785B (zh) | 带浮置埋层的碳化硅高压p型金属氧化物半导体管及方法 | |
US8138047B2 (en) | Super junction semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090318 Termination date: 20150814 |
|
EXPY | Termination of patent right or utility model |