CN116632066A - 一种横向功率半导体器件 - Google Patents
一种横向功率半导体器件 Download PDFInfo
- Publication number
- CN116632066A CN116632066A CN202310591908.3A CN202310591908A CN116632066A CN 116632066 A CN116632066 A CN 116632066A CN 202310591908 A CN202310591908 A CN 202310591908A CN 116632066 A CN116632066 A CN 116632066A
- Authority
- CN
- China
- Prior art keywords
- doping type
- control gate
- region
- power semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 210000000746 body region Anatomy 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 26
- 230000000903 blocking effect Effects 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 14
- 230000001965 increasing effect Effects 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 3
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种横向功率半导体器件，包括第二掺杂类型衬底、第一掺杂类型埋层、第二掺杂类型外延层、第一掺杂类型漂移区、第二掺杂类型第一体区、第一掺杂类型漏区、第一掺杂类型源区、第二掺杂类型第二体区、介质层、控制栅、体电极、第二掺杂类型多晶硅、第一掺杂类型多晶硅；控制栅引出，接不同电位，器件处于关闭状态时，控制栅接低电位，辅助漂移区耗尽；器件处于导通状态时，控制栅接高电位，控制栅下方硅表面感应出更多载流子，增大饱和电流降低比导通电阻。介质层厚度可增厚来降低控制栅的电场调制效应，以达到预期耐压。本发明在不降低器件耐压的情况下，具有更大的饱和电流，更小的比导通电阻，以及更快的开启速度和更低的损耗。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种横向功率半导体器件。
背景技术
在功率集成电路领域中，功率半导体器件有极其广泛的应用。特别是在集成驱动电路领域，横向双扩散金属氧化物半导体(Laterally-Diffused Metal-OxideSemiconductor,LDMOS)以其易集成等特点，起着不可或缺的作用，其中降低表面场技术(Reduce Surface Field，RESURF)常用来改善LDMOS电学特性。功率LDMOS通常要求低的比导通电阻(Specific on resistance,Ron,sp)、大的安全工作区(Safe Operating Area,SOA)以及高的击穿电压。传统的LDMOS器件示意图如图1所示，金属场板与源级相连。大电流器件通常具有较大的开关损耗，会影响器件性能以及寿命。
发明内容
为了降低开关损耗，得到大电流低阻器件，引入了一种带有双栅结构的横向功率半导体器件，如图2(a)所示，可以单独设置器件关断时控制栅的电压，通过给控制栅负电位使其辅助漂移区耗尽，有助于在较高漂移区浓度下得到预期耐压，从而能增大导通电流和降低Ron,sp且不降低器件耐压。然而，为避免控制栅对硅表面的电场调制效应太强，引起热载流子效应而提前击穿，采用对SAB下的绝缘介质层厚度调节的方式，使靠近漏区的介质层厚度更厚，这样可以有效缓解器件提前击穿问题，SAB为：Salicide Block，即硅化物阻挡层。在控制栅上，使用带有PN结的多晶硅，以减少栅-漏极耦合电荷数，降低等效电容CGD。
基于以上理论分析，本发明引入的双栅结构和不同的介质层等，可以通过调整控制栅的电压，降低器件损耗和比导通电阻，优化器件耐压特性，缓解热载流子注入优化，本发明就是在此背景下出现的。
为实现上述发明目的，本发明技术方案如下：
一种横向功率半导体器件，包括：第二掺杂类型衬底1，第二掺杂类型衬底1上方的第一掺杂类型埋层2，第一掺杂类型埋层2上方的第二掺杂类型外延层3，第二掺杂类型外延层3内上方有第一掺杂类型漂移区4，第一掺杂类型漂移区4内部有左侧的第二掺杂类型第一体区5和右侧的第一掺杂类型漏区8，第二掺杂类型第一体区5内的上表面有第一掺杂类型源区7和第二掺杂类型第二体区6，第一掺杂类型源区7与第二掺杂类型第二体区6相邻且短接；在第一掺杂类型漂移区4上表面有介质层13；
介质层13内从左至右设置源电极9、主栅10、硅化物阻挡层SAB结构11、控制栅14、漏电极12；其中，源电极9与第一掺杂类型源区7之间、源电极9和第二掺杂类型第二体区6之间都欧姆接触，主栅10位于第二掺杂类型第一体区5和第一掺杂类型漂移区4上方，且与半导体硅通过介质层13隔离；控制栅14位于硅化物阻挡层SAB结构11上方，而硅化物阻挡层SAB结构11位于第一掺杂类型漂移区4上方，硅化物阻挡层SAB结构11与第一掺杂类型漂移区4表面通过介质层13隔离；漏电极12与第一掺杂类型漏区8欧姆接触。
作为优选方式，主栅10的宽度长于沟道长度，从而在第一掺杂类型漂移区4表面形成积累区。降低导通电阻，提高静态特性，降低器件损耗。
在传统结构中，控制栅淀积在硅化物阻挡层SAB结构11上，与源电极9相连，具有相同固定电位，以增大器件耐压。而本发明提出一种横向功率半导体器件，具有双栅结构，控制栅14单独引出接不同电位，主栅10接低电位，器件关断时，为控制栅14提供负压，辅助其下方第一掺杂类型漂移区4耗尽。因此可以采用更高浓度的第一掺杂类型漂移区4来降低Ron,sp，提高饱和电流，而不降低其击穿电压。
作为优选方式，包括控制栅14和主栅10的双栅结构，控制栅14结构引出单独接电位；器件处于关闭状态时，主栅10接低电位，源电极9接低电位或地，漏电极12接高电位，控制栅14提供低电位。
作为优选方式，在器件开启状态时，主栅10接高电位，源电极9接低电位或地，漏电极12接高电位，控制栅14接高电位，该高电位为正压。控制栅下方硅表面感应出更多载流子，进一步增大器件的饱和电流，降低器件损耗以及Ron,sp。
作为优选方式，主栅10接低电位，器件关断之前，控制栅14信号提前接低电位。
具体的，控制栅14信号的低电位提前于主栅的关断信号，有益于减小关断时的电流，降低损耗，提高关闭速度。额外引入的控制栅14电信号可以提升器件开关速度，降低器件的开关损耗，优化器件的静态和动态特性。
作为优选方式，在器件导通时，主栅10接高电位，源电极9接低电位或地，漏电极12接高电位，控制栅14电极接高电位；主栅10接低电位且器件关断之前，控制栅14信号提前接低电位；器件关断时，主栅10接低电位，控制栅14信号接低电位。
具体的，在所提出的器件结构中，当主栅10电位为高电位，器件导通时，给控制栅14提供正压；当栅压由高电位转为低电位之前，给控制栅14提供负压，减小关断时电流；器件关断时，控制栅14提供负压辅助漂移区耗尽。因此，在不改变击穿电压大小的情况下，可以增大漂移区浓度使Ron,sp降低，饱和电流增大，器件开关速度提高，损耗降低。
额外引入的控制栅14电信号用以提升器件开关速度，降低器件的开关损耗，优化器件的静态和动态特性，得到具有大电流、低损耗特性的横向功率半导体器件。
作为优选方式，源电极9的左侧设有体电极(15)，源电极9和体电极15分开连接电位，源电极9电位可以单独引出，源电极9接不同电位以用来采样电流信号，从而实现不同的波形控制。
作为优选方式，硅化物阻挡层SAB结构11和控制栅14下方的介质层为阶梯状，靠近漏端的介质层厚度更厚。能减小控制栅14的调制效应，进而降低热载流子注入效应，避免器件提前击穿，从而在不降低击穿电压的情况下，获得大电流和低Ron,sp，拥有较好的静态特性。该结构特点为引入不同绝缘层厚度来到达预期耐压。介质层可以制作成多阶梯状，相较于单阶梯能更好的调控硅表面的电场分布。
作为优选方式，硅化物阻挡层SAB结构11和控制栅14下方的介质层为斜坡状，该介质层沿源端到漏端的方向均匀增厚。使控制栅对硅表面的调制效应随离漏区的距离减小而线性减弱，且避免阶梯状结构引入的曲率效应。
作为优选方式，硅化物阻挡层SAB结构11上不淀积金属，而淀积第二掺杂类型多晶硅22和第一掺杂类型多晶硅23，第二掺杂类型多晶硅22和第一掺杂类型多晶硅23组成控制栅14，在所述控制栅处加负偏压，则控制栅中PN结处于反偏耗尽状态，具有较大的耗尽电容。该电容的引入，使得介质层电容和栅-漏电容从并联关系转化为串联关系，进而降低耦合电容，提升器件开关速度，降低器件损耗，优化器件的静态和动态特性。
本发明的有益效果为：本发明提供了一种横向功率半导体器件，带有除主栅之外的控制栅，该器件与传统LDMOS相比，可以降低功率器件的损耗，增大导通电流，同时降低器件的Ron,sp和电容大小。通过调节控制栅信号的波形，改变载流子分布，进而调节电场分布，达到预期耐压，并降低Ron,sp，得到大电流器件；调节SAB结构下绝缘层厚度，进而减轻漏极附近热载流子注入效应，有效提高耐压；在LDMOS器件的SAB结构上引入多晶硅电极，进而降低栅-漏电容，降低器件损耗。
附图说明
图1为传统横向功率半导体器件结构示意图；
图2(a)为本发明实施例1提供的一种横向功率半导体器件结构示意图；
图2(b)为本发明实施例1提供的一种控制栅与主栅的信号波形图；
图3(a)为本发明实施例2提供的一种控制栅与主栅的信号波形图；
图3(b)为本发明实施例2提供的一种控制栅与主栅的信号波形图；
图3(c)为本发明实施例2提供的一种控制栅与主栅的信号波形图；
图4为本发明实施例3提供的一种横向功率半导体器件结构示意图；
图5为本发明实施例4提供的一种横向功率半导体器件结构示意图；
图6为本发明实施例5提供的一种横向功率半导体器件结构示意图；
图7为本发明实施例6提供的一种横向功率半导体器件结构示意图；
图8为本发明实施例7提供的一种横向功率半导体器件结构示意图；
图9为传统横向功率半导体器件与实施例1的仿真结构图；
图10为传统横向功率半导体器件与实施例1在不同漂移区浓度和控制栅电压下关态时的击穿曲线；
图11为传统横向功率半导体器件与实施例1在不同漂移区浓度和控制栅电压下的输出特性曲线；
图12为传统横向功率半导体器件与实施例1在不同漂移区浓度和控制栅电压下比导通电阻和饱和电流。
1为第二掺杂类型衬底，2为第一掺杂类型埋层，3为第二掺杂类型外延层，4为第一掺杂类型漂移区，5为第二掺杂类型第一体区，6为第二掺杂类型第二体区，7为第一掺杂类型源区，8为第一掺杂类型漏区，9为源电极，10为主栅，11为硅化物阻挡层SAB结构，12为漏电极，13为介质层，14为控制栅，15为体电极，22为第二掺杂类型多晶硅，23为第一掺杂类型多晶硅。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
以下所涉及到的具体实施结构，尤其是引入控制栅等优化静态参数的方法，不仅仅适用于LDMOS，也可以适用于IGBT器件，或者借助RESURF技术、超结(Super Junction,SJ)技术的功率集成半导体器件。
下述实施例中：
源电极9、漏电极12、体电极15的材料是金属。
主栅10的材料是多晶硅。
硅化物阻挡层SAB结构11的材料是富硅氧化物SRO(Silicon Rich Oxide)、SiO2、SiON或Si3N4。
介质层13的材料是二氧化硅。
控制栅14的材料是金属。
第一掺杂类型为N型掺杂，第二类型掺杂为P型掺杂
实施例1
如图2(a)所示，一种横向功率半导体器件结构：包括：第二掺杂类型衬底1，第二掺杂类型衬底1上方的第一掺杂类型埋层2，第一掺杂类型埋层2上方的第二掺杂类型外延层3，第二掺杂类型外延层3内上方有第一掺杂类型漂移区4，第一掺杂类型漂移区4内部有左侧的第二掺杂类型第一体区5和右侧的第一掺杂类型漏区8，第二掺杂类型第一体区5内的上表面有第一掺杂类型源区7和第二掺杂类型第二体区6，第一掺杂类型源区7与第二掺杂类型第二体区6相邻且短接；在第一掺杂类型漂移区4上表面有介质层13，
介质层13内从左至右设置源电极9、主栅10、硅化物阻挡层SAB结构11、控制栅14、漏电极12；其中，源电极9与第一掺杂类型源区7之间、源电极9和第二掺杂类型第二体区6之间都欧姆接触，主栅10位于第二掺杂类型第一体区5和第一掺杂类型漂移区4上方，且与半导体硅通过介质层13隔离；控制栅14位于硅化物阻挡层SAB结构11上方，而硅化物阻挡层SAB结构11位于第一掺杂类型漂移区4上方，硅化物阻挡层SAB结构11与第一掺杂类型漂移区4表面通过介质层13隔离；漏电极12与第一掺杂类型漏区8欧姆接触。
为提升器件静态和动态特性，本发明引入新的加压方式，控制栅14电极电压与主栅10电压关系如图2(b)所示。当主栅10接低电位时，控制栅14也接低电位，为负压。
本实施例的工作原理为：器件处于关闭状态时，主栅10接低电位，源电极9接低电位或地，漏极12接高电位，控制栅14接低电位，该低电位可以为负压，在控制栅14下面硅表面处排斥电子，辅助其下方第一掺杂类型漂移区4中电子耗尽，可以提高器件耐压。因此，器件可以通过增大第一掺杂类型漂移区4浓度，得到低的Ron,sp和大的饱和电流，并通过给控制栅14提供负压来维持击穿电压不变。
图9为传统横向功率半导体器件与实施例1的仿真结构图，传统结构中，控制栅14和源电极9短接，接零电位，结构1为实施例1提出的横向功率半导体器件结构，控制栅14和源电极9分开，可以单独接电位，较高浓度结构1为在结构1基础上，提高了第一掺杂类型漂移区4浓度。
图10为传统横向功率半导体器件与实施例1在不同漂移区浓度和控制栅电压下关态时的击穿曲线。在图10中，结构1为实施例1提出的横向功率半导体器件结构，较高浓度结构1为在结构1基础上，提高了第一掺杂类型漂移区4浓度。传统结构和结构1的第一掺杂类型漂移区4浓度相同。高漂移区浓度比低漂移区浓度的耐压更低，通过给控制栅14加不同负压，可以在提高第一掺杂类型漂移区4浓度，增大饱和电流的情况下，维持其耐压不变。
图11为传统横向功率半导体器件与实施例1在不同漂移区浓度和控制栅电压下的输出特性曲线。结构1为实施例1提出的横向功率半导体器件结构，较高浓度结构1为在结构1基础上，提高了第一掺杂类型漂移区4浓度。由图可知，实施例1中的结构可以采用更高的第一掺杂类型漂移区4浓度以提高饱和电流，并且，控制栅14电压越高，器件开启速度更快，开态耐压更大。
图12为传统横向功率半导体器件与实施例1在不同漂移区浓度和控制栅电压下比导通电阻和饱和电流。结构1为实施例1提出的横向功率半导体器件结构，较高浓度结构1为在结构1基础上，提高了第一掺杂类型漂移区4浓度。由该图可以知，控制栅14电压越大，Ron,sp越低，饱和电流越大。
实施例2
如图3(a),图3(b),图3(c)所示，本实施例和实施例1的区别在于；控制栅14与主栅10的信号波形关系不同。
如图3(a)所示，在器件开启状态时，主栅10接高电位，源电极9接低电位或地，漏极12接高电位，控制栅14电极接高电位，该高电位为正压。从而在控制栅14下方的硅表面感应出更多电子，提高导电通路载流子浓度，进一步提高器件的饱和电流和开启速度，以及降低Ron,sp。
如图3(b)所示，主栅10接低电位，器件关断之前，控制栅14信号提前接低电位，可以减小导通电流，使器件关断速度提高，降低开关损耗。
如图3(c)所示，在器件导通时，主栅10接高电位，源电极9接低电位或地，漏电极12接高电位，控制栅14电极接高电位；主栅10接低电位且器件关断之前，控制栅14信号提前接低电位；器件关断时，主栅10接低电位，控制栅14信号接低电位。可以得到具有大电流、低损耗特性的横向功率半导体器件，并且能通过给控制栅14提供大的负压来保证该器件耐压不降低。
实施例3
如图4所示，本实施例和实施例1的区别在于；源电极9的左侧设有体电极(15)，源电极9和体电极15分开连接电位，源电极9电位可以浮动，源电极9接不同电位以用来采样电流信号。
实施例4
如图5所示，本实施例和实施例1的区别在于：硅化物阻挡层SAB结构11和控制栅14下方的介质层为阶梯状，靠近漏端的介质层厚度更厚。能减小控制栅14的电场调制效应，降低热载流子注入效应，避免器件提前击穿，从而优化器件的击穿电压，获得较好的静态特性。
实施例5
如图6所示，本实施例和实施例4的区别在于：硅化物阻挡层SAB结构11和控制栅14下方的介质层为包含多个阶梯的阶梯状，。介质层阶梯数量更多，相较于单阶梯有更好的电场调制效应，避免无法达到预期耐压而提前击穿。
实施例6
如图7所示，本实施例和实施例1的区别在于：硅化物阻挡层SAB结构11和控制栅14下方的介质层为斜坡状，该介质层沿源端到漏端的方向均匀增厚。使控制栅14的调制效应随离漏端距离减小而均匀减小，同时该结构还可以降低实施例4和实施例5引入的介质层处的曲率效应。
实施例7
如图8所示，本实施例和实施例1的区别在于：硅化物阻挡层SAB结构11上不淀积金属，而淀积第二掺杂类型多晶硅22和第一掺杂类型多晶硅23，第二掺杂类型多晶硅22和第一掺杂类型多晶硅23组成控制栅14，在所述控制栅处加负偏压，则控制栅上PN结处于反偏状态。
控制栅为PN结掺杂的多晶硅电极，控制栅中PN结处于反偏耗尽状态，具有较大的耗尽电容。该电容的引入，使得介质层电容和栅-漏电容从并联关系转化为串联关系，进而降低耦合电容，提升器件开关速度，降低器件损耗，优化器件的静态和动态特性。
特别的，本文内结构可以互相结合，并根据实际的工艺条件，对各参数进行调节，以达到器件最优特性。此外，将每个实施例中第一掺杂类型漏区8换成第二掺杂类型半导体，可以形成LIGBT结构。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种横向功率半导体器件，其特征在于包括：
第二掺杂类型衬底(1)，第二掺杂类型衬底(1)上方的第一掺杂类型埋层(2)，第一掺杂类型埋层(2)上方的第二掺杂类型外延层(3)，第二掺杂类型外延层(3)内上方有第一掺杂类型漂移区(4)，第一掺杂类型漂移区(4)内部有左侧的第二掺杂类型第一体区(5)和右侧的第一掺杂类型漏区(8)，第二掺杂类型第一体区(5)内的上表面有第一掺杂类型源区(7)和第二掺杂类型第二体区(6)，第一掺杂类型源区(7)与第二掺杂类型第二体区(6)相邻且短接；在第一掺杂类型漂移区(4)上表面有介质层(13)，
介质层(13)内从左至右设置源电极(9)、主栅(10)、硅化物阻挡层SAB结构(11)、控制栅(14)、漏电极(12)；其中，源电极(9)与第一掺杂类型源区(7)之间、源电极(9)和第二掺杂类型第二体区(6)之间都欧姆接触，主栅(10)位于第二掺杂类型第一体区(5)和第一掺杂类型漂移区(4)上方，且与半导体硅通过介质层(13)隔离；控制栅(14)位于硅化物阻挡层SAB结构(11)上方，而硅化物阻挡层SAB结构(11)位于第一掺杂类型漂移区(4)上方，硅化物阻挡层SAB结构(11)与第一掺杂类型漂移区(4)表面通过介质层(13)隔离；漏电极(12)与第一掺杂类型漏区(8)欧姆接触。
2.根据权利要求1所述的一种横向功率半导体器件，其特征在于：主栅(10)的宽度长于沟道长度，从而在第一掺杂类型漂移区(4)表面形成积累区。
3.根据权利要求1所述的一种横向功率半导体器件，其特征在于：包括控制栅(14)和主栅(10)的双栅结构，控制栅(14)结构引出单独接电位；器件处于关闭状态时，主栅(10)接低电位，源电极(9)接低电位或地，漏电极(12)接高电位，控制栅(14)提供低电位。
4.根据权利要求1所述的一种横向功率半导体器件，其特征在于：在器件开启状态时，主栅(10)接高电位，源电极(9)接低电位或地，漏电极(12)接高电位，控制栅(14)接高电位，该高电位为正压。
5.根据权利要求1所述的一种横向功率半导体器件，其特征在于：主栅(10)接低电位，器件关断之前，控制栅(14)信号提前接低电位。
6.根据权利要求1所述的一种横向功率半导体器件，其特征在于：在器件导通时，主栅(10)接高电位，源电极(9)接低电位或地，漏电极(12)接高电位，控制栅(14)电极接高电位；主栅(10)接低电位且器件关断之前，控制栅(14)信号提前接低电位；器件关断时，主栅(10)接低电位，控制栅(14)信号接低电位。
7.根据权利要求1所述的一种横向功率半导体器件，其特征在于：源电极(9)的左侧设有体电极(15)，源电极(9)和体电极(15)分开连接电位，源电极(9)接不同电位以用来采样电流信号。
8.根据权利要求1所述的一种横向功率半导体器件，其特征在于：硅化物阻挡层SAB结构(11)和控制栅(14)下方的介质层为阶梯状，靠近漏端的介质层厚度更厚。
9.根据权利要求1所述的一种横向功率半导体器件，其特征在于：硅化物阻挡层SAB结构(11)和控制栅(14)下方的介质层为斜坡状，该介质层沿源端到漏端的方向均匀增厚。
10.根据权利要求1所述的一种横向功率半导体器件，其特征在于：硅化物阻挡层SAB结构(11)上不淀积金属，而淀积第二掺杂类型多晶硅(22)和第一掺杂类型多晶硅(23)，第二掺杂类型多晶硅(22)和第一掺杂类型多晶硅(23)组成控制栅(14)，在所述控制栅处加负偏压，则控制栅上PN结处于反偏状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591908.3A CN116632066A (zh) | 2023-05-24 | 2023-05-24 | 一种横向功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591908.3A CN116632066A (zh) | 2023-05-24 | 2023-05-24 | 一种横向功率半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116632066A true CN116632066A (zh) | 2023-08-22 |
Family
ID=87637682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310591908.3A Pending CN116632066A (zh) | 2023-05-24 | 2023-05-24 | 一种横向功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116632066A (zh) |
-
2023
- 2023-05-24 CN CN202310591908.3A patent/CN116632066A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10608106B2 (en) | Power semiconductor devices | |
| KR100869324B1 (ko) | 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법 | |
| WO2010036942A2 (en) | Power mosfet having a strained channel in a semiconductor heterostructure on metal substrate | |
| KR20110063161A (ko) | 반도체 장치 | |
| CN111524976B (zh) | 一种低栅电荷的功率mos器件及其制造方法 | |
| CN110649096B (zh) | 一种高压n沟道HEMT器件 | |
| CN112802906B (zh) | 带浮栅的分离栅平面型mosfet器件 | |
| CN110010692B (zh) | 一种功率半导体器件及其制造方法 | |
| WO2019157819A1 (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| US11837630B1 (en) | Semiconductor device for reducing switching loss and manufacturing method thereof | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN110649097A (zh) | 一种高压p沟道HEMT器件 | |
| CN110660843A (zh) | 一种高压p沟道HEMT器件 | |
| CN111725321B (zh) | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN113078066A (zh) | 一种分离栅功率mosfet器件的制造方法 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN116469924A (zh) | 漂移区电场优化的屏蔽栅mosfet | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN116632066A (zh) | 一种横向功率半导体器件 | |
| CN110047932A (zh) | 具有电荷补偿层和低阻通道的纵向双扩散金属氧化物半导体场效应晶体管及其制作方法 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| CN113410300B (zh) | 一种高耐压的p沟道LDMOS器件及其制备方法 | |
| CN113410298B (zh) | 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |