TW201327826A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201327826A
TW201327826A TW101132196A TW101132196A TW201327826A TW 201327826 A TW201327826 A TW 201327826A TW 101132196 A TW101132196 A TW 101132196A TW 101132196 A TW101132196 A TW 101132196A TW 201327826 A TW201327826 A TW 201327826A
Authority
TW
Taiwan
Prior art keywords
dopant
type
epitaxial layer
doping
column
Prior art date
Application number
TW101132196A
Other languages
English (en)
Other versions
TWI545763B (zh
Inventor
Moon-Soo Cho
Kwang-Yeon Jun
Hyuk Woo
Chang-Sik Lim
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW201327826A publication Critical patent/TW201327826A/zh
Application granted granted Critical
Publication of TWI545763B publication Critical patent/TWI545763B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

本發明提供一種半導體裝置及一種其製造方法。該半導體裝置包含一基板，及安置於該基板上面之一超接面區域。該超接面區域可包含交替安置之不同摻雜類型之若干柱。該超接面區域之該等柱中之一者可具有沿該半導體裝置之一垂直方向自底部至頂部逐漸減少且然後增加之一摻雜濃度。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及一種其製造方法，且舉例而言，係關於一種具有一超接面結構之半導體裝置及此一半導體裝置之一種製造方法。
此申請案依據35 U.S.C.§ 119(a)主張在2011年12月23日在韓國智慧財產局提出申請之韓國專利申請案第10-2011-0141806號之優先權益，該專利申請案之整個揭示內容出於各種目的以引用的方式併入本文中。
在用於電力轉換之電力積體電路(IC)設備及在電力控制系統中通常使用高電壓電力裝置。通常將一平面閘極金屬氧化物半導體場效應電晶體(MOSFET)用作一高電壓裝置。在圖5及圖6中圖解說明此一平面閘極半導體裝置。
圖5圖解說明一習用平面閘極MOSFET之一實例，且圖6圖解說明可在圖5中所繪示之平面閘極MOSFET中之區域A與區域B之間形成的電場之分佈。
在圖5中圖解說明習用平面閘極MOSFET之一單位晶胞之一剖面結構。該單位晶胞之接通電阻可受通道之組件、接面場效應電晶體(JFET)、一磊晶層(漂移區)、基板及諸如此類影響。在圖6中以圖表方式圖解說明習用平面閘極MOSFET中之內部壓力量及電場分佈。如在圖6之圖表中所圖解說明，一習用平面閘極MOSFET中之電場之分佈由其空乏層判定，該空乏層由於在閘極電壓等於源極電壓時 施加至汲極之一電壓而形成於一p本體井與一n磊晶層之間。
因此，在習用平面閘極MOSFET中，磊晶層之厚度及摻雜劑濃度通常經設定以大於或等於一預定值，以便獲得該電場之一有利分佈。因此，難以將磊晶層之電阻設定為低於或等於一預定值。由於電場之電阻與分佈之間的關係，可對降低磊晶層之電阻施加限制。
為解決此問題，已提議使用一超接面結構。在圖7及圖8中圖解說明具有一超接面結構之一半導體裝置之一實例。
圖7繪示圖解說明具有一超接面結構之一半導體裝置之一結構之一實例之一剖面圖。圖8繪示圖解說明在圖7中所圖解說明之半導體裝置中之區域A、區域B及區域C之間形成的電場之分佈之一圖表。
如圖7中所圖解說明，該超接面結構類似於一典型MOSFET之閘極及p本體井結構。然而，在一超接面半導體裝置中，在p本體井下方之漂移區中可存在額外結構以便獲得超接面特性。
在一典型MOSFET中，在將一電壓施加至汲極時一空乏層沿一垂直方向延伸。然而，在具有一超接面之一半導體裝置中，一空乏層沿垂直方向及水平方向兩者延伸，如圖8中所圖解說明。在此一裝置中，在兩個區域之電荷數量彼此相等時，完全空乏n型區域與p型區域兩者。因此，沿垂直方向不存在任何淨電荷；因此，電場在理論上沿垂直方向係均勻的。
因此，若在具有一超接面結構之半導體裝置中電荷在柱之間完全平衡，則自該半導體裝置獲得之一電場分佈與該等柱之深度成比例；此電場分佈不同於一典型MOSFET之電場分佈。而且，在一漂移區中之一n型柱之摻雜劑濃度可經增加以獲得一較低電阻。
已做出嘗試以藉由使用如上文所述之一超接面結構來獲得一低接通電阻與一有利電場分佈兩者。然而，在此一半導體裝置中，若p型柱中之摻雜數量不同於n型柱中之摻雜數量，則可如圖9之圖表中所圖解說明實質上降低一崩潰電壓。
相應地，期望一種甚至在n型柱與p型柱中之摻雜劑數量彼此不同時亦不實質上降低崩潰電壓之方法以獲得具有一超接面結構之一半導體裝置。
在一項一般態樣中，提供一種具有一超接面結構之半導體裝置。該半導體裝置包含一基板，及安置於該基板上面之一超接面區域，該超接面區域包含交替安置之不同摻雜類型之若干柱，該超接面區域之該等柱中之一者具有沿該半導體裝置之一垂直方向自底部至頂部逐漸減少且然後增加之一摻雜濃度。
該半導體裝置之一般態樣可進一步提供：該超接面區域包含沿垂直方向自底部至頂部順序地安置之第一區域、第二區域及第三區域，且一第一摻雜類型之摻雜劑在第一區域及第三區域中係主要的，且一第二摻雜類型之摻雜劑在 第二區域中係主要的。
該半導體裝置之一般態樣可進一步提供：該第一摻雜類型之摻雜劑係一p型摻雜劑，且該第二摻雜類型之摻雜劑係一n型摻雜劑。
該半導體裝置之一般態樣可進一步提供：另一實例之超接面區域包含一第一摻雜類型之一第一柱、一第二摻雜類型之一第二柱及該第一摻雜類型之一第三柱，該第一柱、該第二柱及該第三柱沿該半導體裝置之一水平方向順序地安置。
該半導體裝置之一般態樣可進一步提供：該半導體裝置之第一柱及第三柱具有沿垂直方向自底部至頂部逐漸減少且然後增加之摻雜濃度。
該半導體裝置之一般態樣可進一步提供：該第一柱及該第三柱之下部區域之電荷數量大於該第二柱之一下部區域之一電荷數量，該第一柱及該第三柱之中間區域之電荷數量小於該第二柱之一中間區域之一電荷數量，且該第一柱及該第三柱之上部區域之電荷數量大於該第二柱之一上部區域之一電荷數量。
該半導體裝置之一般態樣可進一步提供：該半導體裝置之第一摻雜類型之摻雜劑係一p型摻雜劑，且該第二摻雜類型之摻雜劑係一n型摻雜劑。
該半導體裝置之一般態樣可進一步包含：分別安置於該第一柱及該第三柱上之一第一摻雜類型之複數個本體井區域、安置於該複數個本體井區域中之一第二摻雜類型之複 數個摻雜區域、安置於該複數個摻雜區域上方及該超接面區域上之一絕緣層、在該絕緣層上形成之閘極電極及在該複數個本體井區域上形成之源極電極。
該半導體裝置之一般態樣可進一步提供：該半導體裝置之基板係一n型基板。
在另一一般態樣中，提供一種製造一半導體裝置之方法。該方法包含：在一基板上方形成一超接面區域，其中不同摻雜類型之若干柱交替安置於該超接面區域中，在具有同一摻雜類型之超接面區域之複數個柱上分別形成一第一摻雜類型之複數個本體井區域，在該複數個本體井區域中形成一第二摻雜類型之複數個摻雜區域，形成安置於該複數個摻雜區域上方及在該超接面區域上之一絕緣層，在該絕緣層上形成閘極電極，及在該複數個本體井區域上形成源極電極。該超接面區域之該等柱中之一者具有沿一垂直方向自底部至頂部逐漸減少且然後增加之一摻雜濃度。
製造一半導體裝置之方法之一般態樣可進一步提供：該超接面區域經形成以包含其中一第一摻雜類型之摻雜劑係主要的之一第一區域、其中一第二摻雜類型之摻雜劑係主要的之一第二區域及其中一第一摻雜類型之摻雜劑係主要的之一第三區域，該第一區域、第二區域及第三區域沿垂直方向自底部順序地安置。
製造一半導體裝置之方法之一般態樣可進一步提供：該第一摻雜類型之摻雜劑係一p型摻雜劑，且該第二摻雜類型之摻雜劑係一n型摻雜劑。
製造一半導體裝置之方法之一般態樣可進一步提供：該超接面區域經形成以包含一第一摻雜類型之一第一柱、一第二摻雜類型之一第二柱及該第一摻雜類型之一第三柱，其沿一水平方向順序地安置。
製造一半導體裝置之方法之一般態樣可進一步提供：該第一柱及該第三柱具有沿垂直方向自底部至頂部逐漸減少且然後增加之摻雜濃度。
製造一半導體裝置之方法之一般態樣可進一步提供：該第一柱及該第三柱之下部區域之電荷數量大於該第二柱之一下部區域之一電荷數量，該第一柱及該第三柱之中間區域之電荷數量小於該第二柱之一中間區域之一電荷數量，且該第一柱及該第三柱之上部區域之電荷數量大於該第二柱之一上部區域之一電荷數量。
製造一半導體裝置之方法之一般態樣可進一步提供：該第一摻雜類型之摻雜劑係一p型摻雜劑，且該第二摻雜類型之摻雜劑係一n型摻雜劑。
製造一半導體裝置之方法之一般態樣可進一步提供：該超接面區域之形成包含將一第二摻雜類型之一磊晶層沈積於該基板上，在該磊晶層中形成複數個溝渠，將一第一本質矽層沈積於該複數個溝渠中以使得該第一本質矽層傾斜，藉助一第一摻雜類型之摻雜劑對該第一本質矽層執行一離子注入製程，將一第二本質矽層沈積於該第一本質矽層上，及藉助一第一摻雜類型之摻雜劑對該第二本質矽層執行一離子注入製程。
製造一半導體裝置之方法之一般態樣可進一步提供：該超接面區域之形成進一步涉及將一第三本質矽層沈積於該第二本質層上以填充該複數個溝渠之間的一間隙，及拋光該基板之一上部部分。
製造一半導體裝置之方法之一般態樣可進一步提供：該第一本質矽層具有沿垂直方向自底部至頂部變窄之一寬度。該第一本質矽層可具有一V形狀。
製造一半導體裝置之方法之一般態樣可進一步提供：該超接面區域之形成進一步涉及在沈積該第一本質矽層之前藉助一第二摻雜類型之摻雜劑執行一離子注入製程。
製造一半導體裝置之方法之一般態樣可進一步提供：該超接面區域之形成涉及：在該基板上形成一下部磊晶層，該下部磊晶層具有沿垂直方向自底部至頂部逐漸減少之一摻雜濃度；及在該下部磊晶層上形成一上部磊晶層，該上部磊晶層具有沿該垂直方向自底部至頂部逐漸增加之一摻雜濃度。
製造一半導體裝置之方法之一般態樣可進一步提供：可重複執行沈積一磊晶層之製程及一離子注入製程以形成具有沿垂直方向自底部至頂部逐漸減少之摻雜濃度之下部磊晶層。
製造一半導體裝置之方法之一般態樣可進一步提供：可重複執行沈積一磊晶層之製程及一離子注入製程以在下部磊晶層上形成上部磊晶層，該上部磊晶層具有沿垂直方向自底部至頂部逐漸減少之一摻雜濃度。
製造一半導體裝置之方法之一般態樣可進一步提供：該超接面區域之形成進一步涉及：將一第二摻雜類型之一第一磊晶層沈積於該基板上，相對於該第一磊晶層上之一第一位置執行一第一摻雜類型摻雜劑之一第一離子注入製程，將一第二摻雜類型之一第二磊晶層沈積於該第一磊晶層上，以小於該第一離子注入製程中之一摻雜劑數量相對於該第二磊晶層上之一第二位置藉助一第一摻雜類型之摻雜劑執行一第二離子注入製程，將一第二摻雜類型之一第三磊晶層沈積於該第二磊晶層上，以小於該第二離子注入製程中之一摻雜劑數量相對於該第三磊晶層上之一第三位置藉助一第一摻雜類型之摻雜劑執行一第三離子注入製程，將一第二摻雜類型之一第四磊晶層沈積於該第三磊晶層上，以小於該第三離子注入製程中之一摻雜劑數量相對於該第四磊晶層上之一第四位置藉助一第一摻雜類型之摻雜劑執行一第四離子注入製程，將一第二摻雜類型之一第五磊晶層沈積於該第四磊晶層上，及以大於該第四離子注入製程中之一摻雜劑數量相對於該第五磊晶層上之一第五位置藉助一第一摻雜類型之摻雜劑執行一第五離子注入製程，該第一位置、該第二位置、該第三位置、該第四位置-及該第五位置係沿半導體裝置之一水平方向之相同位置。
自下列詳細說明、圖式及申請專利範圍可顯而易見其他特徵及態樣。
提供下列詳細說明以輔助讀者獲得對本文所闡述之方 法、設備及/或結構之一綜合理解。相應地，將對熟習此項技術者建議本文所闡述系統、設備及/或方法之各種改變、修改及等效物。而且，可省略習知功能及構造之說明以增加清晰度及簡潔性。
應瞭解，可以不同形式實現本發明揭示內容之特徵，且不應將其視為限定至本文所列舉之實例。而是，提供實例以使得本揭示內容將透徹且完整，且將向熟習此項技術者傳達本發明揭示內容之完全範疇。
圖式可未必按比例，且在某些例項中，可能已放大比例以便清楚地圖解說明該等實例之特徵。進一步地，在將一第一層稱為在一第二層「上」或在一基板「上」時，未必僅指代其中第一層直接形成於第二層上或基板上之一情形，而是亦可指代其中一第三層存在於第一層與第二層或基板之間之一情形。
圖1圖解說明根據一一般態樣之一半導體裝置100之一結構之一實例。
如圖1中所繪示，半導體裝置100包含一基板110、一超接面區域200、本體井區域170、摻雜區域171、一閘極絕緣層180、閘極電極181、一絕緣層182及源極電極190。此實例之半導體裝置100係一超接面金屬氧化物半導體場效應電晶體(MOSFET)裝置。
半導體裝置100之基板110可係一未摻雜之普通矽基板，或摻雜有n型摻雜劑之一n型基板。舉例而言，基板110可係其中離子注入有一n型摻雜劑(諸如磷(P)或砷(As))之一 普通矽基板。
超接面區域200安置於基板110上面且可包含交替安置之不同摻雜類型之若干柱。舉例而言，在超接面區域200中，沿半導體裝置100之一水平方向順序地安置一第一摻雜類型之一第一柱210、一第二摻雜類型之一第二柱220及該第一摻雜類型之一第三柱230。第一摻雜類型係一p型，且第二摻雜類型係一n型。
第一柱210係一第一摻雜類型之一柱，其具有自基板110側沿半導體裝置100之一垂直方向自該柱之底部至頂部逐漸減少且然後增加之一摻雜濃度。舉例而言，第一柱210可係一p型柱。為形成p型柱，如圖2A至圖2K中所圖解說明，可將一n型摻雜劑離子注入(亦即，反摻雜)至在磊晶層120中形成之溝渠130中。可將一第一本質矽層140沈積至溝渠130中。所沈積之第一本質矽層140然後可經矽蝕刻以形成具有如圖2E中所圖解說明之傾斜表面之一第一本質矽層140。可首先將一p型摻雜材料(諸如硼(B)或銦(In))離子注入至第一本質矽層140中，且然後可將一第二本質矽層145沈積於第一本質矽層140上。然後可將一p型摻雜材料(諸如B或In)離子注入至第二本質矽層145中。如圖3A至圖3H中所圖解說明，第一柱210可係藉由在階段性地沈積複數個磊晶層之製程期間改變p型摻雜劑(諸如B或In)之濃度而形成之一p型柱。
第二柱220係一第二摻雜類型之一柱。舉例而言，如圖2A至圖3H中所圖解說明，第二柱220係一n型磊晶層區， 其在於磊晶層120中形成第一柱210及第三柱230之後仍保留。
第三柱230係第一摻雜類型之一柱，其具有自基板110側沿半導體裝置100之垂直方向自柱之底部至頂部逐漸減少且然後增加之一摻雜濃度。舉例而言，第三柱230可係一p型柱。如圖2A至圖2K中所圖解說明，為形成p型柱，將一n型摻雜劑離子注入(反摻雜)至溝渠中。將第一本質矽層140沈積至溝渠130中且然後經矽蝕刻以形成第一本質矽層140，第一本質矽層140具有傾斜至溝渠130中之傾斜表面，如圖2E中所圖解說明。將一p型摻雜劑(諸如B或In)首先離子注入至第一本質矽層140中。將第二本質矽層145沈積於第一本質矽層140上，且然後將另一劑量之一p型摻雜劑(諸如B或In)離子注入至第二本質矽層145中。該第二劑量之摻雜劑可包含與用於第一本質矽層140上之第一劑量之摻雜劑相同或不同的摻雜劑材料。如圖3A至圖3H中所圖解說明，第三柱230可係一p型柱，其藉由在階段性地沈積複數個磊晶層之製程期間改變p型摻雜劑(諸如B或In)之濃度而形成。
如上文所述之第一柱210、第二柱220及第三柱230沿水平方向順序地安置以形成超接面區域200。可自基板110側沿半導體裝置100之垂直方向自柱之底部至頂部將超接面區域200劃分成第一區域201、第二區域202及第三區域203。
一柱之第一區域201主要地包含一第一摻雜類型之摻雜 劑。舉例而言，一p型摻雜劑(其係一第一摻雜類型)由於在第一柱210及第三柱230中之高p型摻雜濃度而主要地集中於超接面區域200之一下部區域中。因此，舉例而言，第一柱210及第三柱230之下部區域中之電荷濃度大於第二柱220之下部區域中之電荷濃度。換言之，在第一區域201中，Qp>Qn，其中Qp標識一p型電荷數量，且Qn標識一n型電荷數量。
該等柱之第二區域202主要地包含一第二摻雜類型之摻雜劑。舉例而言，n型摻雜劑(其係一第二摻雜類型)由於第一柱210及第三柱230中之低p型摻雜數量而主要地集中於超接面區域200之一中間區域中。因此，舉例而言，第一柱210及第三柱230之中間區域之電荷數量大於第二柱220之一中間區域中之一電荷濃度。換言之，在第二區域202中，Qp<Qn，其中Qp標識一p型電荷數量，且Qn標識一n型電荷數量。
該等柱之第三區域203主要地包含該第一摻雜類型之摻雜劑。舉例而言，p型摻雜劑(其係第一摻雜類型)由於第一柱210及第三柱230中之高p型摻雜濃度而主要地集中於超接面區域200之一上部區域中。因此，第一柱210及第三柱230之上部區域之電荷數量大於第二柱220之一上部區域之一電荷濃度。換言之，在第三區域203中，舉例而言在上部區域中，Qp>Qn，其中Qp標識一p型電荷數量，且Qn標識一n型電荷數量。
如上文所闡述，根據一一般態樣之超接面區域200可沿 一垂直方向局部地改變摻雜劑之一濃度曲線以便防止在製造半導體裝置100之製程期間由摻雜濃度中之改變所致的一電場分佈之一減小。若第一摻雜類型及第二摻雜類型中之一者係主要的，則電場傾斜至一側(例如，自一下部側至一上部側)。然而，自第一柱210之一上部部分至第一柱210之一下部部分，若第一摻雜類型或第二摻雜類型之摻雜劑在局部係主要的，則一電場在其中第一摻雜類型之摻雜劑係主要的之第一柱210之一部分中逐漸增加。若一電場在其中一第二摻雜類型係主要的之一區域中降低，則電場分佈可展現一M形狀。因此，電場不可能達到形成一崩潰電壓之一臨限電場，且導致一高崩潰電壓。
本體井區域170包含藉由將一第一摻雜類型之摻雜劑注入至第一柱210及第三柱230之上部區域中而形成之p本體井。舉例而言，本體井區域170可包含藉由一p型摻雜劑(諸如B或In)之一離子注入而形成之p型本體井。
摻雜區域171係分別安置於複數個本體井區域中且其中注入有一第二摻雜類型之摻雜劑之區域。舉例而言，摻雜區域171可透過一n型摻雜劑(諸如P或Ar)之一離子注入而形成。
閘極絕緣層180安置於摻雜區域171上及超接面區域200上面；且閘極電極181安置於閘極絕緣層180上。結果，在自一外部源施加一電壓時，可在超接面區域200中形成一空乏區域。
在閘極電極181上形成絕緣層182以使閘極電極181與源 極電極190絕緣。
源極電極190將摻雜區域171電連接至一外部裝置。
如上文所闡述，根據一一般態樣之半導體裝置100形成柱層，該等柱層形成沿基板110之一垂直方向具有一M形狀之一電場分佈。因此，一n型柱中之摻雜劑濃度可經設定以等於一p型柱中之摻雜劑濃度以便最大化或增加崩潰電壓。
圖2A至圖2K係圖解說明一種根據一一般態樣製造一半導體裝置之方法之一實例之剖面圖。
圖2A圖解說明一基板110。基板110可係其中摻雜有n型摻雜劑之一n型基板。一n型磊晶層120可經沈積以在基板110之頂部上具有一預設厚度。
如圖2B中所圖解說明，可在磊晶層120中形成複數個溝渠130。舉例而言，在圖2B中圖解說明兩個溝渠130；然而，在欲在基板上面形成複數個超接面區域時可形成三個或三個以上溝渠。舉例而言，在圖1中所圖解說明之半導體裝置100包含複數個超接面。
如圖2C中所圖解說明，可藉由施加一離子注入製程而將一n型摻雜劑材料(諸如P或Ar)經由複數個溝渠130離子注入至磊晶層120中，以便執行至複數個溝渠130之下部部分中之一反摻雜。該反摻雜可防止在p型摻雜劑之後續離子注入製程期間第一摻雜類型之摻雜劑在第一區域201中過於係主要的。於此實例中使用反摻雜製程；然而，在其他實例中可省略該反摻雜製程。除複數個溝渠130外，亦可 在稍後參照圖2J闡述之一製程中移除其中已離子注入有n型摻雜劑之區域。
如圖2D中所圖解說明，將一第一本質矽層140沈積於溝渠130及磊晶層120上。
如圖2E中所圖解說明，可對第一本質矽層140執行矽蝕刻(或深蝕刻(etch back))製程以使得第一本質矽層140具有帶傾斜表面之一傾斜形狀。舉例而言，可執行矽蝕刻製程以在溝渠130中形成第一本質矽層140。於此實例中，第一本質矽層140之一寬度自基板110沿垂直方向自溝渠130之底部至頂部變窄。於此實例中，可執行矽蝕刻至使得在溝渠130中曝露磊晶層120之一程度。若所得第一本質矽層140具有一傾斜V形狀剖面，則可省略如參照圖2C所闡述之反摻雜製程。
如圖2F中所圖解說明，為使得第一摻雜類型之摻雜劑在超接面區域200之下部區域中係主要的，可透過一離子注入製程將p型摻雜劑(諸如B或In)離子注入至溝渠130中。舉例而言，該離子注入製程可經執行以使得摻雜劑數量(亦即，經離子注入之摻雜劑之劑量)介於自1×1012/cm2至9×1013/cm2之範圍中。
於此實例中，出於各種原因而使用1×1012/cm2或更大之一摻雜劑數量。舉例而言，若摻雜劑數量小於1×1012/cm2，則對應於摻雜劑數量之超接面區域200之磊晶層120之電荷數量(亦即，一n型柱中之電荷數量)亦減小。於此情形中，n型柱之電阻增加，且因此半導體裝置之電阻亦增加。因 此，可能不達成使用一超接面結構以降低半導體裝置之電阻之一目的。
另一方面，由於下列原因而使用9×1013/cm2或更小之一摻雜劑數量。若使用超過9×1013/cm2之一摻雜劑數量，則對應於摻雜劑數量之磊晶層120之電荷數量(亦即，n型柱中之電荷數量)增加。於此情形中，由於超接面區域200中之高電荷數量而迅速降低一崩潰電壓。
如圖2G中所圖解說明，一第二本質矽層145沈積於第一本質矽層140上。
如圖2H中所圖解說明，可透過一離子注入製程而離子注入一p型摻雜劑材料，諸如B或In。於此實例中，可藉助低於或等於注入至第一本質矽層140中之摻雜劑數量之一半之一摻雜劑數量來執行離子注入製程。可在上述摻雜劑條件下執行一離子注入製程以達成具有沿溝渠之一垂直方向自該柱之底部至頂部逐漸減少且然後增加之一摻雜濃度之一p型柱。
如圖2I中所圖解說明，一第三本質矽層147沈積於第二本質矽層145上以填充溝渠130之間的間隙。
如圖2J中所圖解說明，磊晶層120之一上部區域可經拋光以移除其中存在n型摻雜劑之上部區域之部分。舉例而言，可透過一化學機械拋光(CMP)方法來拋光磊晶層120之上部區域以便移除其中已注入有n型摻雜劑之磊晶層120之一區域，該區域在複數個溝渠130及在複數個溝渠130中形成之第一本質矽層140、第二本質矽層145及第三本質矽層 147之部分外部。
由於上述製程，如圖2J中所圖解說明，第一柱210及第三柱230可具有自基板110沿垂直方向自柱之底部至頂部逐漸減少且然後增加之摻雜濃度。第一柱210及第三柱230外部之水平區域形成第二柱220。
為獲得在圖2K中所圖解說明之一MOSFET，可對半導體裝置依序執行形成本體井區域170、本體井區域170中之摻雜區域171、閘極絕緣層180、閘極電極181、絕緣層182、源極電極190及諸如此類之製程。
圖3A至圖3H係圖解說明一種製造一半導體裝置之方法之另一實例之剖面圖。
圖3A圖解說明一基板110。基板110可係其中已摻雜有n型摻雜劑之一n型基板。
如圖3B中所圖解說明，一第一n型磊晶層311經沈積以在基板110之頂部上具有一預設厚度。
如圖3C中所圖解說明，可將一第一摻雜類型之摻雜劑之一離子注入製程執行至第一磊晶層311上之一第一位置中。舉例而言，一p型摻雜劑材料(諸如B或In)可離子注入至第一磊晶層311上之第一位置中以使得大於第一磊晶層311之n型柱區域中之n型摻雜劑之數量之若干數量的p型摻雜劑保留在第一位置中。於此實例中，離子並未注入至第一磊晶層311之n型柱區域中；因此，在第一磊晶層311之n型柱區域中形成n型柱，以便獲得一第一摻雜類型摻雜劑在一超接面區域200之一下部區域中之一優勢。
如圖3D中所圖解說明，將一n型第二磊晶層312沈積於第一磊晶層311上，且可相對於第二磊晶層312上之一第二位置執行一第一摻雜類型摻雜劑之一離子注入製程。舉例而言，一p型摻雜劑材料(諸如B或In)可離子注入至第二磊晶層312上之第二位置(在一垂直線上與第一位置相同的區域)中，以使得大於第二磊晶層312之一n型柱區域中之n型摻雜劑之數量之若干數量的p型摻雜劑保留在第二位置中。於此實例中，離子並未注入至第二磊晶層312之n型柱區域中；因此，可在n型柱區域中形成n型柱以在超接面區域200之下部區域中之柱中獲得第一摻雜類型之摻雜劑之優勢及摻雜濃度之曲線。
如圖3E中所圖解說明，一n型第三磊晶層313沈積於第二磊晶層312上，且可相對於第三磊晶層313上之一第三位置執行一第一摻雜類型摻雜劑之一離子注入製程。舉例而言，可將一p型摻雜劑材料(諸如B或In)離子注入至第三磊晶層313上之第三位置(在垂直線上與第二位置相同之區域)中，以使得大於第三磊晶層313之一n型柱區域之n型摻雜劑之數量之若干數量的p型摻雜劑保留在第三區域中。於此實例中，離子並未注入至第三磊晶層313之n型柱區域中；因此，在n型柱區域中形成n型柱以獲得一第二摻雜類型在超接面區域200之一中間區域中之一優勢。
由於在圖3C至圖3E中所圖解說明之上述製程，下部磊晶層(311、312及313)可形成於一基板上以具有自基板110沿一垂直方向自該等磊晶層之底部至頂部逐漸減少之摻雜 濃度。
如圖3F中所圖解說明，一n型第四磊晶層314沈積於第三磊晶層313上，且可相對於第四磊晶層314上之一第四位置執行一第一摻雜類型摻雜劑之一離子注入製程。舉例而言，將一p型摻雜劑材料(諸如B或In)離子注入至第四磊晶層314上之第四位置(在垂直線上與第三位置相同的區域)中以使得大於第四磊晶層314之一n型柱區域中之n型摻雜劑之數量之若干數量的p型摻雜劑保留在第四位置中。於此實例中，離子並未注入至第四磊晶層314之n型柱區域中；因此，可在n型柱區域中形成n型柱以在超接面區域200之一上部區域中之柱中獲得第一摻雜類型之摻雜劑之優勢及摻雜濃度之曲線。
如圖3G中所圖解說明，將一n型第五磊晶層315沈積於第四磊晶層314上，且可藉助第一摻雜類型之摻雜劑對第五磊晶層315之一第五位置執行一離子注入製程。舉例而言，為在超接面區域200之上部區域中之柱中獲得第一摻雜類型之摻雜劑之優勢及摻雜濃度之曲線，可將大於n型第五磊晶層315中之摻雜劑數量之若干數量的p型摻雜劑離子注入至第五磊晶層315上之第五位置(在垂直線上與第四位置相同之區域)中。
由於圖3F及圖3G中所圖解說明之製程，上部磊晶層(314及315)可經形成於下部磊晶層(311、312及313)上以具有沿基板之垂直方向自底部至頂部逐漸增加之摻雜濃度。
由於上述製程，如圖3H中所圖解說明，第一柱210及第 三柱230可經形成以具有自基板110沿垂直方向自柱之底部至頂部逐漸減少且然後增加之摻雜濃度。在第一柱210與第三柱230外部之一水平區域(舉例而言，在第一柱210與第三柱230之間的剩餘n型磊晶層)可形成第二柱220。
進一步地，為形成一MOSFET，可依序執行形成本體井區域170、本體井區域170中之摻雜區域171、一閘極絕緣層180、閘極電極181、一絕緣層182、源極電極190及諸如此類之製程以獲得在圖3H中所圖解說明之半導體裝置之結構。
如圖3A至圖3H中所圖解說明，在五個單獨步驟中沈積磊晶層，且將離子注入製程執行五次以形成超接面區域200。然而，在其他實例中，可形成一三層磊晶層或一四層磊晶層，或可形成一六層磊晶層或具有甚至更多層之一磊晶層以獲得超接面區域200。
圖4係圖解說明根據一一般態樣之一項實例半導體裝置之一電場分佈之一圖表。在該圖表中，位置A標識在圖1中所圖解說明之超接面區域200之一上部區域203中之一定位，且位置B標識在圖1中所圖解說明之超接面區域200之一下部區域201中之一定位。x軸指示在半導體裝置之各種垂直位置處在半導體裝置中之電場分佈。
在圖4中所圖解說明之圖表中，根據上文所闡述實例之半導體裝置之一p型柱之電場分佈具有一M形狀。如電場分佈所圖解說明，p型柱之摻雜劑之一濃度曲線沿基板之一垂直方向局部地改變。因此，可防止由於在製造製程期 間在n型摻雜劑與p型摻雜劑之間的一不平衡所致的一內部電壓之降低。
在上述實例中，術語「主要」指示多於50%。舉例而言，若一第一摻雜類型之摻雜劑在一區域中係主要的，則該第一摻雜類型之摻雜劑以高於彼區域中之第二摻雜類型之摻雜劑之一濃度出現。
如上文所述，根據上文所闡述實例，在一種半導體裝置及一種其製造方法中，一p型柱之上部部分及下部部分之電荷數量可大於一n型柱之上部部分及下部部分之電荷數量。該p型柱之一中間部分之一電荷數量可小於該n型柱之一中間部分之一電荷數量。因此，該半導體裝置之電場分佈可具有一M形狀，且該電場可根據該半導體裝置之一深度沿其垂直方向具有一增加區域及一減少區域。結果，若該n型柱或p型柱之一電荷數量由於分佈製程而不同於p型柱或n型柱之一電荷數量，則電場可在增加區域及減少區域中沿相反方向改變，藉此減輕崩潰電壓之降低程度。
結果，可增加大量生產製程之裕度。而且，一電場曲線之一區域可比具有如上文所述之效應之一結構及一半圓電場更寬。因此，一半導體裝置可具有一高的最大崩潰電壓。
上文已闡述大量實例。然而，應瞭解，可做出各種修改。舉例而言，若以一不同次序執行所闡述技術及/或若以一不同方式組合一所闡述系統、架構、裝置或電路中之組件及/或以其他組件或其等效物取代或替換一所闡述系 統、架構、裝置或電路中之組件，則可達成適合結果。相應地，其他實施方案皆歸屬於下列申請專利範圍之範疇內。
100‧‧‧半導體裝置
110‧‧‧基板
120‧‧‧磊晶層/n型磊晶層
130‧‧‧溝渠
140‧‧‧第一本質矽層
145‧‧‧第二本質矽層
147‧‧‧第三本質矽層
170‧‧‧本體井區域
171‧‧‧摻雜區域
180‧‧‧閘極絕緣層
181‧‧‧閘極電極
182‧‧‧絕緣層
190‧‧‧源極電極
200‧‧‧超接面區域
201‧‧‧第一區域/下部區域
202‧‧‧第二區域
203‧‧‧第三區域/上部區域
210‧‧‧第一柱
220‧‧‧第二柱
230‧‧‧第三柱
311‧‧‧第一n型磊晶層/第一磊晶層/下部磊晶層
312‧‧‧下部磊晶層/n型第二磊晶層/第二磊晶層
313‧‧‧下部磊晶層/n型第三磊晶層/第三磊晶層
314‧‧‧第四磊晶層/n型第四磊晶層/上部磊晶層
315‧‧‧上部磊晶層/n型第五磊晶層/第五磊晶層
圖1係圖解說明根據一一般態樣之一半導體裝置之一結構之一實例之一剖面圖。
圖2A至圖2K係圖解說明一種製造一半導體裝置之方法之一實例之剖面圖。
圖3A至圖3H係圖解說明一種製造一半導體裝置之方法之另一實例之剖面圖。
圖4係圖解說明一半導體裝置中之一電場分佈之一圖表。
圖5係圖解說明一習用平面閘極金屬氧化物半導體場效應電晶體(MOSFET)之一結構之一實例之一剖面圖。
圖6係圖解說明在圖5中所圖解說明之MOSFET中之區域A與區域B之間形成的一電場分佈之一圖表。
圖7係圖解說明具有一超接面結構之一半導體裝置之一結構之一實例之一剖面圖。
圖8係圖解說明在圖7中所圖解說明之半導體裝置中之區域A、區域B及區域C之間形成的一電場分佈之一圖表。
圖9係圖解說明關於一電荷不平衡中之改變而在一崩潰電壓中之改變之一圖表。
110‧‧‧基板
170‧‧‧本體井區域
171‧‧‧摻雜區域
180‧‧‧閘極絕緣層
181‧‧‧閘極電極
182‧‧‧絕緣層
190‧‧‧源極電極

Claims (25)

  1. 一種半導體裝置，其具有一超接面結構，該半導體裝置包括：一基板；及一超接面區域，其安置於該基板上面，該超接面區域包括交替安置之不同摻雜類型之若干柱，該超接面區域之該等柱中之一者具有沿一垂直方向自底部至項部逐漸減少且然後增加之一摻雜濃度。
  2. 如請求項1之半導體裝置，其中該超接面區域包括沿該垂直方向自底部至頂部順序地安置之第一區域、第二區域及第三區域，一第一摻雜類型之摻雜劑在該第一區域及該第三區域中係主要的，且一第二摻雜類型之摻雜劑在該第二區域中係主要的。
  3. 如請求項2之半導體裝置，其中該第一摻雜類型之該摻雜劑係一p型摻雜劑，且該第二摻雜類型之該摻雜劑係一n型摻雜劑。
  4. 如請求項1之半導體裝置，其中該超接面區域包括一第一摻雜類型之一第一柱、一第二摻雜類型之一第二柱及該第一摻雜類型之一第三柱，該第一柱、該第二柱及該第三柱沿該半導體裝置之一水平方向順序地安置。
  5. 如請求項4之半導體裝置，其中該第一柱及該第三柱具有沿該垂直方向自該底部至該頂部逐漸減少且然後增加之摻雜濃度。
  6. 如請求項5之半導體裝置，其中： 該第一柱及該第三柱之下部區域之電荷數量大於該第二柱之一下部區域之一電荷數量；該第一柱及該第三柱之中間區域之電荷數量小於該第二柱之一中間區域之一電荷數量；且該第一柱及該第三柱之上部區域之電荷數量大於該第二柱之一上部區域之一電荷數量。
  7. 如請求項5之半導體裝置，其中該第一摻雜類型之摻雜劑係一p型摻雜劑，且該第二摻雜類型之摻雜劑係一n型摻雜劑。
  8. 如請求項5之半導體裝置，其進一步包括：一第一摻雜類型之複數個本體井區域，其分別安置於該第一柱及該第三柱上；一第二摻雜類型之複數個摻雜區域，其安置於該複數個本體井區域中；一絕緣層，其安置於該複數個摻雜區域上方及該超接面區域上；閘極電極，其形成於該絕緣層上；及源極電極，其形成於該複數個本體井區域上。
  9. 如請求項1之半導體裝置，其中該基板係一n型基板。
  10. 一種製造一半導體裝置之方法，該方法包括：在一基板上面形成一超接面區域，其中將不同摻雜類型之柱交替安置於該超接面區域中；在具有該同一摻雜類型之該超接面區域之複數個柱上分別形成一第一摻雜類型之複數個本體井區域； 在該複數個本體井區域中形成一第二摻雜類型之複數個摻雜區域；形成安置於該複數個摻雜區域上方及該超接面區域上之一絕緣層；在該絕緣層上形成閘極電極；及在該複數個本體井區域上形成源極電極，其中該超接面區域之該等柱中之一者具有沿一垂直方向自底部至頂部逐漸減少且然後增加之一摻雜濃度。
  11. 如請求項10之方法，其中該超接面區域經形成以包含其中一第一摻雜類型之摻雜劑係主要的之一第一區域、其中一第二摻雜類型之摻雜劑係主要的之一第二區域及其中一第一摻雜類型之摻雜劑係主要的之一第三區域，該第一區域、該第二區域及該第三區域沿該垂直方向自該底部順序地安置。
  12. 如請求項11之方法，其中該第一摻雜類型之該摻雜劑係一p型摻雜劑，且該第二摻雜類型之該摻雜劑係一n型摻雜劑。
  13. 如請求項11之方法，其中該超接面區域經形成以包含一第一摻雜類型之一第一柱、一第二摻雜類型之一第二柱及該第一摻雜類型之一第三柱，該第一柱、該第二柱及該第三柱沿一水平方向順序地安置。
  14. 如請求項13之方法，其中該第一柱及該第三柱具有沿該垂直方向自該底部至該頂部逐漸減少且然後增加之摻雜濃度。
  15. 如請求項13之方法，其中：該第一柱及該第三柱之下部區域之電荷數量大於該第二柱之一下部區域之一電荷數量；該第一柱及該第三柱之中間區域之電荷數量小於該第二柱之一中間區域之一電荷數量；且該第一柱及該第三柱之上部區域之電荷數量大於該第二柱之一上部區域之一電荷數量。
  16. 如請求項13之方法，其中該第一摻雜類型之該摻雜劑係一p型摻雜劑，且該第二摻雜類型之該摻雜劑係n型摻雜劑。
  17. 如請求項10之方法，其中該超接面區域之該形成包括：將一第二摻雜類型之一磊晶層沈積於該基板上；在該磊晶層中形成複數個溝渠；將一第一本質矽層沈積於該複數個溝渠中以使得該第一本質矽層傾斜；藉助一第一摻雜類型之摻雜劑對該第一本質矽層執行一離子注入製程；將一第二本質矽層沈積於該第一本質矽層上；及藉助一第一摻雜類型之摻雜劑對該第二本質矽層執行一離子注入製程。
  18. 如請求項17之方法，其中該超接面區域之該形成進一步包括：將一第三本質矽層沈積於該第二本質矽層上以填充該複數個溝渠之間的一間隙；及 拋光該基板之一上部部分。
  19. 如請求項17之方法，其中該第一本質矽層具有沿該垂直方向自該底部至該頂部變窄之一寬度。
  20. 如請求項17之方法，其中該第一本質矽層具有一V形狀。
  21. 如請求項17之方法，其中該超接面區域之該形成進一步包括：在沈積該第一本質矽層之前藉助一第二摻雜類型之摻雜劑執行一離子注入製程。
  22. 如請求項10之方法，其中該超接面區域之該形成包括：在該基板上形成一下部磊晶層，該下部磊晶層具有沿該垂直方向自該底部至該頂部逐漸減少之一摻雜濃度；及在該下部磊晶層上形成一上部磊晶層，該上部磊晶層具有沿該垂直方向自該底部至該頂部逐漸增加之一摻雜濃度。
  23. 如請求項22之方法，其中重複執行沈積一磊晶層之一製程及一離子注入製程以形成具有沿該垂直方向自該底部至該頂部逐漸減少之該摻雜濃度之該下部磊晶層。
  24. 如請求項22之方法，其中重複執行沈積一磊晶層之一製程及一離子注入製程以在該下部磊晶層上形成該上部磊晶層，該上部磊晶層具有沿該垂直方向自該底部至該頂部逐漸減少之一摻雜濃度。
  25. 如請求項10之方法，其中：該超接面區域之該形成包括： 將一第二摻雜類型之一第一磊晶層沈積於該基板上；相對於該第一磊晶層上之一第一位置執行一第一摻雜類型摻雜劑之一第一離子注入製程；將一第二摻雜類型之一第二磊晶層沈積於該第一磊晶層上；以小於該第一離子注入製程中之一摻雜劑數量相對於該第二磊晶層上之一第二位置藉助一第一摻雜類型之摻雜劑執行一第二離子注入製程；將一第二摻雜類型之一第三磊晶層沈積於該第二磊晶層上；以小於該第二離子注入製程中之一摻雜劑數量相對於該第三磊晶層上之一第三位置藉助一第一摻雜類型之摻雜劑執行一第三離子注入製程；將一第二摻雜類型之一第四磊晶層沈積於該第三磊晶層上；以小於該第三離子注入製程中之一摻雜劑數量相對於該第四磊晶層上之一第四位置藉助一第一摻雜類型之摻雜劑執行一第四離子注入製程；將一第二摻雜類型之一第五磊晶層沈積於該第四磊晶層上；及以大於該第四離子注入製程中之一摻雜劑數量相對於該第五磊晶層上之一第五位置藉助一第一摻雜類型之摻雜劑執行一第五離子注入製程；且 該第一位置、該第二位置、該第三位置、該第四位置及該第五位置係沿該半導體裝置之一水平方向之相同位置。
TW101132196A 2011-12-23 2012-09-04 半導體裝置及其製造方法 TWI545763B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141806A KR101876573B1 (ko) 2011-12-23 2011-12-23 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201327826A true TW201327826A (zh) 2013-07-01
TWI545763B TWI545763B (zh) 2016-08-11

Family

ID=48575816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132196A TWI545763B (zh) 2011-12-23 2012-09-04 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9024381B2 (zh)
KR (1) KR101876573B1 (zh)
CN (1) CN103178088B (zh)
DE (1) DE102012217031A1 (zh)
TW (1) TWI545763B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
JP2016066669A (ja) * 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10784372B2 (en) * 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor
KR101975630B1 (ko) * 2015-04-03 2019-08-29 매그나칩 반도체 유한회사 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
DE102019109048A1 (de) 2018-07-18 2020-01-23 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements
CN113113463B (zh) * 2020-01-13 2023-03-31 清纯半导体(宁波)有限公司 半导体器件、用于半导体器件的超级结结构及其制造方法
CN113540204A (zh) * 2020-04-13 2021-10-22 上海新微技术研发中心有限公司 半导体器件结构的制备方法
JP2021185595A (ja) 2020-05-22 2021-12-09 ヒュンダイ・モービス・カンパニー・リミテッド パワー半導体素子およびその製造方法
KR102369054B1 (ko) * 2020-06-23 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
TWI787819B (zh) * 2021-05-14 2022-12-21 國立臺灣大學 具有濃度變化的三維超接面功率半導體
CN114999922B (zh) * 2022-08-08 2022-11-04 泰科天润半导体科技（北京）有限公司 一种具有耐压结构的碳化硅mosfet的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69833743T2 (de) * 1998-12-09 2006-11-09 Stmicroelectronics S.R.L., Agrate Brianza Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
JP4785335B2 (ja) * 2001-02-21 2011-10-05 三菱電機株式会社 半導体装置およびその製造方法
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
JP2009272397A (ja) * 2008-05-02 2009-11-19 Toshiba Corp 半導体装置
CN101872783B (zh) * 2010-05-28 2015-01-07 上海华虹宏力半导体制造有限公司 垂直超结双扩散金属氧化物半导体器件及制造方法

Also Published As

Publication number Publication date
KR101876573B1 (ko) 2018-07-10
US20130161742A1 (en) 2013-06-27
KR20130073781A (ko) 2013-07-03
DE102012217031A1 (de) 2013-06-27
CN103178088A (zh) 2013-06-26
CN103178088B (zh) 2017-09-12
US9024381B2 (en) 2015-05-05
TWI545763B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
TWI545763B (zh) 半導體裝置及其製造方法
EP1168455B1 (en) Power semiconductor switching element
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
TWI497710B (zh) 具有超接面結構的半導體裝置及其製造方法
CN107482061B (zh) 超结器件及其制造方法
CN107316899B (zh) 半超结器件及其制造方法
CN104637821B (zh) 超级结器件的制造方法
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
US9000516B2 (en) Super-junction device and method of forming the same
CN112864246B (zh) 超结器件及其制造方法
JP2008227441A (ja) 半導体装置およびその製造方法
TWI618154B (zh) 用於製備橫向超級接面結構的方法
JPWO2003065459A1 (ja) 半導体装置
CN103325830A (zh) 半导体装置
CN112786677B (zh) 超结器件及其制造方法
US8704302B2 (en) Power semiconductor devices and methods
CN104332499B (zh) 一种vdmos器件及其终端结构的形成方法
CN108074963B (zh) 超结器件及其制造方法
TWI706507B (zh) 改善了擊穿和耐用性的超級結拐角和端接結構及方法
CN102157377A (zh) 超结vdmos器件及其制造方法
CN111463131A (zh) 超结半导体器件及其制造方法
CN108376713B (zh) 一种具有超结结构的半导体器件及其制作方法
CN113488389B (zh) 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法
KR20130098913A (ko) 반도체 장치 및 그 제조 방법
CN115566038A (zh) 超结器件及其制造方法