CN102751313A - 超级结器件及制造方法 - Google Patents

超级结器件及制造方法 Download PDF

Info

Publication number
CN102751313A
CN102751313A CN2011100974768A CN201110097476A CN102751313A CN 102751313 A CN102751313 A CN 102751313A CN 2011100974768 A CN2011100974768 A CN 2011100974768A CN 201110097476 A CN201110097476 A CN 201110097476A CN 102751313 A CN102751313 A CN 102751313A
Authority
CN
China
Prior art keywords
type
thin layer
type thin
epitaxial loayer
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100974768A
Other languages
English (en)
Other versions
CN102751313B (zh
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110097476.8A priority Critical patent/CN102751313B/zh
Publication of CN102751313A publication Critical patent/CN102751313A/zh
Application granted granted Critical
Publication of CN102751313B publication Critical patent/CN102751313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种超级结器件，在垂直所述基片的方向上，P型薄层的宽度或杂质浓度不均匀，使P型薄层和N型薄层的杂质的载流子分布不均匀，上部P型薄层的P型杂质的载流子总量大于或等于相同深度的上部N型薄层的N型杂质的载流子总量，下部P型薄层的P型杂质的载流子总量小于或等于相同深度的下部N型薄层的N型杂质的载流子总量。本发明公开了一种超级结器件的制造方法。本发明能改善器件的大电流处理能力并提高器件的反向击穿电压的均匀性、能提高器件的可靠性。

Description

超级结器件及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件；本发明还涉及一种超级结器件的制造方法。
背景技术
超级结结构的器件通过利用N/P交替配列的结构来代替传统VDMOS中的N漂移区，它结合业内熟知的VDMOS工艺，就可以制作得到超级结结构的MOSFET，它能在反向击穿电压与传统的VDMOS一致的情况下，通过使用低电阻率的外延层，使器件的导通电阻大幅降低。该薄层中P型杂质的载流子分布和N型杂质的载流子分布以及它们的匹配会影响器件的特性包括其反向击穿电压和电流处理能力。一般器件设计中都采用使交替的P/N薄层即P型薄层和N型薄层中达到最佳的电荷平衡以得到器件的最大的反向击穿电压，但这样的条件下器件的电流处理能力不够。为了改善以上性能，有一种做法是在多次外延的工艺中使所述P型薄层的P型杂质浓度在垂直于硅基片表面的方向上提供一种不均匀的分布。
现有这种由在垂直方向上掺杂不均匀的P型外延层组成所述P型薄层的结构虽然能够提高器件的电流处理能力，但是具有如下需改进之处：在外延层中注入不均匀的P型杂质的工艺方法会使整个器件的各所述P型薄层的P型杂质间的不均匀度也会增加，会造成各P/N薄层单元的反向电压下的电场分布的不均匀，从而使反向击穿电压减小。采用多次外延生长的工艺还会增加制造成本，且不均匀的外延掺杂的控制精度不高，会使产品的良率降低。
发明内容
本发明所要解决的技术问题是提供一种超级结器件，能改善器件的大电流处理能力(EAS)并提高器件的反向击穿电压的均匀性、提高器件的可靠性并通过提高制造工艺的稳定性降低成本。
为解决上述技术问题，本发明提供的超级结器件形成于基片上，所述基片上形成有N型外延层，超级结器件包括形成于所述N型外延层中的交替排列的P型薄层和N型薄层，由一个所述P型薄层和一个所述N型薄层组成的单元的总宽度保持不变，所述N型薄层的杂质浓度均匀，在垂直所述基片的方向上，所述P型薄层分为上下相连的上部P型薄层和下部P型薄层、所述N型薄层分为上下相连的上部N型薄层和下部N型薄层；所述下部P型薄层由填充于沟槽中的P型硅组成，或者所述下部P型薄层由形成于所述N型外延层中的P型掺杂区组成；所述上部P型薄层由宽度大于所述下部P型薄层、浓度等于所述下部P型薄层的形成于所述N型外延层中的P型掺杂区组成，或者所述上部P型薄层由宽度大于或等于所述下部P型薄层、浓度大于或等于所述下部P型薄层的填充于沟槽中的P型硅组成；所述上部P型薄层的P型杂质的载流子总量大于或等于同一水平位置的所述上部N型薄层的N型杂质的载流子总量，所述下部P型薄层的P型杂质的载流子总量小于或等于同一水平位置的所述下部N型薄层的N型杂质的载流子总量。
为解决上述技术问题，本发明提供第一种超级结器件的制造方法，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长一层N型外延薄层。
步骤二、通过光刻在所述N型外延薄层中定义出P型掺杂区的位置并注入P型杂质。
步骤三、重复步骤一和步骤二的工艺，得到由多层所述N型外延薄层组成的下部N型外延层，由形成于形成于各所述N型外延薄层中的P型掺杂区相连接组成所述下部P型薄层，在所述下部N型外延层中形成交替排列的下部P型薄层和下部N型薄层，所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量。
步骤四、在所述下部N型外延层上外延生长形成上部N型外延层，由所述下部N型外延层和所述上部N型外延层组成N型外延层。
步骤五、利用光刻和刻蚀在所述上部N型外延层中形成沟槽图形；所述沟槽的位置位于各所述下部P型薄层的上方。
步骤六、在所述沟槽中填充P型硅，之后将所述上部N型外延层的表面上的所述P型硅去除，由形成于所述沟槽中的所述P型硅组成所述上部P型薄层，在所述上部N型外延层中形成交替排列的上部P型薄层和上部N型薄层，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
进一步改进是，步骤五中所述沟槽的宽度大于或等于所述P型掺杂区的宽度，步骤六中所述P型硅的浓度大于或等于所述P型掺杂区的浓度。
为解决上述技术问题，本发明提供第二种超级结器件的制造方法，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长形成N型外延层。
步骤二、通过光刻和刻蚀在所述N型外延层的上部形成的第一种宽度的第一沟槽图形。
步骤三、在所述N型外延层表面上形成介质膜，将形成于所述第一沟槽底部表面的所述介质膜去除，在所述第一沟槽的侧壁上保留一定厚度的所述介质膜，以所述介质膜为掩模在所述第一沟槽的底部形成第二宽度的第二沟槽，所述第二宽度小于所述第一宽度。
步骤四、在所述第一沟槽和所述第二沟槽中填充P型硅，之后将所述N型外延层的表面上的所述P型硅去除，分别在所述第二沟槽中形成下部P型薄层、在所述第一沟槽中形成上部P型薄层，从而在所述N型外延层的下部形成交替排列的下部P型薄层和下部N型薄层、在所述N型外延层的上部形成交替排列的上部P型薄层和上部N型薄层；所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
进一步改进是，填充于所述第一沟槽中的P型硅的掺杂浓度大于或等于填充于所述第一沟槽中的P型硅的掺杂浓度。
为解决上述技术问题，本发明提供第三种超级结器件的制造方法，其特征在于，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长一层N型外延薄层。
步骤二、通过光刻在所述N型外延薄层中定义出P型掺杂区的位置并注入P型杂质。
步骤三、重复步骤一和步骤二的工艺，得到由多层所述N型外延薄层组成的N型外延层，底部相连的一层或多层所述N型外延薄层的所述P型掺杂区组成下部P型薄层并在所述N型外延层的下部形成交替排列的所述下部P型薄层和下部N型薄层；所述下部P型薄层上的各层所述N型外延薄层的所述P型掺杂区组成上部P型薄层并在所述N型外延层的上部形成交替排列的所述上部P型薄层和上部N型薄层；所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
进一步改进是，组成所述上部P型薄层的所述P型掺杂区的宽度大于组成所述下部P型薄层的所述P型掺杂区的宽度，组成所述上部P型薄层的所述P型掺杂区的浓度等于组成所述下部P型薄层的所述P型掺杂区的浓度。
为解决上述技术问题，本发明提供第四种超级结器件的制造方法，其特征在于，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长形成N型外延层。
步骤二、通过光刻和刻蚀在所述N型外延层中形成沟槽图形。
步骤三、在所述沟槽的底部填充具有第一杂质浓度的第一P型硅；所述第一P型硅组成下部P型薄层并在所述N型外延层的下部形成交替排列的所述下部P型薄层和下部N型薄层；所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量。
步骤四、在所述沟槽的上部填充具有第二杂质浓度的第二P型硅，所述第二杂质浓度大于所述第一杂质浓度；所述第二P型硅组成上部P型薄层并在所述N型外延层的上部形成交替排列的所述上部P型薄层和上部N型薄层；所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
本发明通过顶部较宽的均匀掺杂的外延层形成P型薄层、或通过能够较精确控制尺寸的填充于沟槽中的顶部较宽并浓度较高的P型硅形成P型薄层，能够提高器件的可靠性。同时，采用本发明的制造方法，通过在不同区域采用不同的P型区/N型区宽度，来实现不同区域的P型杂质的载流子总量/N型杂质的载流子总量的变化，工艺上易于实现，从而能提高反向击穿电压的均匀性，提高产品的良率达到降低成本的目的；同时，相对于现有技术中的多层外延生长的方法，本发明的采用在沟槽中填充P型硅的工艺方法能降低制造成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例一超级结器件示意图；
图2是本发明实施例二超级结器件示意图；
图3是本发明实施例三超级结器件示意图；
图4是本发明实施例四超级结器件示意图；
图5是本发明实施例五超级结器件示意图；
图6是本发明实施例六超级结器件示意图；
图7A-图7D是本发明实施例一超级结器件的制造方法制造过程中的器件示意图。
具体实施方式
如图1至图6所示，分别为本发明实施例一至实施例六超级结器件示意图。本发明实施例一至实施例六超级结器件都为反向击穿电压为600伏的器件。
本发明实施例一超级结器件形成于N+基片1上，所述基片1上形成有N型外延层2。所述N+基片1的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。所述N型外延层2的电阻率为2欧姆·厘米～10欧姆·厘米。超级结器件包括形成于所述N型外延层2中的交替排列的P型薄层和N型薄层，即形成于如图1所示的A轴和B轴间的部分。所述P型薄层的P型杂质的载流子总量和所述N型薄层的N型杂质的载流子总量相同。在垂直所述基片1的方向上，所述P型薄层和所述N型薄层的杂质的载流子分布不均匀，所述P型薄层分为上下相连的上部P型薄层41和下部P型薄层、所述N型薄层分为上下相连的上部N型薄层和下部N型薄层；所述下部P型薄层由P型薄层32-1和P型薄层32-2组成，所述P型薄层32-1和所述P型薄层32-2都为在所述N型外延层2的P型离子注入层即P型掺杂区；所述上部P型薄层41由填充于沟槽中的P型硅组成。所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量，所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量。且其中，所述P型薄层和所述N型薄层总的宽度不变且为12微米，所述P型薄层设置为上部宽、下部窄的结构，所述N型薄层为下部宽下部窄的结构。所述下部P型薄层的宽度a1为5.5微米、所述下部N型薄层的宽度b1为6.5微米，所述上部P型薄层41的宽度a2为6.5微米、所述上部N型薄层的宽度b2为5.5微米。所述N型薄层的N型杂质浓度保持不变且为1E15CM-3，所述上部P型薄层41和所述下部P型薄层的杂质浓度相同且保持不变且为1E15CM-3。通过上述宽度的设置可知，所述上部P型薄层41的P型杂质的载流子总量和相同深度的所述上部N型薄层的N型杂质的载流子总量的比值为a2和b2的比值即1.18；所述下部P型薄层的P型杂质的载流子总量和相同深度的所述下部N型薄层的N型杂质的载流子总量的比值为a1和b1的比值即1∶1.18。
上述结构为本发明实施例一的交替排列的所述P型薄层和所述N型薄层的结构，本发明实施例一还包括：形成于所述N型外延层2上端的栅氧5和多晶硅电极6，形成于所上部P型薄层上端的P阱7、N+源区8，包覆所述多晶硅电极6的层间介质膜9，接触孔10，P+接触注入层11，源金属电极12形成和多晶电极形成(未图示)，由背面金属形成的漏电极14。由图1可知，A轴为P阱7与所述N型外延层2的上部所形成的结的水平线位置，B轴为所述P型薄层与其下部的所述N型外延层2所形成的结的水平线位置。
本发明实施例二超级结器件和本发明实施例一超级结器件的区别特征为：所述下部P型薄层由填充于沟槽中的P型硅组成。一个单元的所述P型薄层和所述N型薄层的总宽度也为12微米、杂质浓度也都为1E15CM-3。所述下部P型薄层、所述上部P型薄层、所述下部N型薄层和所述上部N型薄层的宽度a1、a2、b1和b2也分别和实施一中的相同。
本发明实施例三超级结器件和本发明实施例一超级结器件的区别特征为：所述上部P型薄层由所述下部P型薄层由P型薄层33-1和P型薄层33-2组成，所述P型薄层33-1和所述P型薄层33-2都为在所述N型外延层2的P型离子注入层。一个单元的所述P型薄层和所述N型薄层的总宽度也为12微米、杂质浓度也都为1E15CM-3。所述下部P型薄层、所述上部P型薄层、所述下部N型薄层和所述上部N型薄层的宽度a1、a2、b1和b2也分别和实施一中的相同。
本发明实施例四超级结器件和本发明实施例三超级结器件的区别特征为：所述上部P型薄层由所述下部P型薄层由P型薄层33-1和P型薄层34-1组成，所述P型薄层34-1为于所述P型薄层33-1的上端，所述P型薄层33-1和所述P型薄层34-1都为在所述N型外延层2的P型离子注入层。一个单元的所述P型薄层和所述N型薄层的总宽度也为12微米、杂质浓度也都为1E15CM-3。所述下部P型薄层、所述下部N型薄层的宽度a1和b1分别和实施一中的相同。所述上部P型薄层的宽度进一步的改变，其中所述P型薄层34-1的宽度a3要宽于所述P型薄层33-1的宽度a2，这样使所述上部P型薄层的P型杂质的载流子总量和相同深度的所述上部N型薄层的N型杂质的载流子总量的比值进一步的加大。
本发明实施例五超级结器件和本发明实施例一超级结器件的区别特征为：所述P型薄层都是由填充于沟槽中的P型硅组成，且所述P型薄层的上下宽度相同且都为6微米；第一P型硅从所述沟槽的底部填充到顶部，其中底部完全填充，顶部填充的区域的面积S11占整个沟槽的面积的75％-90％；顶部未被所述第一P型硅填充的沟槽中填充第二P型硅，所述第二P型硅的面积S12占整个沟槽的面积的10％-25％；所述第二P型硅的浓度大于所述第一P型硅的浓度，且所述第一P型硅为1E15CM-3、所述第二P型硅为1.15E15CM-3～1.3E15CM-3。所述P型薄层中包含所述第二P型硅的为上部P型薄层，该上部P型薄层的底部组成下部P型薄层。由上可知，本发明实施例通过增加所述上部P型薄层的浓度，从而能够使所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量。
本发明实施例六超级结器件和本发明实施例五超级结器件的区别特征为：所述P型薄层所填充的沟槽有一定的倾斜，倾斜角为2度～15度。这样能够相对增加上部P型薄层的宽度，从而增加所述上部P型薄层的载流子数量。
本发明实施例一超级结器件的制造方法为形成交替排列的所述P型薄层和所述N型薄层时包括如下步骤：
步骤一、如图1所示，在N+基片1上外延生长第一层N型外延薄层2。所述N+基片1的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。外延层厚度和电阻率是按照器件设计的要求来确定的，如对源漏击穿电压(BVDS)也即反向击穿电压为600V的器件，其电阻率一般选取在2欧姆·厘米～10欧姆·厘米，本实施例一中采用所述N型外延薄层的N型杂质浓度为1E15CM-3。如图7A所示，第一层所述N型外延薄层2的厚度为20微米。
步骤二、如图7A所示，在第一层所述N型外延薄层2上进行光刻，以光刻胶51形成P型区开口的图形，然后进行P型离子注入得到P型薄层32-1。所述P型薄层32-1的P型杂质浓度为1E15CM-3。
步骤三、如图7B所示，重复步骤一的工艺，形成厚度为10微米的第二层所述N型外延薄层2；重复步骤二的工艺，在所述P型薄层32-1的上端形成P型薄层32-2。所述P型薄层32-2的P型杂质浓度为1E15CM-3。二层所述N型外延薄层2组成下部N型外延层，所述P型薄层32-1和所述P型薄层32-2组成下部P型薄层，并在所述下部N型外延层中形成交替排列的所述下部P型薄层和下部N型薄层。所述下部P型薄层的宽度a1为6.5微米，所述下部N型薄层的宽度b1为5.5微米。
步骤四、如图7C所示，在所述下部N型外延层上外延生长形成厚度为20微米的上部N型外延层2，由所述下部N型外延层和所述上部N型外延层组成N型外延层2。
步骤五、如图7C所示，利用光刻和刻蚀在所述上部N型外延层中形成沟槽图形；所述沟槽的位置位于各所述下部P型薄层的上方。
步骤六、如图7D所示，在所述沟槽中填充P型硅，所述P型硅的P型杂质浓度为1E15CM-3。之后将所述上部N型外延层2的表面上的所述P型硅去除，从而在所述上部N型外延层2中形成交替排列的上部P型薄层和上部N型薄层，所述下部P型薄层的宽度a2为5.5微米，所述下部N型薄层的宽度b2为6.5微米。
之后，利用现有成熟的纵向双扩散金属氧化物半导体(verticaldouble-diffusion metal-oxide-semiconductor，VDMOS)加工工艺得到对应的超级结器件单元结构，本发明实施例都为超级结NMOS器件，包括步骤：如图1所示，位于所述N型外延层2上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成；包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和多晶电极的形成(未图示)；由背面金属组成的漏电极14的形成。
经过所有的高温热过程的退火和推阱，得到交替排列的P型薄层和N型薄层的载流子总量分布为：所述下部P型薄层和所述下部N型薄层的的杂质载流子总量比为1∶1.18；所述上部P型薄层和所述上部N型薄层的杂质载流子总量比为1.18。
所述P阱7的形成步骤可以在步骤四的上部N型外延层2完成之后形成；也可以在步骤六之后形成；还可以在多晶栅图形形成之后通过注入和推阱形成。
由于VDMOS的制造方法已为业界所熟知，下面的实施例将只描述P型薄层和N型薄层的形成，VDMOS的相关工艺将不再说明。
本发明实施例二超级结器件的制造方法为形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、如图2所示，在N+基片1上外延生长N型外延层2。所述N+基片1的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。外延层厚度和电阻率是按照器件设计的要求来确定的，如对BVDS为600V的器件，所述N型外延层2电阻率一般选取在2欧姆·厘米～10欧姆·厘米，所述N型外延层2的N型杂质浓度为1E15CM-3。所述N型外延层2的厚度为50微米。之后，再淀积15000埃厚的氧化膜作为刻蚀的保护膜。
步骤二、通过光刻和刻蚀在所述N型外延层的上部形成的宽度a2为6.5微米的第一沟槽图形。
步骤三、在所述N型外延层表面上形成一6000埃米厚的介质膜，将形成于所述第一沟槽底部表面的所述介质膜去除，在所述第一沟槽的侧壁上保留一定厚度的所述介质膜，以所述介质膜为掩模在所述第一沟槽的底部形成第二沟槽，所述第二沟槽的宽度a1约为5.5微米。
步骤四、在所述第一沟槽和所述第二沟槽中填充P型硅，所述P型硅的P型杂质浓度为1E15CM-3。之后将所述N型外延层2的表面上的所述P型硅去除，分别在所述第二沟槽中形成下部P型薄层、在所述第一沟槽中形成上部P型薄层，从而在所述N型外延层的下部形成交替排列的下部P型薄层和下部N型薄层、在所述N型外延层的上部形成交替排列的上部P型薄层和上部N型薄层，所述上部N型薄层的宽度b2为5.5微米、所述下部N型薄层的宽度b1为6.5微米。
经过所有的高温热过程的退火和推阱，得到交替排列的P型薄层和N型薄层的载流子总量分布为：所述下部P型薄层和所述下部N型薄层的的杂质载流子总量比为1∶1.18；所述上部P型薄层和所述上部N型薄层的杂质载流子总量比为1.18。
本发明实施例三超级结器件的制造方法为形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、如图1所示，在N+基片1上外延生长第一层N型外延薄层2。所述N+基片1的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。外延层厚度和电阻率是按照器件设计的要求来确定的，如对BVDS为600V的器件，其电阻率一般选取在2欧姆·厘米～10欧姆·厘米，所述第一层N型外延薄层的N型杂质浓度为1E15CM-3。所述第一层N型外延薄层2的厚度为20微米。
步骤二、在第一层所述N型外延薄层2上进行光刻，然后进行P型离子注入得到P型薄层32-1。所述P型薄层32-1的P型杂质浓度为1E15CM-3。所述P型薄层32-1的宽度a1为5.5微米；
步骤三、重复步骤一中的工艺，得到厚度为10微米的第二层N型外延薄层，重复步骤二的工艺，在所述第二层N型外延薄层中形成P型薄层32-2。重复步骤一中的工艺，在所述第二层N型外延薄层上得到厚度为10微米的第三层N型外延薄层，重复步骤二的工艺，在所述第三层N型外延薄层中形成P型薄层33-1。重复步骤一中的工艺，在所述第三层N型外延薄层上得到厚度为10微米的第四层N型外延薄层，重复步骤二的工艺，在所述第四层N型外延薄层中形成P型薄层33-2。所述P型薄层32-2、33-1和33-2的P型杂质浓度都为1E15CM-3；所述P型薄层32-2的宽度a1为5.5微米，所述P型薄层33-1和33-2的宽度a2为6.5微米。由所述第一层N型外延薄层和所述第二层N型外延薄层组成下部N型外延层，由所述P型薄层32-1和所述P型薄层32-2组成下部P型薄层，并在所述下部N型外延层中形成交替排列的所述下部P型薄层和下部N型薄层；由所述第三层N型外延薄层和所述第四层N型外延薄层组成上部N型外延层，由所述P型薄层33-1和所述P型薄层33-2组成上部P型薄层，并在所述上部N型外延层中形成交替排列的所述上部P型薄层和上部N型薄层。所述下部N型薄层的宽度b1为6.5微米、所述上部N型薄层的宽度b2为5.5微米。所述上部N型薄层和所述下部N型薄层的N型杂质浓度为1E15CM-3。由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
经过所有的高温热过程的退火和推阱，得到交替排列的P型薄层和N型薄层的载流子总量分布为：所述下部P型薄层和所述下部N型薄层的的杂质载流子总量比为1∶1.18；所述上部P型薄层和所述上部N型薄层的杂质载流子总量比为1.18。
本发明实施例四超级结器件的制造方法和本发明实施例三超级结器件的制造方法的区别为：如图4所示，步骤三中形成所述第四层N型外延薄层后，在所述第四层N型外延薄层中形成P型薄层34-1。所述P型薄层34-1的宽度大于所述P型薄层33-1的宽度，从而能进一步的增加上部P型薄层的载流子数量。
本发明实施例五超级结器件的制造方法为形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、如图5所示，在N+基片1上外延生长N型外延层2。所述N+基片1的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。外延层厚度和电阻率是按照器件设计的要求来确定的，如对BVDS为600V的器件，所述N型外延层2电阻率一般选取在2欧姆·厘米～10欧姆·厘米，所述N型外延层2的N型杂质浓度为1E15CM-3。所述N型外延层2的厚度为50微米。之后，再淀积15000埃厚的氧化膜作为刻蚀的保护膜。
步骤二、通过光刻和刻蚀在所述N型外延层的形成侧壁垂直的宽度为6微米的沟槽图形。
步骤三、在所述沟槽中填充第一P型硅，并将所述基片表面的第一P型硅去除；第一P型硅从所述沟槽的底部填充到顶部，其中底部完全填充，顶部填充的区域的面积S11占整个沟槽的面积的75％-90％。所述第一P型硅为1E15CM-3。
步骤四、在顶部未被所述第一P型硅填充的沟槽中填充第二P型硅，并将所述基片表面的第二P型硅去除；所述第二P型硅的面积S12占整个沟槽的面积的10％-25％；所述第二P型硅为1.15E15CM-3～1.3E15CM-3。由填充于沟槽中的所述第一P型硅和所述第二P型硅组成P型薄层，并在所述N型外延层2中形成交替排列的所述P型薄层和N型薄层。所述P型薄层中包含所述第二P型硅的为上部P型薄层，该上部P型薄层的底部组成下部P型薄层。所述N型薄层的宽度为6微米，最后，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的上部N型薄层的N型杂质的载流子总量；所述下部P型薄层的P型杂质的载流子总量大于或等于相同深度的下部N型薄层的N型杂质的载流子总量。
本发明实施例六超级结器件的制造方法和本发明实施例五超级结器件的制造方法的区别为：步骤二中形成的沟槽的侧壁由一定的倾斜，倾斜角为2度～15度。这样能够相对增加上部P型薄层的宽度，从而增加所述上部P型薄层的载流子数量。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种超级结器件，形成于基片上，所述基片上形成有N型外延层，超级结器件包括形成于所述N型外延层中的交替排列的P型薄层和N型薄层，其特征在于：由一个所述P型薄层和一个所述N型薄层组成的单元的总宽度保持不变，所述N型薄层的杂质浓度均匀，在垂直所述基片的方向上，所述P型薄层分为上下相连的上部P型薄层和下部P型薄层、所述N型薄层分为上下相连的上部N型薄层和下部N型薄层；所述下部P型薄层由填充于沟槽中的P型硅组成，或者所述下部P型薄层由形成于所述N型外延层中的P型掺杂区组成；所述上部P型薄层由宽度大于所述下部P型薄层、浓度等于所述下部P型薄层的形成于所述N型外延层中的P型掺杂区组成，或者所述上部P型薄层由宽度大于或等于所述下部P型薄层、浓度大于或等于所述下部P型薄层的填充于沟槽中的P型硅组成；所述上部P型薄层的P型杂质的载流子总量大于或等于同一水平位置的所述上部N型薄层的N型杂质的载流子总量，所述下部P型薄层的P型杂质的载流子总量小于或等于同一水平位置的所述下部N型薄层的N型杂质的载流子总量。
2.一种超级结器件的制造方法，其特征在于，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长一层N型外延薄层；
步骤二、通过光刻在所述N型外延薄层中定义出P型掺杂区的位置并注入P型杂质；
步骤三、重复步骤一和步骤二的工艺，得到由多层所述N型外延薄层组成的下部N型外延层，由形成于形成于各所述N型外延薄层中的P型掺杂区相连接组成所述下部P型薄层，在所述下部N型外延层中形成交替排列的下部P型薄层和下部N型薄层，所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量；
步骤四、在所述下部N型外延层上外延生长形成上部N型外延层，由所述下部N型外延层和所述上部N型外延层组成N型外延层；
步骤五、利用光刻和刻蚀在所述上部N型外延层中形成沟槽图形；所述沟槽的位置位于各所述下部P型薄层的上方；
步骤六、在所述沟槽中填充P型硅，之后将所述上部N型外延层的表面上的所述P型硅去除，由形成于所述沟槽中的所述P型硅组成所述上部P型薄层，在所述上部N型外延层中形成交替排列的上部P型薄层和上部N型薄层，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
3.如权利要求2所述超级结器件的制造方法，其特征在于：步骤五中所述沟槽的宽度大于或等于所述P型掺杂区的宽度，步骤六中所述P型硅的浓度大于或等于所述P型掺杂区的浓度。
4.一种超级结器件的制造方法，其特征在于，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长形成N型外延层；
步骤二、通过光刻和刻蚀在所述N型外延层的上部形成的第一种宽度的第一沟槽图形；
步骤三、在所述N型外延层表面上形成介质膜，将形成于所述第一沟槽底部表面的所述介质膜去除，在所述第一沟槽的侧壁上保留一定厚度的所述介质膜，以所述介质膜为掩模在所述第一沟槽的底部形成第二宽度的第二沟槽，所述第二宽度小于所述第一宽度；
步骤四、在所述第一沟槽和所述第二沟槽中填充P型硅，之后将所述N型外延层的表面上的所述P型硅去除，分别在所述第二沟槽中形成下部P型薄层、在所述第一沟槽中形成上部P型薄层，从而在所述N型外延层的下部形成交替排列的下部P型薄层和下部N型薄层、在所述N型外延层的上部形成交替排列的上部P型薄层和上部N型薄层；所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
5.如权利要求4所述超级结器件的制造方法，其特征在于：填充于所述第一沟槽中的P型硅的掺杂浓度大于或等于填充于所述第一沟槽中的P型硅的掺杂浓度。
6.一种超级结器件的制造方法，其特征在于，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长一层N型外延薄层；
步骤二、通过光刻在所述N型外延薄层中定义出P型掺杂区的位置并注入P型杂质；
步骤三、重复步骤一和步骤二的工艺，得到由多层所述N型外延薄层组成的N型外延层，底部相连的一层或多层所述N型外延薄层的所述P型掺杂区组成下部P型薄层并在所述N型外延层的下部形成交替排列的所述下部P型薄层和下部N型薄层；所述下部P型薄层上的各层所述N型外延薄层的所述P型掺杂区组成上部P型薄层并在所述N型外延层的上部形成交替排列的所述上部P型薄层和上部N型薄层；所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量，所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
7.如权利要求6所述超级结器件的制造方法，其特征在于：组成所述上部P型薄层的所述P型掺杂区的宽度大于组成所述下部P型薄层的所述P型掺杂区的宽度，组成所述上部P型薄层的所述P型掺杂区的浓度等于组成所述下部P型薄层的所述P型掺杂区的浓度。
8.一种超级结器件的制造方法，其特征在于，形成交替排列的所述P型薄层和所述N型薄层时采用如下步骤：
步骤一、在N+基片上外延生长形成N型外延层；
步骤二、通过光刻和刻蚀在所述N型外延层中形成沟槽图形；
步骤三、在所述沟槽的底部填充具有第一杂质浓度的第一P型硅；所述第一P型硅组成下部P型薄层并在所述N型外延层的下部形成交替排列的所述下部P型薄层和下部N型薄层；所述下部P型薄层的P型杂质的载流子总量小于或等于相同深度的所述下部N型薄层的N型杂质的载流子总量；
步骤四、在所述沟槽的上部填充具有第二杂质浓度的第二P型硅，所述第二杂质浓度大于所述第一杂质浓度；所述第二P型硅组成上部P型薄层并在所述N型外延层的上部形成交替排列的所述上部P型薄层和上部N型薄层；所述上部P型薄层的P型杂质的载流子总量大于或等于相同深度的所述上部N型薄层的N型杂质的载流子总量；由所述上部P型薄层和所述下部P型薄层相连组成P型薄层，由所述上部N型薄层和所述下部N型薄层相连组成N型薄层。
CN201110097476.8A 2011-04-19 2011-04-19 超级结器件及制造方法 Active CN102751313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110097476.8A CN102751313B (zh) 2011-04-19 2011-04-19 超级结器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110097476.8A CN102751313B (zh) 2011-04-19 2011-04-19 超级结器件及制造方法

Publications (2)

Publication Number Publication Date
CN102751313A true CN102751313A (zh) 2012-10-24
CN102751313B CN102751313B (zh) 2016-02-10

Family

ID=47031353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110097476.8A Active CN102751313B (zh) 2011-04-19 2011-04-19 超级结器件及制造方法

Country Status (1)

Country Link
CN (1) CN102751313B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050523A (zh) * 2012-12-14 2013-04-17 上海华虹Nec电子有限公司 绝缘栅双极型晶体管及其制造方法
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030232477A1 (en) * 2001-11-09 2003-12-18 Gerald Deboy High-voltage semiconductor component
CN101071822A (zh) * 2002-09-25 2007-11-14 株式会社东芝 功率半导体元件
CN101388336A (zh) * 2007-09-13 2009-03-18 三洋电机株式会社 半导体晶片的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030232477A1 (en) * 2001-11-09 2003-12-18 Gerald Deboy High-voltage semiconductor component
CN101071822A (zh) * 2002-09-25 2007-11-14 株式会社东芝 功率半导体元件
CN101388336A (zh) * 2007-09-13 2009-03-18 三洋电机株式会社 半导体晶片的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050523A (zh) * 2012-12-14 2013-04-17 上海华虹Nec电子有限公司 绝缘栅双极型晶体管及其制造方法
CN103050523B (zh) * 2012-12-14 2015-10-14 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管及其制造方法
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法
CN104051540B (zh) * 2014-07-03 2019-03-12 肖胜安 超级结器件及其制造方法

Also Published As

Publication number Publication date
CN102751313B (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
US11588016B2 (en) Semiconductor device having a super junction structure and method of manufacturing the same
JP5638645B2 (ja) 高電圧垂直トランジスタで集積された検知トランジスタ
CN102169902B (zh) 一种深槽和深注入型超结器件
US8395230B2 (en) Semiconductor device and method of manufacturing the same
US8653586B2 (en) Superjunction device and method for manufacturing the same
US20140042533A1 (en) Segmented Pillar Layout for a High-Voltage Vertical Transistor
US20120061755A1 (en) Checkerboarded high-voltage vertical transistor layout
US8680608B2 (en) Power semiconductor device with a low on resistence
JP4185507B2 (ja) ディープ・トレンチ・スーパースイッチング装置
CN101794780A (zh) 纳米管金属氧化物半导体场效应管技术与器件
CN104051540A (zh) 超级结器件及其制造方法
CN102479805A (zh) 一种超级结半导体元件及其制造方法
CN110061051A (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN102299072A (zh) 沟槽型超级结器件的制作方法及得到的器件
JP2019521529A (ja) パワーデバイス及びその製造方法
CN109755291A (zh) 超结器件及其制造方法
US7602036B2 (en) Trench type Schottky rectifier with oxide mass in trench bottom
CN112786677A (zh) 超结器件及其制造方法
CN101964343B (zh) 半导体装置
CN110010694B (zh) 一种高压多次外延型超结mosfet的结构及制造方法
CN102751313A (zh) 超级结器件及制造方法
CN107507857B (zh) 自对准超结结构及其制备方法
CN104037206B (zh) 超级结器件及制造方法
CN102881723B (zh) 一种半导体器件结构及其制作方法
CN107527818B (zh) 超级结的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant