CN104425574B - 碳化硅半导体装置 - Google Patents

碳化硅半导体装置 Download PDF

Info

Publication number
CN104425574B
CN104425574B CN201410432842.4A CN201410432842A CN104425574B CN 104425574 B CN104425574 B CN 104425574B CN 201410432842 A CN201410432842 A CN 201410432842A CN 104425574 B CN104425574 B CN 104425574B
Authority
CN
China
Prior art keywords
ring region
silicon carbide
protection ring
outer circumference
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410432842.4A
Other languages
English (en)
Other versions
CN104425574A (zh
Inventor
樽井阳郎
樽井阳一郎
今泉昌之
油谷直毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104425574A publication Critical patent/CN104425574A/zh
Application granted granted Critical
Publication of CN104425574B publication Critical patent/CN104425574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

由于在肖特基电极的外周端处存在的前端尖锐形状的蚀刻残渣,易于在SBD高频开关动作时由于位移电流而在上述残渣部处引起电场集中。本发明的碳化硅半导体装置具有:第1导电型的漂移层(1b);在漂移层(1b)中形成的第2导电型的保护环区域(2);以将保护环区域(2)包围的方式形成的场绝缘膜(3);肖特基电极(4),其以在保护环区域(2)的内侧将在表面露出的漂移层(1b)和保护环区域(2)覆盖的方式形成,其外周端存在于场绝缘膜(3)上;以及在肖特基电极(4)上形成的表面电极焊盘(5),表面电极焊盘(5)的外周端越过肖特基电极(4)的外周端而与所述场绝缘膜(3)接触。

Description

碳化硅半导体装置
技术领域
本发明涉及一种具有肖特基结的碳化硅半导体装置,在所涉及的碳化硅半导体装置中,形成肖特基结的肖特基电极的一部分与保护环等终端区域接触,肖特基电极的外周端存在于绝缘膜上。
背景技术
肖特基势垒二极管(SBD)是单极设备,因此,与通常的双极二极管相比,能够减小开关损耗,但是将硅作为构成材料的SBD在实用上只能得到小于或等于50V程度的耐压,因此,不适合用于高电压的逆变器等。与此相对,将碳化硅作为构成材料的SBD可以容易地得到具有几kV程度的耐压,因此,近几年向功率转换电路的应用受到关注。
作为这种将碳化硅作为构成材料的SBD,例如公开有在专利文献1中记载的设备。在专利文献1公开的SBD中,为了在施加静态的高电压时将在保护环区域与n型的半导体层之间的PN结的周围产生的耗尽层延长,而使肖特基电极越过保护环区域的外周端而形成重叠构造。通过采用这种构造,耗尽层易于在n型的半导体层中延长,从而该SBD保持有较高的电压截止能力。
专利文献1:日本特开2005-286197号公报(图1)
但是,如果使这种SBD进行高频开关动作,则有可能在肖特基电极的外周端附近产生电场集中,引起SBD的耐压恶化。
即,在进行从导通状态向截止状态转换的开关动作时,向SBD施加急剧上升的电压即高dv/dt的电压。此时为了向保护环区域和n型的半导体层之间的PN结充电,与dv/dt的值成正比的位移电流流向SBD的保护环区域。保护环区域具有固有的电阻值,如果与dv/dt的值成正比的位移电流流过,则在此与位移电流成正比的电场在保护环区域内产生。
在现有的SBD中,采用了肖特基电极的重叠构造,但是,在肖特基电极的外周端在通过蚀刻形成时以前端尖锐的形状形成蚀刻残渣。在存在这种前端尖锐的肖特基电极的残渣的状态下,如果进行SBD的高频开关动作,则由于位移电流产生的电场易于在上述残渣部集中,由此,可能导致在肖特基电极的外周端附近的故障。
发明内容
本发明就是为了解决上述课题而提出的,其目的在于提供即使在高频开关动作中也不会引起耐压恶化的碳化硅半导体装置。
为了解决上述课题,在本发明所涉及的碳化硅半导体装置中,其特征在于,具有:第1导电型的漂移层;保护环区域,其在所述漂移层中从所述漂移层的一侧的表面形成,呈环状,并包含有第2导电型的杂质;场绝缘膜,其在所述一侧的表面上,以将所述保护环区域包围的方式形成;肖特基电极,其以在所述保护环区域的内侧将在所述一侧的表面露出的所述漂移层和所述保护环区域覆盖的方式形成,该肖特基电极的外周端存在于所述场绝缘膜上;以及表面电极焊盘,其形成在所述肖特基电极上,所述表面电极焊盘的外周端越过所述肖特基电极的外周端而与所述场绝缘膜接触。
发明的效果
由于形成为如上述的结构,所以根据本发明所涉及的碳化硅半导体装置,肖特基电极的端部的蚀刻残渣被导电性的表面电极焊盘覆盖,因此,由于位移电流而在保护环区域内产生的电场所形成的等电位面在蚀刻残渣的周围不会发生弯曲,在该部分不可能引起电场集中,作为其结果,实现如下效果,即,得到即使在高频开关动作下可靠性也较高的碳化硅半导体装置。
附图说明
图1是示意地表示本发明的实施方式1所涉及的碳化硅半导体装置的芯片的结构的俯视图以及剖面图。
图2是示意地表示本发明的实施方式2所涉及的碳化硅半导体装置的芯片的结构的剖面图。
图3是示意地表示本发明的实施方式3所涉及的碳化硅半导体装置的芯片的结构的剖面图。
图4是表示本实施方式所涉及的碳化硅半导体装置的制造方法的剖面图。
图5是表示本实施方式所涉及的碳化硅半导体装置的制造方法的剖面图。
图6是示意地表示本发明的实施方式所涉及的碳化硅半导体装置的芯片的变形例的结构的剖面图。
标号的说明
1 碳化硅衬底
1a 衬底层
1b 漂移层
2 保护环区域
2a 高浓度区域
3 场绝缘膜
4 肖特基电极
4a 蚀刻残渣
5 表面电极焊盘
6 保护膜
7 背面电极
8 金属膜
9 抗蚀膜
10 场限环
具体实施方式
<实施方式1>
图1是示意地表示本发明的实施方式1所涉及的碳化硅半导体装置的芯片的结构的俯视图(a)以及沿A-A线的剖面图(b)。在这里,示出在碳化硅衬底1上具有作为半导体元件的SBD的例子。此外,为了便于说明,在图1(a)中仅表示出为了理解碳化硅衬底1的平面位置关系而所需的结构要素,因此,详细内容请参照图1(b)。
如图1(b)所示,本实施方式所涉及的碳化硅半导体装置使用碳化硅衬底1而形成,该碳化硅衬底1由杂质浓度相对较高的第1导电型(这里是n型)的衬底层1a、以及在其上表面由外延晶体生长而形成的杂质浓度相对较低的第1导电型的漂移层1b构成。材料即碳化硅是比硅带隙宽的半导体材料,因此,与将硅作为构成材料的半导体装置相比较,将碳化硅作为构成材料的半导体装置能够在更高温下进行动作。
在漂移层1b的一侧的表面部分处,以环状形成有作为终端区域的第2导电型(这里是p型)的保护环区域2。在以环状形成的保护环区域2的内侧以及外侧,漂移层1b露出于一侧的表面。在保护环区域2与漂移层1b之间形成有PN结。在漂移层1b的一侧的表面上以将保护环区域2包围的方式还形成有场绝缘膜3。场绝缘膜3在其中央具有开口部。在本实施方式中,场绝缘膜3是氧化硅膜,但是也可以是氮化硅膜。
在以环状形成的保护环区域2的内侧,以将露出的漂移层1b覆盖的方式形成有肖特基电极4,在该肖特基电极4与漂移层1b之间形成有肖特基结。另外,肖特基电极4以将保护环区域2的一部分覆盖的方式延伸,与保护环区域2之间形成欧姆接触。并且,肖特基电极4还在场绝缘膜3上延伸,其外周端存在于场绝缘膜3上。在本实施方式中,肖特基电极4其构成金属是钛,其厚度大约为200nm。构成肖特基电极4的金属只要是与碳化硅衬底形成肖特基结的金属即可,也可以是钼、镍、金等金属。
在肖特基电极4之上,层叠有用于与外部端子连接的表面电极焊盘5。表面电极焊盘5的外周端越过肖特基电极4的外周端而与场绝缘膜3接触。在本实施方式中,表面电极焊盘5其构成金属是铝,其厚度大约为4.8μm。构成表面电极焊盘5的金属也可以是铜、钼、镍等金属,还可以是如Al-Si这样的铝合金。
碳化硅衬底1的一侧的表面以保护在其上形成的场绝缘膜3、肖特基电极4以及表面电极焊盘5的方式由保护膜6覆盖。保护膜6为了缓和来自外部环境的应力,优选是有机树脂膜。另外,需要耐高温处理,因此,在本实施方式中,保护膜6使用聚酰亚胺树脂膜。为了与外部端子连接,保护膜6在表面电极焊盘5上具有开口。
在碳化硅衬底1的另一侧的表面上形成有背面电极7。背面电极7与衬底层1a之间形成有欧姆接触。背面电极7只要是与衬底层1a之间形成欧姆接触的金属即可,在本实施方式中为镍,但是也可以是除此以外的铝或者钼。
下面,使用图4以及图5说明本实施方式所涉及的碳化硅半导体装置的制造方法。在各图中,示出图1的A-A剖面。
准备碳化硅衬底1,通过公知的方法,例如使用通过照片制版技术以规定的形状进行图案化而形成的抗蚀膜9来实施选择性离子注入,从而在漂移层1b的一侧的表面部分中形成第2导电型的保护环区域2(图4a),其中,该碳化硅衬底1由杂质浓度相对较高的第1导电型的衬底层1a以及在该衬底层1a上表面通过外延晶体生长而形成的杂质浓度相对较低的第1导电型的漂移层1b构成。在这里,在第2导电型的区域中,例如作为杂质离子而注入铝离子或者硼离子,通过在大于或等于1500℃的高温下进行退火而使杂质离子电气激活,作为规定的导电型的区域而形成。
然后,例如通过CVD法,在漂移层1b的一侧的表面上堆积厚度为1μm左右的氧化硅膜,之后通过照片制版和蚀刻,将中央的氧化硅膜去除,形成在中央具有开口部的场绝缘膜3(图4b)。开口部包含保护环区域2的一部分而形成在保护环区域2的内侧。
然后,在碳化硅衬底1的衬底层1a露出的面上形成背面电极7(图4c)。
然后,通过溅射法在形成有场绝缘膜3的漂移层1b的一侧的表面上在整个面上形成成为肖特基电极4的金属膜8,并且通过照片制版技术形成规定形状的抗蚀膜9(图5a)。
然后,将抗蚀膜9作为掩模而蚀刻金属膜8,形成期望形状的肖特基电极4(图5b)。在蚀刻金属膜8时,为了减轻对芯片的损伤,优选湿处理,在这种情况下形成的肖特基电极4的端部易于形成前端尖锐的形状。在这里,将该前端尖锐的部分称为蚀刻残渣4a。
然后,如果以将蚀刻残渣4a覆盖的方式在肖特基电极4上层叠表面电极焊盘5,形成保护膜6,则本实施方式所涉及的碳化硅半导体装置完成(图5c)。
下面,说明本实施方式所涉及的碳化硅半导体装置的作用。在本实施方式所涉及的碳化硅半导体装置中,如果相对于表面电极焊盘5向背面电极7施加负电压,则从背面电极7向表面电极焊盘5流动电流,本装置变为导通状态。相反,如果相对于表面电极焊盘5向背面电极7施加正电压,则肖特基结以及PN结截止电流,本装置变为截止状态。
在进行从导通状态向截止状态转换的开关动作时,向装置施加急剧上升的电压即高dv/dt的电压。此时在保护环区域与n型半导体层之间的PN结的周围产生被称为耗尽层的双电层,该耗尽层具有被称为耗尽层电容的电容量。为了将该耗尽层电容充电,与dv/dt的值成正比的位移电流在装置的保护环区域2内从PN结向肖特基电极4流动。保护环区域2具有固有的电阻值,如果流动与dv/dt的值成正比的位移电流,则在此与位移电流和上述电阻值的乘积成正比的电场在保护环区域2内产生。
如现有例所示,如果是在肖特基电极4的端部裸露有前端尖锐的蚀刻残渣4a的状态,则有可能使由于位移电流而在保护环区域2内产生的电场所形成的等电位面在蚀刻残渣4a的周围弯曲,在该部分引起电场集中。
在本实施方式所涉及的碳化硅半导体装置中,以表面电极焊盘5的外周端越过肖特基电极4的外周端而与场绝缘膜3接触的方式构成,因此,肖特基电极4的端部的蚀刻残渣4a被导电性的表面电极焊盘5覆盖,因此,由于位移电流在保护环区域2内产生的电场所形成的等电位面不会在蚀刻残渣4a的周围弯曲,在该部分不会引起电场集中。
因此,根据本实施方式,实现如下效果,即,得到即使在高频开关动作下可靠性也较高的碳化硅半导体装置。
另外,优选表面电极焊盘5的外周端存在于保护环区域2的上方。其原因在于,如现有例所示,如果使表面电极焊盘5的外周端越过保护环区域2的外周端而形成为重叠构造,则有可能使由于位移电流在保护环区域内产生的电场所形成的等电位面,由于越过保护环区域2的外周端而存在的表面电极焊盘5而发生弯曲,在该部位处引起耐压的恶化。因此,通过形成这种结构,实现如下效果,即,得到即使在高频开关动作下可靠性也进一步较高的碳化硅半导体装置。
<实施方式2>
图2是示意地表示本发明的实施方式2所涉及的碳化硅半导体装置的芯片的结构的剖面图。俯视图与图1相同,因此省略。在本实施方式中,其特征在于,在保护环区域2中形成有P型的高浓度区域2a,该P型的高浓度区域2a从该保护环区域2的表面形成且具有比保护环区域2更高的杂质浓度。其他结构与实施方式1的结构相同。
通过形成这种结构,在高浓度区域2a中耗尽层不会扩展,因此,能够将保护环区域2的固有的电阻值降低,能够缓和与该电阻值成正比地产生的电场。因此,根据本实施方式,实现如下效果,即,得到即使在高频开关动作下可靠性也进一步较高的碳化硅半导体装置。
<实施方式3>
图3是示意地表示本发明的实施方式3所涉及的碳化硅半导体装置的芯片的结构的剖面图。俯视图与图1相同,因此省略。在本实施方式中,其特征在于,场绝缘膜3的开口部形成为锥形状。其他结构与实施方式1的结构相同。
具体地说,场绝缘膜3的开口部具有场绝缘膜3的厚度随着从与开口部之间的边界向外部远离而变厚的锥形状。场绝缘膜3的开口部形成为锥形状,从而更加缓和在肖特基电极4的端部处的电场而进一步提高芯片的可靠性。因此,根据本实施方式,实现如下效果,即,得到即使在高频开关动作下可靠性也进一步较高的碳化硅半导体装置。
此外,在上述的实施方式的说明中,示出了半导体元件是SBD、在终端区域设有保护环区域2的结构,但是,本发明所涉及的碳化硅半导体装置的半导体元件以及终端区域的构造不限定于这种情况。例如,半导体元件也可以是同样具有肖特基结的JBS(JunctionBarrier Schottky diode)或者MPS(Merged PiN Schottky diode),终端区域也可以代替保护环区域2而设置JTE(Junction Termination Extension),如图6所示,还可以在保护环区域2的基础上附加设置场限环10。另外,将第1导电型设为n型,将第2导电型设为p型,但是,即使与其相反,当然也可以发挥本发明的作用·效果。
工业实用性
本发明所涉及的碳化硅半导体装置通过应用于进行从交流向直流的转换、从直流向交流的转换、或者频率转换等功率转换的仪器中,能够有助于该仪器的功率转换效率的提高。

Claims (3)

1.一种碳化硅半导体装置,其特征在于,具有:
第1导电型的漂移层;
保护环区域,其在所述漂移层中从所述漂移层的一侧的表面形成,呈环状,并包含有第2导电型的杂质;
场绝缘膜,其在所述一侧的表面上,以将所述保护环区域包围的方式形成;
肖特基电极,其以在所述保护环区域的内侧将在所述一侧的表面露出的所述漂移层和所述保护环区域覆盖的方式形成,该肖特基电极的外周端存在于所述场绝缘膜上;以及
表面电极焊盘,其形成在所述肖特基电极上,
所述表面电极焊盘的外周端越过所述肖特基电极的外周端而与所述场绝缘膜接触,所述表面电极焊盘将所述肖特基电极的外周端处的前端尖锐的蚀刻残渣覆盖,
在所述保护环区域之中形成有第2导电型的高浓度区域,该第2导电型的高浓度区域从所述保护环区域的一侧的表面形成,且具有比所述保护环区域更高的杂质浓度。
2.根据权利要求1所述的碳化硅半导体装置,其特征在于,所述表面电极焊盘的外周端存在于所述保护环区域的上方。
3.根据权利要求1或2所述的碳化硅半导体装置,其特征在于,所述场绝缘膜的开口部形成为锥形状。
CN201410432842.4A 2013-08-28 2014-08-28 碳化硅半导体装置 Active CN104425574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013176954A JP6202944B2 (ja) 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法
JP2013-176954 2013-08-28

Publications (2)

Publication Number Publication Date
CN104425574A CN104425574A (zh) 2015-03-18
CN104425574B true CN104425574B (zh) 2018-09-11

Family

ID=52470724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410432842.4A Active CN104425574B (zh) 2013-08-28 2014-08-28 碳化硅半导体装置

Country Status (5)

Country Link
US (1) US9184307B2 (zh)
JP (1) JP6202944B2 (zh)
KR (1) KR20150026812A (zh)
CN (1) CN104425574B (zh)
DE (1) DE102014216989A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014006630T5 (de) * 2014-04-30 2017-02-09 Mitsubishi Electric Corporation Siliziumcarbidhalbleiterbauteil
JP6513339B2 (ja) * 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
JP6477106B2 (ja) * 2015-03-24 2019-03-06 サンケン電気株式会社 半導体装置
WO2016166808A1 (ja) * 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックIpマネジメント株式会社 半導体素子
CN110337725B (zh) * 2017-02-24 2022-08-05 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP6866326B2 (ja) * 2018-03-19 2021-04-28 株式会社東芝 半導体装置
JP2020047679A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置
CN109786444A (zh) * 2019-02-01 2019-05-21 芜湖启迪半导体有限公司 一种具有沟槽结终端碳化硅器件及其制造方法
CN113728441A (zh) * 2019-04-19 2021-11-30 罗姆股份有限公司 SiC半导体装置
JP7258668B2 (ja) * 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
JP2022140933A (ja) 2021-03-15 2022-09-29 株式会社東芝 半導体装置
CN113990918B (zh) * 2021-10-12 2023-10-20 山东大学 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202067793U (zh) * 2011-03-11 2011-12-07 璟茂科技股份有限公司 高抗静电能力的肖特基二极管

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827374A (ja) 1981-08-10 1983-02-18 Toshiba Corp シヨツトキ−・バリヤ・ダイオ−ドとその製造方法
US4476157A (en) 1981-07-29 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing schottky barrier diode
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
JPS6229164A (ja) 1985-07-29 1987-02-07 Tdk Corp シヨツトキ−バリア型半導体装置及びその製造方法
JPH02281757A (ja) * 1989-04-24 1990-11-19 Sony Corp 半導体装置
JP2004127968A (ja) * 2002-09-30 2004-04-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
DE10393777T5 (de) * 2002-11-25 2005-10-20 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
JP2005286197A (ja) 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP4942134B2 (ja) 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP2007235064A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd ショットキーバリア半導体装置及びその製造方法
JP2008251772A (ja) 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP4512121B2 (ja) * 2007-07-27 2010-07-28 旭化成東光パワーデバイス株式会社 ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP5541842B2 (ja) * 2008-03-18 2014-07-09 新電元工業株式会社 炭化珪素ショットキダイオード
JP2012124268A (ja) 2010-12-07 2012-06-28 Nippon Inter Electronics Corp 半導体装置
JP5406171B2 (ja) 2010-12-08 2014-02-05 ローム株式会社 SiC半導体装置
TWM410990U (en) * 2011-02-11 2011-09-01 Pynmax Technology Co Ltd High Antistatic capability schottky diode
WO2012157679A1 (ja) * 2011-05-18 2012-11-22 ローム株式会社 半導体装置およびその製造方法
JP2013120822A (ja) * 2011-12-07 2013-06-17 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013176954A (ja) 2012-02-29 2013-09-09 Sumitomo Chemical Co Ltd 防眩フィルム製造用金型の製造方法および防眩フィルムの製造方法
JP5928101B2 (ja) 2012-03-30 2016-06-01 富士電機株式会社 SiC半導体デバイスの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202067793U (zh) * 2011-03-11 2011-12-07 璟茂科技股份有限公司 高抗静电能力的肖特基二极管

Also Published As

Publication number Publication date
US9184307B2 (en) 2015-11-10
US20150060882A1 (en) 2015-03-05
DE102014216989A1 (de) 2015-03-05
KR20150026812A (ko) 2015-03-11
JP2015046500A (ja) 2015-03-12
JP6202944B2 (ja) 2017-09-27
CN104425574A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104425574B (zh) 碳化硅半导体装置
JP6241572B2 (ja) 半導体装置
CN106256024B (zh) 碳化硅半导体装置
CN104064591A (zh) 半导体装置
JP2008251772A (ja) 半導体装置
JP2013239607A (ja) 半導体装置
JP2009267032A (ja) 半導体装置とその製造方法
JP5943819B2 (ja) 半導体素子、半導体装置
JP6411258B2 (ja) 半導体装置
JP2006173437A (ja) 半導体装置
JP6324914B2 (ja) 炭化珪素半導体装置
CN105023941A (zh) 碳化硅半导体装置
JP2014011342A (ja) 炭化珪素半導体装置
JP2019140138A (ja) 半導体素子およびその製造方法
CN108735720A (zh) 半导体元件
JP6460127B2 (ja) 半導体装置
JP7068211B2 (ja) 半導体装置
JP5030434B2 (ja) 炭化珪素半導体装置
JP2012248736A (ja) 半導体装置
TWI790141B (zh) 寬能隙半導體元件與其製造方法
JP6640131B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6048126B2 (ja) 半導体装置及び半導体装置の製造方法
CN213366606U (zh) 覆盖钝化层的mos控制整流器
JP7248138B2 (ja) 半導体装置および電力変換装置
JP2014130913A (ja) 半導体装置及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant