CN109786444A - 一种具有沟槽结终端碳化硅器件及其制造方法 - Google Patents

Abstract

本发明揭示了一种具有沟槽结终端碳化硅器件，由下至上依次包括欧姆接触电极、N⁺SiC衬底层、N^‑SiC外延层和肖特基接触电极，所述肖特基接触电极位于器件的中央位置，围绕所述肖特基接触电极设有嵌入在N^‑SiC外延层上表面内的环状P型结终端，所述P型结终端为P型半导体材料。引入P型Si作为主要P‑JTE材料，用于改善SiC功率器件结边缘电场集中现象,并且能够简化工艺，降低生产成本，利于大规模生产。

Description

一种具有沟槽结终端碳化硅器件及其制造方法

技术领域

本发明涉及半导体功率器件技术领域，尤其是一种碳化硅功率器件及其制造方法。

背景技术

碳化硅(SiC)具有宽禁带(Si的3倍)、高热导率(Si的3.3倍)、高临界击穿电场(Si的10倍)、高饱和电子迁移率(Si的2.5倍)以及高键合能等优点，这就使得碳化硅材料可以很好地适用于高性能(高频、高温、高功率、抗辐射)电子器件。但是，由于其具有较高的临界击穿电场，导致电场集中效应造成的过早击穿现象需要被重点关注。终端结构的应用可以有效缓解主结边缘的电场集中效应，其中结终端扩展终端结构以其较高的终端效率与较小的终端面积而得到了广泛的应用。其工作原理是通过结终端内部的完全耗尽来平衡终端内外两个边缘处的峰值电场值。

常见的结终端技术包括保护环、终端结扩展以及场板结构等。其中，保护环、终端结扩展技术由于不依赖于高质量的介质材料，广范应用于器件制作。SiC功率器件一般基于N型SiC衬底和作为漂移区的弱N型外延层。相应的，众多器件皆采用P型SiC作为结终端以形成耗尽区来分散结边缘电场。

目前，P型SiC区域的传统制造方法：外延生长和离子注入。其中，外延生长是在N型SiC层上直接整面生长P型SiC，在P型SiC生长过程中，温度往往需要较高温度(>1500℃)，这就不可避免会造成一些P型杂质(如Al)扩散到弱N型SiC中，对N型SiC表面形成自掺杂，甚至将该区域转化成P型，导致N型SiC表面掺杂特性改变，进而降低了器件开启电压；而对SiC的P型离子注入往往需要特定设备如高温离子注入机和超高温退火炉来完成，且具有复杂的制程工艺(高温离子注入、碳膜保护、高温激活、碳膜去除等系列工艺)，成本高，大大制约了其产业化发展。

发明内容

为了解决现有技术中存在的上述问题，本发明提出了一种可简化现有工艺、有效降低生产成本的碳化硅器件及其制造方法。

为了实现上述目的，本发明采用的技术方案为：一种具有沟槽结终端碳化硅器件，所述器件由下至上依次包括：

欧姆接触电极；

N⁺SiC衬底层，位于欧姆接触电极的上表面；

N^-SiC外延层，位于N⁺SiC衬底层的上表面；

肖特基接触电极，位于N^-SiC外延层上表面器件的中央位置；

还包括：P型结终端，围绕所述肖特基接触电极设置，且嵌入在N^-SiC外延层上表面的环状沟槽结构，所述P型结终端由P型硅材料形成。

所述P型结终端的环状沟槽结构由多个环状沟槽构成，所述环状沟槽深度为0.5-1.5um,宽度为1-5um，相邻沟槽环间距1-10um。

在与肖特基电极接触的N^-SiC外延层设有沟槽，所述沟槽深度为0.5-1.5um,所述沟槽形状与肖特基电极一致，所述沟槽面积比肖特基电极小且沟槽边与邻近电极边距离为2-5um，在所述沟槽内填充P型Si材料。

在与肖特基电极接触的N^-SiC外延层设有若干沟槽环，且肖特基电极将所述沟槽环完全覆盖，最靠近电极边的沟槽环环边与邻近电极边距离为2-5um，所述沟槽环深度为0.5-1.5um,宽度为0.5-2um，相邻沟槽环间距1-5um，在所述沟槽环内填充与所述P型结终端相同材料。

所述肖特基接触电极周围的N^-SiC外延层和P型结终端上表面覆盖有钝化层，所述钝化层为SiN、SiO₂、Al₂O₃、AlN中的一种或其几种的组合。

所述N^-SiC外延层上表面的边缘设有台阶，所述P型结终端嵌入在台阶内，所述台阶的高度落差为1-2um。

一种所述具有沟槽结终端碳化硅器件的制造方法，包括以下步骤：

S0、提供碳化硅外延片，其碳化硅外延结构包括层叠的N⁺SiC衬底层及N^-SiC外延层；

S1、在N^-SiC外延层的上表面涂上光刻胶，形成沟槽图形化的刻蚀窗口，然后通过干法刻蚀形成环形沟槽，并去除光刻胶掩膜；

S2、在N^-SiC外延层的上表面通过CVD沉积P型半导体材料薄膜，然后通过化学机械研磨法去除表面多余的P型半导体材料薄膜；

S3、在N⁺SiC衬底层下表面制作欧姆接触电极；

S4、在N^-SiC外延层的上表面制作肖特基接触电极。

所述S2完成后，对P型半导体材料薄膜进行高温退火，退火温度为400-1000℃，退火时间为0.1-1h。

所述S2中，P型半导体材料薄膜为P型硅，CVD沉积的作业条件：反应气体为氢气、硅烷和硼烷的混合气体且硅烷和硼烷的气流比为3～5:1，生长压力为100Pa，反应功率为80～200W，衬底的温度为250℃。

所述S2中，化学机械研磨使用酸性或者碱性溶液研磨，研磨时间0.5-2h。

所述S2完成后，采用PECVD方法在N^-SiC外延层的上表面沉积一层SiO₂钝化层，钝化层覆盖P型结终端和N^-SiC外延层，SiO₂钝化层沉积条件：反应气体为O₂、NO、SiH₄，衬底温度250℃，PECVD功率80W，沉积时间100-200s然后在钝化层表面制作图形化介质掩膜，并采用湿法工艺去除钝化层形成肖特基金属沉积窗口。

所述的肖特基接触电极由100nm Ti金属层与N^-SiC外延层形成，欧姆接触电极由30nm Ti/100nm W/200nm Ni复合金属层与N⁺SiC衬底层形成。

与现有的技术相比，本发明的有益效果有：

1、创新性引入P型Si作为主要P-JTE材料，用于改善SiC功率器件结边缘电场集中现象；

2.P型结终端由P型硅薄膜通过化学气相沉积形成，沉积温度低，无需利用昂贵的高温离子注入以及超高温退火设备；

3、P型Si的P-JTE的工艺相较于离子注入形成P-JTE的流程，具有工艺简单，生产成本低，利于大规模生产；

4、P型Si作为P-JTE材料，有利于硅基加工工艺引入，如CMP、BOE刻蚀等，简化现有工艺。

附图说明

下面对本发明说明书中每幅附图表达的内容简要说明：

图1为实施例1具有沟槽结终端碳化硅器件剖视图；

图2为实施例1具有沟槽结终端碳化硅器件俯视图；

图3为本发明实施例2结构示意图；

图4为本发明实施例3结构示意图。

具体实施方式

下面对照附图，通过对实施例的描述，本发明的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。

参见图1和图2可知具有沟槽结终端碳化硅器件(本发明以碳化硅肖特基势垒二极管-SBD为例)，包括欧姆接触电极、N⁺SiC衬底层、N^-SiC外延层、肖特基接触电极、P型结终端及钝化层。

欧姆接触电极、N⁺SiC衬底层和N^-SiC外延层由下至上依次层叠，其中，肖特基接触电极和P型结终端设于N^-SiC外延层上表面上，其中肖特基接触电极位于器件中央，P型结终端为沟槽封闭环结构并依次绕设于肖特基接触电极外围，P型结终端与N^-SiC外延层形成PN异质结，钝化层覆盖裸露的N^-SiC外延层和P型结终端。

N⁺SiC衬底层由掺杂浓度为5×10¹⁸cm^-3的N⁺型SiC材料构成，厚度为450um；N^-SiC外延层位于碳化硅衬底上层，掺杂浓度>8×10¹⁵cm^-3，厚度10um。

P型结终端为P型硅，钝化层是SiN、SiO₂、Al₂O₃、AlN的一种或其组合，优选SiO₂。肖特基接触由100nm Ti金属层与N^-SiC外延层形成，欧姆接触由30nm Ti/100nm W/200nm Ni复合金属层与N⁺SiC衬底层形成。

P型结终端镶嵌于(沟槽式)所述N^-SiC外延层中，既可为同一平面，也可用于边缘台阶N^-SiC中，沟槽均为干法刻蚀形成的环状沟槽结构，如有台面，先进行台面刻蚀，再进行沟槽刻蚀，沟槽深度为0.5-1.5um,沟槽宽度1-5um，沟槽间距1-10um。如有台面，台阶结构高度落差1-2um。

沟槽填充物为P型Si材料，通过CVD工艺沉积而成，高温退火可激活Si中B元素，B、Si等元素不会渗透到N^-SiC外延层中，对N^-SiC外延层的掺杂特质不产生影响，从而保持了其特性，得到的器件综合性能好。P型结构通过形成耗尽区来分散结边缘电场，相对离子注入形成P区SiC(>1×10¹⁶cm^-3)，异质结生长的P型半导体材料可以用较低的掺杂浓度来实现相同的效果，同时P型Si材料极易通过薄膜沉积工艺掺杂实现。

P型沟槽结终端封闭环的设置可以有效地避免高电场过于集中于SiC主结而导致的器件过早击穿，在反向高压状态下，耗尽区在主结产生并向周围扩展。耗尽区在沿着SiC表面横向的扩展一旦接触到P型沟槽结终端区域，该P型沟槽结终端就会感应到一个电势，调节器件终端的电场分布；同时封闭环上的电势可以有效的帮助耗尽区的进一步扩展，使终端区的耗尽层充分拓展，有效降低器件的表面电场，提高终端耐压能力。

本发明中的场环设计参数需要根据实际的器件的耐压等级而定例如，对于600-1200V耐压规格器件，N^-SiC外延层的厚度优选在5-15um,对应P型沟槽结终端封闭环的深度优选在0.3-1.5um，宽度优选在1-10um，间距优选在2-8um。

一种具有沟槽结终端碳化硅器件的制造方法(实施例1-3)，包括以下步骤：

1)提供SiC外延结构，包括层叠的N⁺SiC衬底层和N^-SiC外延层；

2)在N^-SiC外延层上涂上光刻胶，光刻显影后形成沟槽的图形化刻蚀窗口，然后通过ICP刻蚀形成环形沟槽，最后通过化学方法去除光刻胶。其中干法刻蚀条件为：射频RF1功率800-1200W，优选900W，射频RF2功率100-300W，优选200W，气体Cl₂流量为20-40sccm，优选40sccm，Ar为5-25sccm，优选20sccm，刻蚀压强为3-5mTorr，优选4mTorr；

3)利用化学气相沉积法方法在N^-SiC外延层表面沉积一层P型Si薄膜，具体制备条件为：反应气体为氢气和硅烷、硼烷的混合气体且硅烷和硼烷的气流比为3～5:1，生长压强为100Pa，反应功率为80～200W，衬底温度为250℃。

4)使用化学机械研磨CMP法去除表面多余的Si薄膜，留下沟槽中的Si，研磨液为HNO₃溶液或者KOH溶液调制的硅抛光混合液，研磨时间0.5-2h；

5)采用PECVD机台在N^-SiC外延层上表面沉积一层SiO₂钝化层，覆盖结终端，沉积条件：衬底温度250℃，功率80W，通入O₂、NO、SiH₄等气体，时间为100-200s；

6)在N+SiC衬底层表面(器件背面)使用磁控溅射制备Ti 30nm/W 100nm/Ni 200nm金属层，蒸镀完金属层后在快速退火炉中退火处理形成欧姆接触电极；

7)使用光刻胶在钝化层表面制作图形化介质掩膜，采用湿法工艺去除钝化层形成肖特基金属沉积窗口，湿法刻蚀使用标准BOE溶液，刻蚀完成后去胶，清洗干净；钝化层表面制作图形化光刻胶掩膜后，使用溅射法制备100nm Ti肖特基接触电极并去除掩膜。

上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。

Claims (12)

1.一种具有沟槽结终端碳化硅器件，所述器件由下至上依次包括：

欧姆接触电极；

N⁺SiC衬底层，位于欧姆接触电极的上表面；

N^-SiC外延层，位于N⁺SiC衬底层的上表面；

肖特基接触电极，位于N^-SiC外延层上表面器件的中央位置；

其特征在于，还包括：

P型结终端，围绕所述肖特基接触电极设置，且嵌入在N^-SiC外延层上表面的环状沟槽结构，所述P型结终端由P型硅材料形成。

2.根据权利要求1所述的具有沟槽结终端碳化硅器件，其特征在于：所述P型结终端的环状沟槽结构由多个环状沟槽构成，所述环状沟槽深度为0.5-1.5um,宽度为1-5um，相邻沟槽环间距1-10um。

3.根据权利要求1或2所述的具有沟槽结终端碳化硅器件，其特征在于：在与肖特基电极接触的N^-SiC外延层设有沟槽，所述沟槽深度为0.5-1.5um,所述沟槽形状与肖特基电极一致，所述沟槽面积比肖特基电极小且沟槽边与邻近电极边距离为2-5um，在所述沟槽内填充P型Si材料。

4.根据权利要求1或2所述的具有沟槽结终端碳化硅器件，其特征在于：在与肖特基电极接触的N^-SiC外延层设有若干沟槽环，且肖特基电极将所述沟槽环完全覆盖，最靠近电极边的沟槽环环边与邻近电极边距离为2-5um，所述沟槽环深度为0.5-1.5um,宽度为0.5-2um，相邻沟槽环间距1-5um，在所述沟槽环内填充与所述P型结终端相同材料。

5.根据权利要求1-4中任一所述的具有沟槽结终端碳化硅器件，其特征在于：所述肖特基接触电极周围的N^-SiC外延层和P型结终端上表面覆盖有钝化层，所述钝化层为SiN、SiO₂、Al₂O₃、AlN中的一种或其几种的组合。

6.根据权利要求1-4所述的具有沟槽结终端碳化硅器件，其特征在于：所述N^-SiC外延层上表面的边缘设有台阶，所述P型结终端嵌入在台阶内，所述台阶的高度落差为1-2um。

7.一种如权利要求1-6中任一所述具有沟槽结终端碳化硅器件的制造方法，其特征在于，包括以下步骤：

S0、提供碳化硅外延片，其碳化硅外延结构包括层叠的N⁺SiC衬底层及N^-SiC外延层；

S1、在N^-SiC外延层的上表面涂上光刻胶，形成沟槽图形化的刻蚀窗口，然后通过干法刻蚀形成环形沟槽，并去除光刻胶掩膜；

S2、在N^-SiC外延层的上表面通过CVD沉积P型半导体材料薄膜，然后通过化学机械研磨法去除表面多余的P型半导体材料薄膜；

S3、在N⁺SiC衬底层下表面制作欧姆接触电极；

S4、在N^-SiC外延层的上表面制作肖特基接触电极。

8.根据权利要求7所述的制造方法，其特征在于：所述S2完成后，对P型半导体材料薄膜进行高温退火，退火温度为400-1000℃，退火时间为0.1-1h。

9.根据权利要求7或8所述的制造方法，其特征在于：所述S2中，P型半导体材料薄膜为P型硅，CVD沉积的作业条件：反应气体为氢气、硅烷和硼烷的混合气体且硅烷和硼烷的气流比为3～5:1，生长压力为100Pa，反应功率为80～200W，衬底的温度为250℃。

10.根据权利要求9所述的制造方法，其特征在于：所述S2中，化学机械研磨使用酸性或者碱性溶液研磨，研磨时间0.5-2h。

11.根据权利要求7或10所述的制造方法，其特征在于：所述S2完成后，采用PECVD方法在N^-SiC外延层的上表面沉积一层SiO₂钝化层，钝化层覆盖P型结终端和N^-SiC外延层，SiO₂钝化层沉积条件：反应气体为O₂、NO、SiH₄，衬底温度250℃，PECVD功率80W，沉积时间100-200s然后在钝化层表面制作图形化介质掩膜，并采用湿法工艺去除钝化层形成肖特基金属沉积窗口。

12.根据权利要求7所述的制造方法，其特征在于：所述的肖特基接触电极为100nm Ti金属层，欧姆接触电极为30nm Ti/100nm W/200nm Ni复合金属层。