JP2018120929A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2018120929A JP2018120929A JP2017010629A JP2017010629A JP2018120929A JP 2018120929 A JP2018120929 A JP 2018120929A JP 2017010629 A JP2017010629 A JP 2017010629A JP 2017010629 A JP2017010629 A JP 2017010629A JP 2018120929 A JP2018120929 A JP 2018120929A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wire
- electrode pad
- bonding
- hard metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48855—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85236—Applying energy for connecting using electro-static corona discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/85801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/047—Silicides composed of metals from groups of the periodic table
- H01L2924/0483—13th Group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
Abstract
【課題】 半導体基板のダメージを抑制するとともに、ボンディング後の銅ワイヤーの先端の直径が大きくなることを抑制する。【解決手段】 半導体装置の製造方法であって、銅を含有するワイヤーを、半導体基板の表面に設けられた電極パッドにボンディングする工程を有している。前記電極パッドが、その表層部に、前記ワイヤーよりも硬い硬質金属層を有している。前記硬質金属層の表面に、凹部が設けられている。ボンディング前の前記ワイヤーが、線状部と、前記線状部の先端に配置されているとともに前記線状部よりも直径が大きい球状部を有している。ボンディングする前記工程では、前記球状部を、前記凹部内にボンディングする。【選択図】図3
Description
本明細書に開示の技術は、半導体装置とその製造方法に関する。
特許文献1には、銅を含有するワイヤー(以下、銅ワイヤーという)を、半導体基板の表面に設けられた電極パッドにボンディングする技術が開示されている。銅ワイヤーは、アルミニウムワイヤーや金ワイヤーに比べて硬いので、銅ワイヤーをボンディングするときに電極パッドの下部の半導体基板にダメージが生じる場合がある。これに対し、特許文献1の技術では、電極パッドの表層部に硬質金属層を設けることで、半導体基板へのダメージを抑制する。
銅ワイヤーをボンディングするときには、銅ワイヤーの先端に球状部を形成し、その球状部を電極パッドに押し付ける。これによって、球状部を押し潰しながら電極パッドに接続する。特許文献1のように電極パッドの表層部に銅ワイヤーよりも硬い硬質金属層を設けると、ボンディング時に球状部がより潰れやすくなる。その結果、ボンディング後の銅ワイヤーの先端部の直径(潰れた球状部の直径)が大きくなる。ボンディング後の銅ワイヤーの先端部のサイズが大きいと、それに合わせて電極パッドのサイズも大きくする必要がある。このため、半導体装置を小型化することが困難となる。したがって、本明細書では、半導体基板へのダメージを抑制するとともに、ボンディング後の銅ワイヤーの先端部のサイズが大きくなることを抑制する技術を提供する。
本明細書が開示する半導体装置の製造方法は、銅を含有するワイヤーを、半導体基板の表面に設けられた電極パッドにボンディングする工程を有している。前記電極パッドが、その表層部に、前記ワイヤーよりも硬い硬質金属層を有している。前記硬質金属層の表面に、凹部が設けられている。ボンディング前の前記ワイヤーが、線状部と、前記線状部の先端に配置されているとともに前記線状部よりも直径が大きい球状部を有している。ボンディングする前記工程では、前記球状部を、前記凹部内にボンディングする。
なお、本明細書において、硬さは、ビッカース硬さを意味する。
この製造方法では、銅ワイヤーが硬質金属層にボンディングされる。したがって、硬質金属層の下部の半導体基板へのダメージが抑制される。また、この製造方法では、硬質金属層の表面に凹部が設けられており、その凹部内に銅ワイヤーの球状部がボンディングされる。このため、球状部が凹部内で押し潰される。したがって、押し潰された球状部が凹部からその外周部にあふれ出ることが抑制され、潰れた球状部のサイズが拡大することが抑制される。したがって、この製造方法によれば、ボンディング後の銅ワイヤーの先端部のサイズを従来よりも小さくすることができる。
図1は、半導体装置の上面を示している。半導体装置は、半導体基板12を有している。半導体基板12は、Si(ケイ素)を主成分とする半導体により構成されている。なお、半導体基板12は、SiC(炭化ケイ素)またはGaN(窒化ガリウム)等を主成分とするワイドバンドギャップ半導体により構成されていてもよい。半導体基板12の上面に、主電極14と、信号用電極パッド16が設けられている。各信号用電極パッド16のサイズは、各主電極14のサイズよりも小さい。主電極14は、はんだによって図示しない配線部材に接続されている。半導体基板12の側方に、複数のリード線18が配置されている。各信号用電極パッド16は、銅ワイヤー20によって対応するリード線18に接続されている。また、図示していないが、半導体基板12の下面には、下部電極が設けられている。下部電極は、はんだによって図示しない配線部材に接続されている。
図2は、図1のII−II線における信号用電極パッド16の断面を示している。図2に示すように、信号用電極パッド16は、硬質金属層16aと軟質金属層16bを有している。
軟質金属層16bは、半導体基板12上に配置されている。軟質金属層16bは、Al(アルミニウム)またはAlSi(アルミニウムとシリコンの合金)により構成されている。軟質金属層16bは、銅ワイヤー20よりも低いビッカース硬さを有している。軟質金属層16bは、半導体基板12の上面に接している。なお、別の信号用電極パッド16においては、軟質金属層16bと半導体基板12の間に絶縁膜が配置されており、軟質金属層16bが半導体基板12から絶縁されていてもよい。また、軟質金属層16bと半導体基板12の間に他の金属層が配置されていてもよい。
硬質金属層16aは、軟質金属層16b上に配置されている。硬質金属層16aは、Ni(ニッケル)により構成されている。硬質金属層16aは、銅ワイヤー20よりも高いビッカース硬さを有している。硬質金属層16aは、軟質金属層16bの上面に接している。なお、別の信号用電極パッド16においては、硬質金属層16aと軟質金属層16bの間に他の金属層が配置されていてもよい。硬質金属層16aの表面に、凹部30が設けられている。凹部30は、中心軸が硬質金属層16aの表面に対して垂直に伸びる円柱形状を有している。凹部30は、側面30aと底面30bを有している。側面30aと底面30bの全域は、硬質金属層16aによって構成されている。
銅ワイヤー20は、直径が細い線状部20aと、直径が太い先端部20bを有している。先端部20bは、凹部30内にボンディングされている。先端部20bは、凹部30内に隙間なく充填されている。したがって、先端部20bは、凹部30の側面30a全域と底面30b全域に接している。線状部20aは、先端部20bから上方に伸びている。線状部20aの他端は、リード線18に接続されている。
図1、2に示す半導体装置の製造工程では、銅ワイヤー20を信号用電極パッド16にボンディングするワイヤーボンディング工程が実施される。ワイヤーボンディング工程で使用されるワイヤーボンディング機は、図3に示すキャピラリ40を有している。キャピラリ40の中心孔内に銅ワイヤー20が挿通されており、銅ワイヤー20の先端がキャピラリ40の先端から下側に突出している。ワイヤーボンディング工程では、放電によって銅ワイヤー20の先端を一旦溶融させることで、図3に示す球状部20cが形成される。球状部20cは、略球形を有している。球状部20cの直径R1は、線状部20aの直径よりも大きい。また、球状部20cの直径R1は、凹部30の幅R2(円柱形状の直径)よりも大きい。凹部30の容積は、球状部20cの体積の半分よりも大きく、球状部20cの体積よりも小さい。また、ワイヤーボンディング工程の間は、ワイヤーボンディング機によって信号用電極パッド16が加熱される。
次に、図4に示すように、キャピラリ40を凹部30に向かって移動させることによって、球状部20cを凹部30内に挿入する。これによって、球状部20cを凹部30に押し付ける。また、球状部20cを凹部30に押し付けるのと同時に、キャピラリ40によって球状部20cに超音波を印加する。これによって、球状部20cが凹部30内で硬質金属層16aに接続される。球状部20cが硬質金属層16aに接続されると、その後に、銅ワイヤー20の反対側の端部がリード線18にボンディングされる。
上述したように、ボンディング前の球状部20cの直径R1は、凹部30の直径R2よりも大きい。このため、球状部20cを凹部30の内部に挿入するときに、球状部20cが変形する。つまり、球状部20cが凹部30内に圧入される。このため、球状部20cは、凹部30の底面30bだけでなく、凹部30の側面30aに対しても高い荷重で押し付けられる。その結果、変形した球状部20cが、図4に示すように、側面30aと底面30bに接する先端部20bとなる。一般に、球状部を平坦な電極パッドにボンディングすると、球状部が縦方向(電極パッドの厚み方向)に潰れるとともに横方向(電極パッドの上面に平行な方向)に拡大する。このため、銅ワイヤーの先端部は、元の球状部よりも横方向に直径が拡大した形状となる。これに対し、図4のように球状部20cを凹部30内にボンディングすると、凹部30の側面30aによって球状部20cが横方向に拡大することが抑制される。特に、本実施形態では、潰れた球状部20cが凹部30からその外周側に溢れ出ないように、球状部20cの体積、凹部30の容積、及び、キャピラリ40から球状部20cに加える荷重等が調節されている。したがって、先端部20bの横方向における直径が、元の球状部20cの直径R1よりも小さくなる。本実施形態では、先端部20bの横方向における直径が、凹部30の直径R2と略等しくなる。このワイヤーボンディング工程によれば、ボンディング後の銅ワイヤー20の先端部20bのサイズ(横方向のサイズ)を従来よりも小さくすることができる。このため、信号用電極パッド16のサイズを従来よりも小さくすることができる。その結果、半導体基板12を従来よりも小型化することができる。
また、このワイヤーボンディング工程によれば、銅ワイヤー20の先端部20bを、凹部30の底面30bだけでなく、凹部30の側面30aにも接触させることができる。このため、銅ワイヤー20と硬質金属層16aとの接合面を広くすることができ、接合面の強度を向上させることができる。また、接合面の面積が広くなるので、接合面における電流密度を低下させることができる。したがって、銅ワイヤー20に過電流が流れたときに、接合面における発熱を抑制することができる。
また、硬質金属層16aが硬いので、球状部20cが硬質金属層16aに押し付けられるときに、球状部20cの下部の硬質金属層16aが半導体基板12側に変形し難い。また、硬質金属層16aの下部に軟らかい軟質金属層16bが配置されているので、硬質金属層16aに加わる荷重が半導体基板12に伝わり難い。したがって、ワイヤーボンディング工程において、信号用電極パッド16の下部の半導体基板12に加わる荷重が抑制される。このため、この方法によれば、信号用電極パッド16の下部の半導体基板12へのダメージを抑制することができる。
なお、上述した実施形態では、凹部30が円柱形状を有していた。しかしながら、凹部30の形状は適宜変更することができる。例えば、凹部30が、立方体、直方体、または、スリット形状等であってもよい。この場合においても、凹部30の幅を球状部の直径よりも小さくすることで、銅ワイヤー20の先端部20bを凹部30の側面に接触させることができる。また、例えば、図5、6に示すように、凹部30を円錐形状(深い位置ほど直径が小さくなる形状)にしてもよい。また、図7、8に示すように、凹部30を半球形状にしてもよい。図5〜8の構成でも、銅ワイヤー20の球状部20cを硬質金属層16aに押し付けるときに、潰れた球状部20cが凹部30からその外周側に拡大することを抑制することができる。したがって、ボンディング後の銅ワイヤー20の先端部20bのサイズを従来よりも小さくすることができる。
なお、上述した実施形態では、銅ワイヤー20の先端部20bが凹部30からその外周側にはみ出していなかった。しかしながら、別の実施形態においては、銅ワイヤーの先端部が凹部からその外周側にはみ出していてもよい。このような構成でも、凹部を設けることで、凹部を設けない場合に比べて、潰れた球状部が横方向に拡大することを抑制することができる。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成では、凹部が、底面と側面を有していてもよい。また、ボンディングする工程では、球状部を、凹部の底面と側面に接触させてもよい。
この構成によれば、銅ワイヤーと硬質金属層との接合面を広くすることができる。したがって、接合面の強度を向上させることができるとともに、接合面における電流密度を低減することができる。
本明細書が開示する一例の構成では、凹部の幅が、ボンディング前の球状部の直径よりも小さくてもよい。
この構成によれば、ボンディング時に銅ワイヤーの球状部を凹部の内面の広い範囲に接触させることができる。
本明細書が開示する一例の構成では、凹部の容積が、ボンディング前の球状部の体積の半分よりも大きくてもよい。
この構成によれば、銅ワイヤーの先端部が凹部から外周側に溢れ出ることを抑制することができる。
本明細書が開示する一例の構成では、電極パッドが、硬質金属層と半導体基板の間に配置されているとともにワイヤーより軟らかい軟質金属層を有していてもよい。
この構成によれば、半導体基板へのダメージをより好適に抑制することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
12 :半導体基板
14 :主電極
16 :信号用電極パッド
16a :硬質金属層
16b :軟質金属層
20 :銅ワイヤー
20a :線状部
20b :先端部
20c :球状部
30 :凹部
30a :側面
30b :底面
14 :主電極
16 :信号用電極パッド
16a :硬質金属層
16b :軟質金属層
20 :銅ワイヤー
20a :線状部
20b :先端部
20c :球状部
30 :凹部
30a :側面
30b :底面
Claims (8)
- 半導体装置の製造方法であって、
銅を含有するワイヤーを、半導体基板の表面に設けられた電極パッドにボンディングする工程を有しており、
前記電極パッドが、その表層部に、前記ワイヤーよりも硬い硬質金属層を有しており、
前記硬質金属層の表面に、凹部が設けられており、
ボンディング前の前記ワイヤーが、線状部と、前記線状部の先端に配置されているとともに前記線状部よりも直径が大きい球状部を有しており、
ボンディングする前記工程では、前記球状部を、前記凹部内にボンディングする、
製造方法。 - 前記凹部が、底面と側面を有しており、
ボンディングする前記工程では、前記球状部を、前記底面と前記側面に接触させる、
請求項1の製造方法。 - 前記凹部の幅が、ボンディング前の前記球状部の直径よりも小さい請求項1または2の製造方法。
- 前記凹部の容積が、ボンディング前の前記球状部の体積の半分よりも大きい請求項1〜3のいずれか一項の製造方法。
- 前記電極パッドが、前記硬質金属層と前記半導体基板の間に配置されているとともに前記ワイヤーより軟らかい軟質金属層を有している請求項1〜4のいずれか一項の製造方法。
- 半導体装置であって、
半導体基板と、
前記半導体基板の表面に設けられた電極パッドと、
前記電極パッドに接続されており、銅を含有するワイヤー、
を有しており、
前記電極パッドが、その表層部に、前記ワイヤーよりも硬い硬質金属層を有しており、
前記硬質金属層の表面に凹部が設けられており、
前記ワイヤーが、前記凹部内に接続されている、
半導体装置。 - 前記凹部が、底面と側面を有しており、
前記ワイヤーが、前記側面と前記底面に接している、
請求項6の半導体装置。 - 前記電極パッドが、前記硬質金属層と前記半導体基板の間に配置されているとともに前記ワイヤーより軟らかい軟質金属層を有している請求項6または7の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017010629A JP2018120929A (ja) | 2017-01-24 | 2017-01-24 | 半導体装置とその製造方法 |
US15/846,903 US20180211930A1 (en) | 2017-01-24 | 2017-12-19 | Semiconductor device and method for manufacturing the same |
CN201810059232.2A CN108447794A (zh) | 2017-01-24 | 2018-01-22 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017010629A JP2018120929A (ja) | 2017-01-24 | 2017-01-24 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018120929A true JP2018120929A (ja) | 2018-08-02 |
Family
ID=62906610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017010629A Pending JP2018120929A (ja) | 2017-01-24 | 2017-01-24 | 半導体装置とその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20180211930A1 (ja) |
JP (1) | JP2018120929A (ja) |
CN (1) | CN108447794A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020213603A1 (ja) * | 2019-04-19 | 2020-10-22 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590327A (ja) * | 1991-09-27 | 1993-04-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH11260855A (ja) * | 1998-03-11 | 1999-09-24 | Ricoh Co Ltd | 半導体装置 |
JP2012146720A (ja) * | 2011-01-07 | 2012-08-02 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2013004781A (ja) * | 2011-06-17 | 2013-01-07 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
US8723313B2 (en) * | 2012-01-14 | 2014-05-13 | Wan-Ling Yu | Semiconductor package structure and method for manufacturing the same |
JP6429228B2 (ja) * | 2014-04-24 | 2018-11-28 | タツタ電線株式会社 | 金属被覆樹脂粒子及びそれを用いた導電性接着剤 |
-
2017
- 2017-01-24 JP JP2017010629A patent/JP2018120929A/ja active Pending
- 2017-12-19 US US15/846,903 patent/US20180211930A1/en not_active Abandoned
-
2018
- 2018-01-22 CN CN201810059232.2A patent/CN108447794A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020213603A1 (ja) * | 2019-04-19 | 2020-10-22 | ||
WO2020213603A1 (ja) * | 2019-04-19 | 2020-10-22 | ローム株式会社 | SiC半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180211930A1 (en) | 2018-07-26 |
CN108447794A (zh) | 2018-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
JP6033011B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP5011562B2 (ja) | 半導体装置およびその製造方法 | |
JP6448388B2 (ja) | 電力用半導体装置 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
JP5884752B2 (ja) | 超音波接合装置及び半導体装置の製造方法 | |
JP5916651B2 (ja) | 電力用半導体装置の製造方法 | |
US20160133712A1 (en) | Semiconductor Device and Method of Manufacturing the Same | |
CN108417500B (zh) | 半导体装置及其制造方法 | |
JP2018120929A (ja) | 半導体装置とその製造方法 | |
JP2006196765A (ja) | 半導体装置 | |
US10391584B2 (en) | Ultrasonic bonding jig, ultrasonic bonding method, and bonding structure | |
JP6020496B2 (ja) | 接合構造体およびその製造方法 | |
JP4385878B2 (ja) | 実装方法 | |
CN110660681A (zh) | 一种倒装芯片组件及其封装方法 | |
JP2018182195A (ja) | 半導体装置 | |
JP6123500B2 (ja) | 半導体モジュール | |
JP5477260B2 (ja) | 電子装置およびその製造方法 | |
JP2012015263A (ja) | ワイヤボンディング装置 | |
JP6891612B2 (ja) | 半導体装置 | |
US20130228912A1 (en) | Apparatus for Chip Thermal Stress Relief | |
JP2019021886A (ja) | 半導体装置 | |
JP6700087B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20200051880A1 (en) | Semiconductor device comprising a recess and method of fabricating the same | |
JP2021002563A (ja) | 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191119 |