DE102020126647A1 - Leistungselektronikeinheit und Verfahren zu ihrer Herstellung - Google Patents

Leistungselektronikeinheit und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102020126647A1
DE102020126647A1 DE102020126647.2A DE102020126647A DE102020126647A1 DE 102020126647 A1 DE102020126647 A1 DE 102020126647A1 DE 102020126647 A DE102020126647 A DE 102020126647A DE 102020126647 A1 DE102020126647 A1 DE 102020126647A1
Authority
DE
Germany
Prior art keywords
metal layer
circuit board
layer
electrically insulating
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020126647.2A
Other languages
English (en)
Inventor
Petteri Palm
Martin Benisek
Liu Chen
Frank Daeche
Josef Maerz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020126647A1 publication Critical patent/DE102020126647A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Leistungselektronikeinheit umfasst eine Leiterplatte mit Metallschichten, die auf oder zwischen elektrisch isolierende Schichten laminiert sind, und ein Leistungsbauteil, das in die Leiterplatte eingebettet ist. Eine erste Metallschicht stellt elektrische Kontakte an einer ersten Seite der Leiterplatte bereit. Eine zweite Metallschicht stellt einen thermischen Kontakt auf einer zweiten Seite der Leiterplatte bereit. Eine dritte Metallschicht ist zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert, dass sie einen von dem Leistungsbauteil geschalteten Laststrom verteilt. Eine vierte Metallschicht ist zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als primärer Wärmeleitungspfad für Wärme konfiguriert, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird. Eine erste elektrisch isolierende Schicht trennt die vierte Metallschicht von der zweiten Metallschicht, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit ihr verbunden ist.

Description

  • HINTERGRUND
  • In vielen Anwendungen der Leistungselektronik ist die effektive Kühlung von Leistungshalbleiterbauteilen ein limitierender Faktor für die erzielbare Ausgangsleistung. Darüber hinaus müssen kleinere Gehäusegrößen mehr Strom treiben, was das Problem noch verschärft. Leistungshalbleiterbauteile, die in eine Leistungselektronikeinheit eingebettet sind, werden zum Schalten von Strom und/oder zur Ansteuerung einer Last verwendet und erzeugen daher erhebliche Wärmeverluste. Wärmeenergie, die von einem freiliegenden Chippad einer in einer Leistungselektronikeinheit eingebetteten Leistungshalbleiterkomponente ausgeht, wird normalerweise an einen Kühlkörper abgeleitet. In den meisten Fällen wird eine Wärmeleitpaste verwendet, um eine angemessene elektrische Isolierung für die Leistungselektronikeinheit zu gewährleisten. Typische Wärmeleitpasten sind jedoch schlechte Wärmeleiter, was einen Engpass im Wärmeübertragungspfad aus der Leistungselektronikeinheit heraus verursacht.
  • Daher besteht Bedarf an einer Leistungselektronikeinheit mit verbesserter thermischer Leistung und einem Verfahren zur Herstellung einer solchen Leistungselektronikeinheit.
  • KURZFASSUNG
  • Gemäß einer Ausführungsform einer Leistungselektronikeinheit umfasst die Leistungselektronikeinheit: eine Leiterplatte mit einer Vielzahl von Metallschichten, die auf oder zwischen elektrisch isolierende Schichten laminiert sind; und ein Leistungsbauteil, das in die Leiterplatte eingebettet und so konfiguriert ist, dass es einen Laststrom schaltet, wobei eine erste Metallschicht der Leiterplatte elektrische Kontakte an einer ersten Seite der Leiterplatte bereitstellt, wobei eine zweite Metallschicht der Leiterplatte einen thermischen Kontakt an einer zweiten Seite der Leiterplatte, gegenüber der ersten Seite, bereitstellt, wobei eine dritte Metallschicht der Leiterplatte zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert ist, dass sie den durch das Leistungsbauteil geschalteten Laststrom verteilt, wobei eine vierte Metallschicht der Leiterplatte zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als ein primärer Wärmeleitungspfad für Wärme konfiguriert ist, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird, wobei eine erste elektrisch isolierende Schicht der Leiterplatte die vierte Metallschicht von der zweiten Metallschicht trennt, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit der zweiten Metallschicht verbunden ist.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Leistungselektronikeinheit umfasst das Verfahren das Laminieren einer Vielzahl von Metallschichten auf oder zwischen elektrisch isolierende Schichten, um eine Leiterplatte zu bilden; und das Einbetten eines Leistungsbauteils in die Leiterplatte, wobei das Leistungsbauteil so konfiguriert ist, dass es einen Laststrom schaltet, wobei eine erste Metallschicht der Leiterplatte elektrische Kontakte an einer ersten Seite der Leiterplatte bereitstellt, wobei eine zweite Metallschicht der Leiterplatte einen thermischen Kontakt an einer zweiten Seite der Leiterplatte, gegenüber der ersten Seite, bereitstellt, wobei eine dritte Metallschicht der Leiterplatte zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert ist, dass sie den von dem Leistungsbauteil geschalteten Laststrom verteilt, wobei eine vierte Metallschicht der Leiterplatte zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als ein primärer Wärmeleitungspfad für Wärme konfiguriert ist, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird, wobei eine erste elektrisch isolierende Schicht der Leiterplatte die vierte Metallschicht von der zweiten Metallschicht trennt, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit der zweiten Metallschicht verbunden ist.
  • Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Referenzziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung detailliert beschrieben.
    • 1 zeigt eine Querschnittsansicht einer Ausführungsform einer Leistungselektronikeinheit.
    • Die 2A bis 21 veranschaulichen die Leistungselektronikeinheit während der verschiedenen Phasen einer Ausführungsform eines Produktionsprozesses.
    • Die 3 bis 10 zeigen entsprechende Querschnittsansichten von weiteren Ausführungsformen einer Leistungselektronikeinheit.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen bieten eine Leistungselektronikeinheit mit verbesserter thermischer Leistung und ein Verfahren zur Herstellung einer solchen Leistungselektronikeinheit. Die Leistungselektronikeinheit umfasst ein oder mehrere Leistungsbauteile, die in eine mehrschichtige Leiterplatte wie z.B. eine PCB (gedruckte Leiterplatte) eingebettet sind. Mindestens eine Metallzwischenschicht der Leiterplatte ist als primärer Wärmeleitungspfad für die Wärme konfiguriert, die von einem eingebetteten Leistungsbauteil beim Schalten eines Laststroms erzeugt wird. Eine elektrisch isolierende Schicht der Leiterplatte isoliert die Zwischenmetallschicht, die den primären Wärmeleitungspfad bildet, elektrisch von einer benachbarten äußersten Metallschicht der Leiterplatte. Die benachbarte äußerste Metallschicht stellt einen thermischen Kontakt an einer Seite der Leiterplatte her, und die elektrisch isolierende Schicht verbindet die Metallzwischenschicht thermisch mit der benachbarten äußersten Metallschicht. Die elektrisch isolierende Schicht hat eine höhere Wärmeleitfähigkeit als eine typische Wärmeleitpaste, wodurch der Engpass für den Wärmeübertragungspfad aus der Leistungselektronikeinheit verringert wird.
  • Die hier beschriebene Leistungselektronikeinheit ermöglicht die Verwendung von standardmäßigen vergossenen Leistungsgehäusen und vermeidet gleichzeitig die Herausforderung, dünne Leistungshalbleiterchips (Dies) zu handhaben und miteinander zu verbinden. Die Leistungselektronikeinheit bietet eine klare Trennung der elektrischen und thermischen Domänen und ermöglicht einen kürzeren und breiteren Pfad zwischen der Wärmeenergiequelle und einem externen Kühlkörper. Die Metallzwischenschicht der Leiterplatte, die den primären Wärmeleitungspfad bildet, sorgt für eine bessere (seitliche) Verteilung der Wärmeenergie, bevor die Wärmeenergie durch die elektrisch isolierende Schicht wandert, die die Trennung zwischen der Metallzwischenschicht und der benachbarten äußersten Metallschicht der Leiterplatte gewährleistet. Die intermediäre Metallschicht der Leiterplatte, die den primären Wärmeleitungspfad bildet, kann dicker als eine, einige oder alle anderen Metallschichten der Leiterplatte sein, um den thermischen Wirkungsgrad zu erhöhen. Die Leiterplatte kann eine weitere Metallzwischenschicht enthalten, die so konfiguriert ist, dass sie den Laststrom verteilt, der von jedem in der Leiterplatte eingebetteten Leistungsbauteil geschaltet wird. Diese Metall-Zwischenschicht kann auch dicker als eine, einige oder alle anderen Metallschichten der Leiterplatte sein, um den elektrischen Widerstand und die entsprechenden I2R-Verluste zu verringern. Die Leistungselektronikeinheit ermöglicht auch Fine-Pitch-SMT („surface mount technology“) auf einer Leiterplattenoberfläche, indem Leistungsbauteile, die dickere Lotpaste benötigen, von den Oberflächen der Baugruppe entfernt werden. Eine solche Option bietet zusätzlichen Platz für mehr oberflächenmontierte Bauelemente (engl. „surface mount devices“, SMDs) auf der gleichen Leiterplattenfläche. Zusätzliche Vorteile können beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen realisiert werden.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform einer Leistungselektronikeinheit 100. Die Leistungselektronikeinheit 100 enthält eine Multischichten-Leiterplatte 102. Die Multischichten-Leiterplatte 102 hat eine Vielzahl von Metallschichten 104, 106, 108, 110, die auf oder zwischen elektrisch isolierende Schichten 112, 114, 116 laminiert sind. In einer Ausführungsform ist die Multischichten-Leiterplatte 102 eine mehrlagige Leiterplatte. Entsprechend dieser Ausführungsform können die Metallschichten 104, 106, 108, 110, Leiterbahnen, Pads und/oder andere Bestandteile aus einer oder mehreren Lagen Kupferblech geätzt werden, um die Metallschichten 104, 106, 108, 110 zu bilden, die auf und/oder zwischen die elektrisch isolierenden Schichten 112, 114, 116 eines nichtleitenden Substrats wie FR-4-Glas-Epoxid, Polyimid, BT-Epoxid, das eine Mischung aus Epoxidharz und Bismaleimid-Triazin (BT)-Harz ist, usw. laminiert sind. Die Metallschichten 104, 106, 108, 110 können die gleiche Dicke haben, oder auch nicht, und die elektrisch isolierenden Schichten 112, 114, 116 können aus dem gleichen elektrisch isolierenden Material bestehen, oder auch nicht.
  • Die Leistungselektronikeinheit 100 enthält auch ein oder mehrere Leistungsbauteile 118, die in die Leiterplatte 102 eingebettet und so konfiguriert sind, dass sie einen Laststrom schalten können. In 1 ist zur besseren Veranschaulichung ein einzelnes Leistungsbauteil 118 dargestellt. Im Allgemeinen kann die Leistungselektronikeinheit 100 ein einzelnes Leistungsbauteil 118 oder mehr als ein Leistungsbauteil 118 enthalten, das in die Leiterplatte 102 eingebettet und zum Schalten eines Laststroms konfiguriert ist. Weitere Bausteine können in die Leiterplatte 102 eingebettet sein. Zum Beispiel können Steuerschaltkreise wie eine zentrale Prozessoreinheit (CPU), ein Mikroprozessor, eine Grafikverarbeitungseinheit (GPU), ein digitaler Signalprozessor (DSP), ein Beschleuniger für künstliche Intelligenz (KI), ein Bildprozessor, ein Netzwerk- oder Paketprozessor, ein Koprozessor, ein Mehrkernprozessor, ein Front-End-Prozessor, ein Basisbandprozessor usw. in die Leiterplatte 102 eingebettet sein. Separat oder in Kombination können andere elektronische Geräte wie Gate-Treiber, Pegelschieber, Speicher, Kondensatoren, Induktivitäten usw. in die Leiterplatte 102 eingebettet sein. Zum Beispiel können im Falle eines mehrphasigen Spannungsreglers mehrere Leistungsstufen mit jeweils einer Halb- oder Vollbrücke aus Leistungsschaltern, entsprechenden Gate-Treibern und einem Controller in die Leiterplatte 102 eingebettet sein. In anderen Fällen können sich einige Komponenten des elektronischen Systems außerhalb der Leiterplatte 102 befinden.
  • In jedem Fall stellt eine erste Metallschicht 104 der Leiterplatte 102 elektrische Kontakte auf einer ersten Seite 120 der Leiterplatte 102 zur Verfügung. Dies kann einen oder mehrere elektrische Kontakte 122 für den Stromfluss in und aus jedem in die Leiterplatte eingebetteten Leistungsbauteil 118 und zusätzliche elektrische Kontakte 124 für die Signalführung umfassen. Die Leiterplatte 102 kann an eine externe elektronische Komponente 126, wie z.B. eine Steuerplatine, ein oder mehrere SMDs usw. angeschlossen oder montiert werden. Die externe elektronische Komponente 126, die an der Leiterplatte 102 angebracht oder montiert ist, verfügt über elektrische Kontakte 128, 130 zur Verbindung mit den entsprechenden elektrischen Kontakten 122, 124 der Leiterplatte 102. Die elektrischen Kontakte 128, 130 der externen elektronischen Komponente 126 sind mit den entsprechenden elektrischen Kontakten 122, 124 der Leiterplatte 102 durch ein elektrisch leitfähiges Material 132 verbunden, wie z.B. Löthöcker, Cu-Säulen, Metallclips, Drahtverbindungen usw.
  • Eine zweite Metallschicht 106 der Leiterplatte 102 stellt einen thermischen Kontakt an einer zweiten Seite 134 der Leiterplatte 102 gegenüber der ersten Seite 120 her. An der zweiten Seite 134 der Leiterplatte 102 wird Wärmeenergie über die zweite Metallschicht 106 an die zweite Seite 134 der Leiterplatte 102 abgegeben. Eine externe Kühlstruktur 136 wie z.B. ein luft- oder flüssigkeitsgekühlter Kühlkörper, ein Gehäuse einer elektronischen Steuereinheit (ECU) usw. kann an dem thermischen Kontakt, der durch die zweite Metallschicht 106 auf der zweiten Seite 134 der Leiterplatte 102 bereitgestellt wird, angebracht oder montiert werden. Die Wärmeenergie, die von der externen Kühlstruktur 136 durch den thermischen Kontakt auf der zweiten Seite 134 der Leiterplatte 102 absorbiert und von der zweiten Metallschicht 106 bereitgestellt wird, ist in 1 durch breite, nach unten gerichtete Pfeile dargestellt.
  • Eine dritte Metallschicht 108 der Leiterplatte 102 ist zwischen der ersten Metallschicht 104 und dem Leistungsbauteil 118 angeordnet. Die dritte Metallschicht 108 der Leiterplatte 108 ist so konfiguriert, dass sie den durch das Leistungsbauteil 118 geschalteten Laststrom verteilt. Der Laststrom ist in 1 mit „Stromfluss“ und „Stromverteilung“ bezeichnet.
  • Eine vierte Metallschicht 110 der Leiterplatte 102 ist zwischen der zweiten Metallschicht 106 und dem Leistungsbauteil 118 positioniert. Die vierte Metallschicht 110 der Leiterplatte 102 ist als primärer Wärmeleitungspfad für Wärme konfiguriert, die vom Leistungsbauteil 118 beim Schalten des Laststroms erzeugt wird. Wie hier verwendet, bedeutet der Ausdruck „primärer Wärmeleitungspfad“ einen Wärmepfad, der mehr als 50% der von dem in der Leiterplatte 102 eingebetteten Leistungsbauteil 118 erzeugten Wärme abführt.
  • Eine erste elektrisch isolierende Schicht 112 der Leiterplatte 102 trennt die vierte Metallschicht 110 von der zweiten Metallschicht 106, sodass die vierte Metallschicht 110 von der zweiten Metallschicht 106 elektrisch isoliert, aber thermisch mit ihr verbunden ist. In einer Ausführungsform ist die Leiterplatte 102 eine PCB und die erste elektrisch isolierende Schicht 112 der Leiterplatte 102 ist eine mit Harz imprägnierte Fiberglasschicht mit einer Dicke, die so gewählt ist, dass die vierte Metallschicht 110 von der zweiten Metallschicht 106 elektrisch isoliert ist. Zum Beispiel kann die mit Harz imprägnierte Fiberglasschicht eine Dicke in einem Bereich von 50 µm bis 500 µm haben, insbesondere eine Dicke in einem Bereich von 50 µm bis 100 µm.
  • Die Dicke der ersten elektrisch isolierenden Schicht 112 der Leiterplatte 102 kann so gewählt werden, dass eine ausreichende elektrische Isolierung zwischen der vierten Metallschicht 110 der Leiterplatte 102 und der zweiten Metallschicht 106 der Leiterplatte 102 gewährleistet ist, jedoch nicht zu dick, um den Wärmewiderstand der ersten elektrisch isolierenden Schicht 112 unnötig zu erhöhen. Auf diese Weise bietet die erste elektrisch isolierende Schicht 112 der Leiterplatte 102 eine ausreichende elektrische Isolierung mit minimaler Auswirkung auf den Wärmewiderstand. Die Dicke der ersten elektrisch isolierenden Schicht 112 der Leiterplatte 102 hängt von mehreren Faktoren ab, wie z.B. der Menge an Wärmeenergie, die vom Leistungsbauteil 118 erzeugt wird, der Spannung über der ersten elektrisch isolierenden Schicht 112, der Zusammensetzung der ersten elektrisch isolierenden Schicht 112 usw.
  • In einer Ausführungsform umfasst die erste elektrisch isolierende Schicht 112 der Leiterplatte 102 ein anderes Material als die anderen elektrisch isolierenden Schichten 114, 116 der Leiterplatte 102. Die erste elektrisch isolierende Schicht 112 kann aus einem Material hergestellt sein, das eine höhere Wärmeleitfähigkeit hat als die anderen elektrisch isolierenden Schichten 114, 116 der Leiterplatte 102. In einer Ausführungsform beträgt die Wärmeleitfähigkeit der ersten elektrisch isolierenden Schicht 112 der Leiterplatte 102 mindestens 2 W/mK und die anderen elektrisch isolierenden Schichten 114, 116 der Leiterplatte 102 haben jeweils eine Wärmeleitfähigkeit von weniger als 2 W/mK. Zum Beispiel kann die erste elektrisch isolierende Schicht 112 aus TC1203 hergestellt sein, einem dünnen Film mit hoher Wärmeleitfähigkeit, der von der NAMICS Corporation angeboten wird und eine hohe Durchbruchspannung und hohe Haftfestigkeit aufweist. TC1203 hat eine Wärmeleitfähigkeit von etwa 3 W/mK. Die anderen elektrisch isolierenden Schichten 114, 116 der Leiterplatte können aus einem Standard-PCB-Laminatmaterial wie FR-4, einem glasfaserverstärkten Epoxid-Laminatmaterial, Polyimid, BT-Epoxid usw. hergestellt sein. Solche kostengünstigen Standard-PCB-Laminatmaterialien haben eine Wärmeleitfähigkeit in einem Bereich von etwa 0,6 W/mK bis 1,2 W/mK.
  • Die elektrisch isolierende Schicht 116 auf der dem primären Wärmeleitungspfad gegenüberliegenden Seite 120 der Leiterplatte 102 ist für die Signalführung wichtiger als für die Wärmeableitung, sodass ein Material mit relativ hoher Wärmeleitfähigkeit wie TC1203 für diese elektrisch isolierende Schicht 116 nicht erforderlich ist. Andere Materialien mit einer relativ hohen Wärmeleitfähigkeit in einem Bereich von etwa 2 W/mK bis 6 W/mK oder sogar höher, die für die erste elektrisch isolierende Schicht 112 auf der Seite 134 der Leiterplatte 102 mit dem primären Wärmeleitungspfad geeignet sein können, können Aluminiumoxid (Al2O3), Aluminiumnitrid (AIN), Berylliumoxid (BeO) usw. sein, sind aber nicht darauf beschränkt.
  • Die Leiterplatte 102 kann einen symmetrischen Aufbau haben, wenn sie entlang einer horizontalen Mittellinie A-A' der Leiterplatte 102 betrachtet wird. Dies bedeutet, dass die erste und zweite Metallschicht 104, 106 der Leiterplatte 102 die gleiche Dicke haben können, die dritte und vierte Metallschicht 108, 110 der Leiterplatte 102 die gleiche Dicke haben können und die elektrisch isolierenden Schichten 112, 116 der Leiterplatte 102, die die zweite und vierte Metallschicht 106, 110 bzw. die erste und dritte Metallschicht 104, 108 trennen, die gleiche Dicke haben können.
  • In einer anderen Ausführungsform kann die Leiterplatte 102 keine symmetrische Konstruktion aufweisen, wenn sie entlang der horizontalen Mittellinie A-A' der Leiterplatte 102 betrachtet wird. Das bedeutet, dass die erste und zweite Metallschicht 104, 106 der Leiterplatte 102 dieselbe Dicke haben können oder nicht, die dritte und vierte Metallschicht 108, 110 der Leiterplatte 102 dieselbe Dicke haben können oder nicht und/oder die elektrisch isolierenden Schichten 112, 116 der Leiterplatte 102, die die zweite und vierte Metallschicht 106, 110 bzw. die erste und dritte Metallschicht 104, 108 trennen, dieselbe Dicke haben können oder nicht.
  • In einer Ausführungsform ist die vierte Metallschicht 110 der Leiterplatte 102 dicker als sowohl die erste Metallschicht 104 als auch die zweite Metallschicht 106 der Leiterplatte. Die erste Metallschicht 104 der Leiterplatte 102 dient der Signalführung und dem Kontakt zum externen elektronischen Bauteil 126. Die Begrenzung der Dicke der ersten Metallschicht 104 der Leiterplatte 102 verbessert die Leichtigkeit, mit der Komponenten mit kleinerem Rastermaß auf der ersten Seite 120 der Leiterplatte 102 montiert/angebracht werden können.
  • Die zweite Metallschicht 106 der Leiterplatte 102 dient zur Kontaktierung der äußeren Kühlstruktur 136, um Wärmeenergie von der Leiterplatte 102 abzuführen. Die zweite Metallschicht 106 der Leiterplatte 102 muss daher nur dick genug sein, um einen Metall-Metall-Kontakt an der zweiten Seite 134 der Leiterplatte 102 herzustellen, und eine relativ dicke Metallisierung ist nicht erforderlich.
  • Dementsprechend können die erste und zweite Metallschicht 104, 106 der Leiterplatte 102 dünner sein als die dritte und vierte Metallschicht 108, 110 der Leiterplatte 102. Zum Beispiel kann die vierte Metallschicht 110 und/oder die dritte Metallschicht 108 der Leiterplatte 102 eine Dicke im Bereich des 2,1- bis 4,3-fachen der Dicke der ersten Metallschicht 104 und/oder der zweiten Metallschicht 106 haben. Im Falle von Kupfer für die Metallschichten 104, 106, 108, 110 der Leiterplatte 102 können die erste Metallschicht 104 und die zweite Metallschicht 106 jeweils eine Dicke in einem Bereich von 35 µm bis 70 µm und die vierte Metallschicht 110 und/oder die dritte Metallschicht 108 eine Dicke in einem Bereich von 75 µm bis 150 µm haben. Für die Metallschichten 104, 106, 108, 110 der Leiterplatte 102 können andere Metall/Metall-Legierungen verwendet werden, und für die Metallschichten 104, 106, 108, 110 der Leiterplatte 102 können andere Dickenbereiche implementiert werden.
  • Gemäß der in 1 dargestellten Ausführungsform ist der primäre elektrische Pfad für das Leistungsbauteil 118 auf einer Seite 120 der Leiterplatte 102 und der primäre Wärmeleitungspfad für Wärme, die vom Leistungsbauteil beim Schalten eines Laststroms erzeugt wird, auf der gegenüberliegenden Seite 134 der Leiterplatte 102 vorgesehen. Außerdem wird zwischen der zweiten Seite 134 der Leiterplatte 102 und der externen Kühlstruktur 136 keine Wärmeleitpaste verwendet, wodurch der thermische Widerstand an der Schnittstelle zwischen der Leiterplatte 102 und der externen Kühlstruktur 136 verringert wird.
  • Das in die Leiterplatte 102 der Leistungselektronikeinheit 100 eingebettete Leistungsbauteil 118 kann jede Art von Leistungsbauteil sein, das einen Laststrom schaltet oder eine Last treibt. Zum Beispiel kann das Leistungsbauteil 118 ein vergossenes leiterloses Gehäuse mit ein- oder zweiseitiger Kühlung, ein vergossenes Knickflügelgehäuse mit ein- oder zweiseitiger Kühlung, ein vergossenes Multichipgehäuse mit ein- oder zweiseitiger Kühlung, ein passives Gehäuse wie ein Induktor- oder Kondensatorgehäuse, ein SMD, ein Laminat-Inlay, ein Einbettungsgehäuse oder sogar ein ungehäuster/blanker Halbleiterchip (Chip) ohne Verkapselung oder ein vormontierter Chip, der auf einen Leadframe gelötet ist, sein.
  • Das Leistungsbauteil 118 kann vorgepackte Halbleiterbauelemente mit einem oder mehreren Halbleiterchips 138 enthalten, die jeweils einen oder mehrere Leistungstransistoren wie Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), HEMTs (Transistoren mit hoher Elektronenbeweglichkeit) usw. aufweisen, Leistungsdioden, Gate-Treiber, Level-Shifter-Schaltungen usw., die vor dem Einbetten in das Substrat 102 vollständig getestet und elektrisch und thermisch verbunden werden können, z.B. mit plattierten Mikrodurchkontaktierungen, plattierten Durchgangslöchern, Sacklöchern oder durch Verlöten mit einem Substrat, das um das Bauelement herum aufgebaut ist. In einer Ausführungsform ist das Substrat ein Leadframe mit einem Chippad 140, an dem der entsprechende Halbleiterchip 138 befestigt ist, und mit Leitern 142 zur Herstellung elektrischer Verbindungen zu verschiedenen Anschlüssen 144, 146, 148 des Halbleiterchips 138. Abhängig von der Art des Leistungsbauteils 118 kann jeder Halbleiterchip 138 in einem Material 150 wie z.B. einer Formmasse, einem Laminat usw. eingekapselt sein oder nicht eingekapselt und stattdessen als ungehäuster/blanker Chip in die Leiterplatte 102 eingebettet sein. Zusätzliche elektrisch leitende Strukturen wie Metallclip(s) 152, Bonddrähte 154, Chipbefestigungsmaterial 156 usw. können vorgesehen sein, um die elektrischen und/oder strukturellen Verbindungen innerhalb des Leistungsbauteils 118 zu vervollständigen. Im Falle eines Metallclips 152 sorgt der Metallclip 152 für Kühlung an der Seite des Halbleiterchips 138, die den größten Teil der Wärmeenergie abgibt, z.B. die Drain-Seite im Falle eines vertikalen Leistungs-MOSFET. Das Leistungshalbleiterbauteil 118 kann eine Standard- oder Nicht-Standard-Pinout-/Leiterkonfiguration haben. Die Leistungselektronikeinheit 100 kann umgedreht werden, sodass sie eine Kühlung auf der Oberseite anstelle der in 1 dargestellten Kühlung auf der Unterseite hat.
  • Die 2A bis 21 zeigen jeweils eine Querschnittsansicht der Leistungselektronikeinheit 100 während verschiedener Produktionsphasen. Gemäß der in den 2A bis 21 dargestellten Ausführungsform ist die Multischichten-Leiterplatte 102 eine PCB, und es wird eine Standard-PCB-verarbeitung verwendet.
  • 2A zeigt das Leistungsbauteil 118, das in einen Kern oder einen halbfesten Kleber 200 eingebettet ist, der typischerweise als Prepreg bezeichnet wird, und Kupferlagen/- folien 202, 204, die auf der Ober- und Unterseite des Kerns/halbfesten Klebers 200 angeordnet sind. Dieser Prozess wird typischerweise als Layup bezeichnet.
  • 2B zeigt die Leiterplatte 102 nach einem ersten Laminierungsprozess. Während des Laminierungsprozesses werden Wärme und Druck angewendet, wobei Epoxidharz im Kern/halbfesten Klebstoff 200 geschmolzen und ausgehärtet wird, um eine elektrisch isolierende Zwischenschicht 114 der Leiterplatte 102 zu bilden, während der Druck die Kupferschichten/Folien 202, 204 mit der Ober- bzw. Unterseite der elektrisch isolierenden Zwischenschicht 114 verbindet.
  • 2C zeigt die Leiterplatte 102, nachdem in der elektrisch isolierenden Zwischenschicht 114 Öffnungen 206 gebildet wurden. Die Öffnungen 206 in der elektrisch isolierenden Zwischenschicht 114 legen die Kontaktflächen auf beiden Seiten des Leistungsbauteils 118 frei. Maskiertes Ätzen, Laserbohren usw. kann zur Bildung der Öffnungen 206 in der elektrisch isolierenden Zwischenschicht 114 verwendet werden.
  • 2D zeigt die Leiterplatte 102 nach einem Plattierungsprozess. Der Plattierungsprozess füllt die in der elektrisch isolierenden Zwischenschicht 114 gebildeten Öffnungen 206 mit Metall 208, um elektrische Verbindungen zwischen den Kupferschichten/-folien 202, 204 und den entsprechenden Kontaktflächen des Leistungsbauteils 118 herzustellen. Im Falle von Kupfer kann als Plattierungsverfahren elektrochemische Abscheidung (ECD) verwendet werden. Je nach Art des für die Leiterplatte 102 verwendeten Metalls können auch andere Arten von Beschichtungs- oder Abscheidungsverfahren verwendet werden.
  • 2E zeigt die Leiterplatte 102 nach einem Strukturierungsprozess. Der Strukturierungsprozess strukturiert oder mustert zumindest die untere Kupferschicht/-folie 204, um die elektrischen Leiterbahnen/Muster zu bilden, die den Stromfluss und die Signalführung zum und vom Leistungsbauteil 118 unterstützen. Die strukturierte untere Kupferlage/-folie 204 bildet die dritte Metallschicht 108 der Leiterplatte 102. Die obere Kupferlage/-folie 202 kann strukturiert sein oder nicht und bildet die vierte Metallschicht 110 der Leiterplatte 102. Dementsprechend kann die vierte Metallschicht 110 der Leiterplatte 102 eine durchgehende Metallstruktur sein oder in einzelne Abschnitte segmentiert werden.
  • 2F zeigt die Leiterplatte 102 nach einem zweiten Layup-Prozess. Der zweite Layup- Prozess, der dem oben in Verbindung mit 2A beschriebenen ersten Layup- Prozess ähnlich sein kann, beinhaltet das Platzieren entsprechender Prepreg-Lagen 210, 212 auf der dritten und vierten Metalllage 108, 100 der Leiterplatte 102 und das Anordnen zusätzlicher entsprechender Kupferlagen/-folien 214, 216 auf gegenüberliegenden Seiten der Prepreg-Lagen 210, 212.
  • 2G zeigt die Leiterplatte 102 nach einem zweiten Laminierungsprozess. Wie oben im Zusammenhang mit 2B erläutert, erzeugt der zweite Laminierungsprozess eine elektrisch isolierende Zwischenschicht 116, die die erste Metallschicht 104 der Leiterplatte 102 von der auf der elektrisch isolierenden Schicht 116 gebildeten Kupferschicht/Folie 214 trennt. Der zweite Laminierungsprozess erzeugt auch eine elektrisch isolierende Zwischenschicht 112, die die zweite Metallschicht 106 der Leiterplatte 102 von der auf der elektrisch isolierenden Schicht 112 gebildeten Kupferschicht/Folie 216 trennt.
  • 2G zeigt auch Öffnungen 218, die in der elektrisch isolierenden Zwischenschicht 116 gebildet werden, welche die erste Metallschicht 104 der Leiterplatte 102 von der auf der elektrisch isolierenden Schicht 116 gebildeten Kupferschicht/Folie 214 trennt, z.B. durch Laserbohren, Ätzen usw. Die Öffnungen 218 in der elektrisch isolierenden Zwischenschicht 116 legen Bereiche der dritten Metallschicht 108 der Leiterplatte frei, zu denen elektrische Verbindungen hergestellt werden sollen.
  • 2H zeigt die Leiterplatte 102 nach einem zweiten Plattierungsvorgang. Der Plattierungsprozess, der dem oben in Verbindung mit 2D beschriebenen Plattierungsprozess ähnlich sein kann, füllt die Öffnungen 218 in der elektrisch isolierenden Zwischenschicht 116, die die erste Metallschicht 104 der Leiterplatte 102 von der auf der elektrisch isolierenden Schicht 116 gebildeten Kupferschicht/Folie 214 trennt, mit Metall 220, um die gewünschten elektrischen Verbindungen zwischen der unteren Kupferschicht/Folie 210 und der dritten Metallschicht 108 der Leiterplatte 102 zu bilden.
  • 21 zeigt die Leiterplatte 102 nach einem zweiten Strukturierungsprozess. Der zweite Strukturierungsprozess, der dem oben in Verbindung mit 2E beschriebenen Strukturierungsprozess ähnlich sein kann, mustert oder strukturiert zumindest die untere Kupferlage/-folie 210, um die elektrischen Leiterbahnen/Muster zu bilden, die den Stromfluss und die Signalführung in die und aus der Leiterplatte 102 unterstützen. Die strukturierte untere Kupferlage/-folie 210 bildet die erste Metallschicht 104 der Leiterplatte 102. Die obere Kupferlage/Folie 212 kann strukturiert sein oder auch nicht und bildet die zweite Metallschicht 106 der Leiterplatte 102. Die Ausrichtung der Leistungselektronikeinheit 100 ist entgegengesetzt (gespiegelt) zu der in 1 dargestellten, sodass die Leistungselektronikeinheit 100 über eine Oberseitenkühlung anstelle einer Unterseitenkühlung verfügt.
  • 3 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungselektronikeinheit 300. Die in 3 gezeigte Ausführungsform der Leistungselektronikeinheit 300 ist der in 1 gezeigten Ausführungsform der Leistungselektronikeinheit 100 ähnlich. Anders jedoch ist der Metallclip 152 nicht von dem Verkapselungsmaterial 150 der Leistungselektronikeinheit 118 freigelegt. Stattdessen wird die Oberseite des Metallclips 152 durch das Verkapselungsmaterial 150 abgedeckt. Verbindungen zur Oberseite des Metallclips 152 können durch Laserbohren, mechanisches Bohren usw. in einem Bereich des Verkapselungsmaterials 150 hergestellt werden, der die Oberseite des Metallclips 152 bedeckt. Nach dieser Ausführungsform verfügt die Leistungselektronikeinheit 118 über eine Unterseitenkühlung, nicht aber über eine Oberseitenkühlung.
  • 4 zeigt eine Querschnittsansicht einer anderen Ausführungsform einer Leistungselektronikeinheit 400. Die in 4 gezeigte Ausführungsform der Leistungselektronikeinheit 400 ähnelt der in 3 gezeigten Ausführungsform der Leistungselektronikeinheit 300. Anders jedoch ist der Metallclip 152 auf der Oberseite teilweise von dem Verkapselungsmaterial 150 freigelegt, z.B. durch Laserbohren, Plasmaätzen, Wasserstrahlen usw. des Verkapselungsmaterials 150 in einem Bereich der Oberseite der Metallclip 152. Nach dieser Ausführungsform hat die Leistungselektronikeinheit 118 sowohl eine Unterseitenkühlung als auch eine Oberseitenkühlung in dem Bereich, in dem das Verkapselungsmaterial 150 von der Oberseite des Metallclips 152 entfernt wurde.
  • 5 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungselektronikeinheit 500. Wie die in den 1, 21, 3 und 4 dargestellten Ausführungsformen hat die Leistungselektronikeinheit 500 einen primären Wärmeleitungspfad vom Leistungsbauteil 118 auf einer Seite 134 der Leiterplatte 102 und elektrische Pfade zum und vom Leistungsbauteil 118 auf der gegenüberliegenden Seite 120 der Leiterplatte 120. Und ähnlich wie in den 1, 21 und 4 dargestellt, ist die Oberseite des Metallclips 152 des Leistungsbauteils 118 teilweise vom Verkapselungsmaterial 150 auf der Oberseite des Metallclips 152 freigelegt, sodass das Leistungsbauteil 118 sowohl eine Oberseiten- als auch eine Unterseitenkühlung hat. Anders jedoch ist das Leistungsbauteil 118 ein Gehäuse mit Leitern anstelle eines leiterfreien Gehäuses. Gehäuse mit Leitern haben am Umfang des Gehäuses kleine Beine, die typischerweise entweder durch eine Leiterplatte hindurchgehen und auf eine Rückseite (Durchgangsloch) einer Leiterplatte oder direkt auf die Vorderseite (Oberflächenmontage) der Leiterplatte gelötet werden. Leiterfreie-Gehäuse begrenzen die Kontaktpunkte unterhalb des Gehäuses statt am Umfang.
  • In 5 sind die Leiter oder Schenkel 502 des Leistungsbauteils 118, die aus dem Umfang des Einkapselungsmaterials 150 herausragen, mit entsprechenden Segmenten 504, 504' der dritten Metallschicht 108 der Leiterplatte 102 verbunden, die Strom und Signale zu und von dem Leistungsbauteil 118 führt, unter Verwendung von Lot oder einer anderen Art von Verbindungsmaterial 506. Ein Segment 504 der dritten Metallschicht 108 der Leiterplatte 102 ist so konfiguriert, dass es den Laststrom zum Leistungsbauteil 118 führt. Ein weiteres Segment 504' der dritten Metallschicht 108 der Leiterplatte 102 kann so konfiguriert sein, dass es ein Schaltsteuersignal wie z.B. ein Gate-Signal zum Leistungsbauteil 118 führt. Die dritte Metallschicht 108 der Leiterplatte 102 kann ein zusätzliches Segment 504" enthalten, das konfiguriert ist, um den Laststrom von dem Leistungsbauteil 118 wegzuführen, und das durch eine der elektrisch isolierenden Schichten 116 der Leiterplatte 102 von dem Segment 504, das konfiguriert ist, um den Laststrom zur Leistungsbauteil 118 zu führen, elektrisch isoliert ist. Gemäß dieser Ausführungsform umfasst die Leiterplatte 102 weiterhin eine vertikale Struktur 508, wie z.B. ein plattiertes Durchgangsloch (engl. „plated through hole“, PTH) zum elektrischen Verbinden der vierten Metallschicht 110 der Leiterplatte 102, die den primären Wärmeleitungspfad für das Leistungsbauteil 118 bildet, zum Segment 504" der dritten Metallschicht 108, die so konfiguriert ist, dass sie den Laststrom von dem Leistungsbauteil 118 wegführt. Diese Verbindung kann für einige elektrische Leiterbahnen wie eine Drain/Kollektor- oder Source/Emitter-Verbindung verwendet werden.
  • 6 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungselektronikeinheit 600. Die in 6 gezeigte Ausführungsform der Leistungselektronikeinheit 600 ist der in 5 gezeigten Ausführungsform der Leistungselektronikeinheit 500 ähnlich. Anders jedoch sind die Leiter oder Schenkel 502 des mit Leitern versehenen Leistungsbauteils 118, die aus dem Umfang des Verkapselungsmaterials 150 herausragen, mit den entsprechenden Segmenten 504, 504' der dritten Metallschicht 108 der Leiterplatte 102 verbunden, die Strom und Signale zu und von dem Leistungsbauteil 118 durch entsprechende plattierte Durchkontaktierungen 602 führt, die während eines Plattierungsprozesses der Leiterplattenbaugruppe gebildet wurden. Zum Beispiel können die plattierten Durchkontaktierungen 602 während des in 2D gezeigten Plattierungsprozesses gebildet werden, jedoch im Falle eines mit Leitern versehen Leistungsbauteils 118 anstelle des in 2D gezeigten leiterfreien. Die in 6 gezeigte Leistungselektronikeinheit 600 kann die vertikale Struktur 508 zur elektrischen Verbindung der vierten Metallschicht 110 der Leiterplatte 102, die den primären Wärmeleitungspfad für das Leistungsbauteil 118 bildet, mit dem Segment 504" der dritten Metallschicht 108, die so konfiguriert ist, dass sie den Laststrom vom Leistungsbauteil 118 wegführt, enthalten oder nicht, wie durch das gestrichelte Rechteck in 6 angezeigt wird.
  • 7 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungselektronikeinheit 700. Die in 7 gezeigte Ausführungsform der Leistungselektronikeinheit 700 ist der in 6 gezeigten Ausführungsform der Leistungselektronikeinheit 600 ähnlich. Anders jedoch ist die Verbindung zwischen der freiliegenden Oberseite des Metallclips 152 des Leistungsbauteils 118 und der vierten Metallschicht 110 der Leiterplatte 102, die den primären Wärmeleitpfad für das Leistungsbauteil 118 bildet, durch Lot oder ein anderes Verbindungsmaterial 702 anstelle von plattierten Mikrodurchkontaktierungen oder mechanisch gebohrten Sacklöchern realisiert.
  • 8 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungselektronikeinheit 800. Wie die in den 1, 21 und 3 bis 7 dargestellten Ausführungsformen hat die Leistungselektronikeinheit 800 einen primären Wärmeleitungspfad vom Leistungsbauteil 118 auf der einen Seite 134 der Leiterplatte 102 und elektrische Pfade zum und vom Leistungsbauteil 118 auf der gegenüberliegenden Seite 120 der Leiterplatte 102. Anders jedoch ragen die Leiter 802, 804, die auf der Rückseite des Leistungsbauteils 118 freiliegen, seitlich aus dem Verkapselungsmaterial 150 heraus, und die Leiterplatte 102 enthält ein plattiertes Durchgangsloch 806, das durch den freiliegenden Teil der Leitung 802, der so konfiguriert ist, dass er Laststrom zum oder vom Leistungsbauteil 118 führt, gebohrt ist. Die Verbindung, die durch das plattierte Durchgangsloch 806 hergestellt wird, kann für einige elektrische Leiterbahnen wie eine Drain/Kollektor- oder Source/Emitter-Verbindung verwendet werden.
  • 9 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungselektronikeinheit 900. Wie die in den 1, 21 und 3 bis 8 dargestellten Ausführungsformen hat die Leistungselektronikeinheit 900 einen primären Wärmeleitungspfad vom Leistungsbauteil 118 auf der einen Seite 134 der Leiterplatte 102 und elektrische Pfade zum und vom Leistungsbauteil 118 auf der gegenüberliegenden Seite 120 der Leiterplatte 102. Anders ist das Leistungsbauteil 118 als eine Laminateinlage 902 ausgeführt. Die Laminateinlage 902 kann unter Verwendung eines Standard-Leiterplattenverfahrens gebildet werden und enthält einen oder mehrere Halbleiterchips 138, die in ein Laminatsubstrat 904 eingebettet sind. Elektrische Verbindungen zu den Anschlüssen 144, 146, 148 jedes Halbleiterchips 138, der in das Laminatsubstrat 904 eingebettet ist, werden durch entsprechende plattierte Mikrodurchkontaktierungen, plattierte Durchgangslöcher und/oder Sacklöcher 906 und entsprechende plattierte Metallspuren 908, 910, 912 gebildet, die auf gegenüberliegenden Seiten des Laminatsubstrats 904 während der Herstellung des Leistungsbauteil-Inlays 902 gebildet werden. Das Leistungsbauteil-Inlay 902 wird wiederum während des Leiterplattenherstellungsprozesses in die Leiterplatte 102 eingebettet.
  • 10 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Leistungselektronikeinheit 1000. Wie die in den 1, 21 und 3 bis 9 dargestellten Ausführungsformen hat die Leistungselektronikeinheit 1000 einen primären Wärmeleitungspfad vom Leistungsbauteil 118 auf einer Seite 134 der Leiterplatte 102 und elektrische Pfade zum und vom Leistungsbauteil 118 auf der gegenüberliegenden Seite 120 der Leiterplatte 102. Im Unterschied dazu ist das Leistungsbauteil 118 als unverpackter oder blanker Chip 1002 ausgeführt. Elektrische Verbindungen zu den Anschlüssen 146, 148 auf einer Seite jedes unverpackten/blanken Chips 1002 werden durch entsprechende plattierte Mikrodurchkontaktierungen, plattierte Durchgangslöcher und/oder Sacklöcher 1002 hergestellt, die als Teil des Leiterplattenherstellungsprozesses gebildet werden. Eine elektrische Verbindung mit dem Anschluss 144 auf der gegenüberliegenden Seite jedes unverpackten/nackten Chips 1002, die den Großteil (> 50%) der von dem unverpackten/nackten Chip 1002 erzeugten Wärme abgibt, kann durch ein Chipbefestigungsmaterial 1004 wie z.B. Lot, z.B. während des Leiterplattenherstellungsprozesses, bereitgestellt werden. Ein Metallblock 1006, wie z.B. ein Chippad eines Leadframes, kann vor dem Leiterplatten-Herstellungsprozess an diesem Anschluss 144 des unverpackten/nackten Chips 1002 vorbefestigt werden, oder der Metallblock 1006 kann als Teil des LeiterplattenHerstellungsprozesses gebildet werden, z.B. durch Strukturierung einer dicken Kupferschicht/Folie, die auf einem Prepreg angeordnet ist. Bei einer anderen Option kann der unverpackte/nackte Chip 1002 auf einen Metallblock/Bleiframe vorgelötet werden, und diese Baugruppe wird an einem Leadframe/Cu-Block befestigt, um ein Modul zu bilden, das dann in eine Leiterplatte eingebettet wird. Bei dieser Option kann das Modul durch Löten/Diffusionslöten jedes unverpackten/nackten Chips 1002 auf einem Leadframe hergestellt werden, wobei die Baugruppe in einzelne Bauteile geschnitten/zerlegt und dann die Bauteile getestet werden. Der unverpackte/nackte Chip 1002 ist zu diesem Zeitpunkt nicht durch eine Vergussmasse wie Formmasse, PCB, Laminat usw. geschützt.
  • In jedem Fall kann die Leiterplatte 102 eine durchkontaktierte Bohrung 806 enthalten, die den Metallblock 1006 mit dem Segment 504" der dritten Metallschicht 108 der Leiterplatte 102, die so konfiguriert ist, dass sie den Laststrom vom unverpackten/nackten Chip 1002 wegführt, verbindet. Diese Verbindung kann für einige elektrische Leiterbahnen verwendet werden, wie z.B. eine Drain/Kollektor- oder Source/Emitter-Verbindung.
  • Obwohl die vorliegende Offenbarung nicht so eingeschränkt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Eine Leistungselektronikeinheit, umfassend: eine Leiterplatte mit einer Vielzahl von Metallschichten, die auf oder zwischen elektrisch isolierende Schichten laminiert sind; und ein Leistungsbauteil, die in die Leiterplatte eingebettet und so konfiguriert ist, dass es einen Laststrom schaltet, wobei eine erste Metallschicht der Leiterplatte elektrische Kontakte an einer ersten Seite der Leiterplatte bereitstellt, wobei eine zweite Metallschicht der Leiterplatte einen thermischen Kontakt an einer zweiten Seite der Leiterplatte gegenüber der ersten Seite bereitstellt, wobei eine dritte Metallschicht der Leiterplatte zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert ist, dass sie den durch das Leistungsbauteil geschalteten Laststrom verteilt, wobei eine vierte Metallschicht der Leiterplatte zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als ein primärer Wärmeleitungspfad für Wärme konfiguriert ist, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird, wobei eine erste elektrisch isolierende Schicht der Leiterplatte die vierte Metallschicht von der zweiten Metallschicht trennt, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit der zweiten Metallschicht verbunden ist.
  • Beispiel 2. Die Leistungselektronikeinheit von Beispiel 1, wobei die vierte Metallschicht dicker ist als sowohl die erste Metallschicht als auch die zweite Metallschicht.
  • Beispiel 3. Die Leistungselektronikeinheit von Beispiel 1 oder 2, wobei die vierte Metallschicht eine Dicke im Bereich des 2,1- bis 4,3-fachen der Dicke der ersten Metallschicht und/oder der Dicke der zweiten Metallschicht aufweist.
  • Beispiel 4. Die Leistungselektronikeinheit nach einem der Beispiele 1 bis 3, wobei die erste Metallschicht und die zweite Metallschicht jeweils eine Dicke in einem Bereich von 35 µm bis 70 µm haben und wobei die vierte Metallschicht eine Dicke in einem Bereich von 75 µm bis 150 µm hat.
  • Beispiel 5. Die Leistungselektronikeinheit nach einem der Beispiele 1 bis 4, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine mit Harz imprägnierte Fiberglasschicht ist und eine Dicke aufweist, die so gewählt ist, dass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert ist.
  • Beispiel 6. Die Leistungselektronikeinheit von Beispiel 5, wobei die mit Harz imprägnierte Fiberglasschicht eine Dicke in einem Bereich von 50 µm bis 500 µm hat.
  • Beispiel 7. Die Leistungselektronikeinheit von Beispiel 5, wobei die mit Harz imprägnierte Fiberglasschicht eine Dicke in einem Bereich von 50 µm bis 100 µm hat.
  • Beispiel 8. Die Leistungselektronikeinheit nach einem der Beispiele 1 bis 7, wobei die erste elektrisch isolierende Schicht der Leiterplatte ein anderes Material als die anderen elektrisch isolierenden Schichten der Leiterplatte aufweist.
  • Beispiel 9. Die Leistungselektronikeinheit nach einem der Beispiele 1 bis 8, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine Wärmeleitfähigkeit aufweist, die größer ist als die Wärmeleitfähigkeit der anderen elektrisch isolierenden Schichten, wobei die Wärmeleitfähigkeit der ersten elektrisch isolierenden Schicht der Leiterplatte mindestens 2 W/mK beträgt und wobei die anderen elektrisch isolierenden Schichten der Leiterplatte jeweils eine Wärmeleitfähigkeit von weniger als 2 W/mK aufweisen.
  • Beispiel 10. Die Leistungselektronikeinheit nach einem der Beispiele 1 bis 9, wobei die dritte Metallschicht ein erstes Segment umfasst, das so konfiguriert ist, dass es den Laststrom zu dem Leistungsbauteil führt, und ein zweites Segment, das so konfiguriert ist, dass es den Laststrom von dem Leistungsbauteil wegführt, wobei das erste Segment von dem zweiten Segment elektrisch isoliert ist, und wobei die Leiterplatte ferner eine vertikale Struktur umfasst, die die vierte Metallschicht mit dem zweiten Segment der dritten Metallschicht elektrisch verbindet.
  • Beispiel 11. Verfahren zur Herstellung einer Leistungselektronikeinheit, wobei das Verfahren umfasst: Laminieren einer Vielzahl von Metallschichten auf oder zwischen elektrisch isolierende Schichten, um eine Leiterplatte zu bilden; und Einbetten eines Leistungsbauteils in die Leiterplatte, wobei das Leistungsbauteil so konfiguriert ist, dass es einen Laststrom schaltet, wobei eine erste Metallschicht der Leiterplatte elektrische Kontakte an einer ersten Seite der Leiterplatte bereitstellt, wobei eine zweite Metallschicht der Leiterplatte einen thermischen Kontakt an einer zweiten Seite der Leiterplatte gegenüber der ersten Seite bereitstellt, wobei eine dritte Metallschicht der Leiterplatte zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert ist, dass sie den von dem Leistungsbauteil geschalteten Laststrom verteilt, wobei eine vierte Metallschicht der Leiterplatte zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als ein primärer Wärmeleitungspfad für Wärme konfiguriert ist, die durch das Leistungsbauteil während des Schaltens des Laststroms erzeugt wird, wobei eine erste elektrisch isolierende Schicht der Leiterplatte die vierte Metallschicht von der zweiten Metallschicht trennt, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit der zweiten Metallschicht verbunden ist.
  • Beispiel 12. Das Verfahren von Beispiel 11, ferner umfassend: Bilden der vierten Metallschicht derart, dass sie dicker als sowohl die erste Metallschicht als auch die zweite Metallschicht ist.
  • Beispiel 13. Das Verfahren von Beispiel 11 oder 12, wobei die vierte Metallschicht eine Dicke im Bereich des 2,1- bis 4,3-fachen einer Dicke der ersten Metallschicht und/oder einer Dicke der zweiten Metallschicht aufweist.
  • Beispiel 14. Verfahren nach einem der Beispiele 11 bis 13, wobei die erste Metallschicht und die zweite Metallschicht jeweils eine Dicke in einem Bereich von 35 µm bis 70 µm haben und wobei die vierte Metallschicht eine Dicke in einem Bereich von 75 µm bis 150 µm hat.
  • Beispiel 15. Verfahren nach einem der Beispiele 11 bis 14, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine mit Harz imprägnierte Fiberglasschicht ist und eine Dicke aufweist, die so gewählt ist, dass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert ist.
  • Beispiel 16. Das Verfahren von Beispiel 15, wobei die mit Harz imprägnierte Fiberglasschicht eine Dicke in einem Bereich von 50 µm bis 500 µm hat.
  • Beispiel 17. Die Methode von Beispiel 15, wobei die mit Harz imprägnierte Fiberglasschicht eine Dicke in einem Bereich von 50 µm bis 100 µm hat.
  • Beispiel 18. Das Verfahren nach einem der Beispiele 11 bis 17, ferner umfassend: Bilden der ersten elektrisch isolierenden Schicht der Leiterplatte aus einem anderen Material als die anderen elektrisch isolierenden Schichten der Leiterplatte.
  • Beispiel 19. Das Verfahren nach einem der Beispiele 11 bis 18, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine Wärmeleitfähigkeit aufweist, die größer ist als die Wärmeleitfähigkeit der anderen elektrisch isolierenden Schichten, wobei die Wärmeleitfähigkeit der ersten elektrisch isolierenden Schicht der Leiterplatte mindestens 2 W/mK beträgt und wobei die anderen elektrisch isolierenden Schichten der Leiterplatte jeweils eine Wärmeleitfähigkeit von weniger als 2 W/mK aufweisen.
  • Beispiel 20. Das Verfahren nach einem der Beispiele 11 bis 19, wobei die dritte Metallschicht ein erstes Segment umfasst, das so konfiguriert ist, dass es den Laststrom zu dem Leistungsbauteil hinführt, und ein zweites Segment, das so konfiguriert ist, dass es den Laststrom von dem Leistungsbauteil wegführt, wobei das erste Segment von dem zweiten Segment elektrisch isoliert ist, wobei das Verfahren ferner umfasst: Bilden einer vertikalen Struktur in der Leiterplatte, die die vierte Metallschicht mit dem zweiten Segment der dritten Metallschicht elektrisch verbindet.
  • Begriffe wie „erstes“, „zweites“ und dergleichen werden verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sind auch nicht als Begrenzung gedacht. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Die hier verwendeten Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen sind offene Begriffe, die auf das Vorhandensein der angegebenen Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „eine“, „ein“ und „der“ sollen sowohl den Plural als auch den Singular einschließen, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Obwohl hier spezifische Ausführungsformen illustriert und beschrieben worden sind, wird der Fachmann verstehen, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungsformen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Anwendungsbereich der vorliegenden Erfindung abzuweichen. Dieser Antrag soll alle Anpassungen oder Variationen der hier besprochenen spezifischen Ausführungsformen abdecken. Es ist daher beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (20)

  1. Eine Leistungselektronikeinheit, umfassend: eine Leiterplatte mit einer Vielzahl von Metallschichten, die auf oder zwischen elektrisch isolierende Schichten laminiert sind; und ein Leistungsbauteil, das in die Leiterplatte eingebettet und zum Schalten eines Laststroms konfiguriert ist, wobei eine erste Metallschicht der Leiterplatte elektrische Kontakte an einer ersten Seite der Leiterplatte bereitstellt, wobei eine zweite Metallschicht der Leiterplatte einen thermischen Kontakt an einer zweiten Seite der Leiterplatte, gegenüber der ersten Seite bereitstellt, wobei eine dritte Metallschicht der Leiterplatte zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert ist, dass sie den von dem Leistungsbauteil geschalteten Laststrom verteilt, wobei eine vierte Metallschicht der Leiterplatte zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als ein primärer Wärmeleitungspfad für Wärme konfiguriert ist, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird, wobei eine erste elektrisch isolierende Schicht der Leiterplatte die vierte Metallschicht von der zweiten Metallschicht trennt, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit ihr verbunden ist.
  2. Leistungselektronikeinheit nach Anspruch 1, wobei die vierte Metallschicht dicker als sowohl die erste Metallschicht als auch die zweite Metallschicht ist.
  3. Leistungselektronikeinheit nach Anspruch 1 oder 2, wobei die vierte Metallschicht eine Dicke im Bereich des 2,1- bis 4,3-fachen der Dicke der ersten Metallschicht und/oder der Dicke der zweiten Metallschicht aufweist.
  4. Leistungselektronikeinheit nach einem der vorhergehenden Ansprüche, wobei die erste Metallschicht und die zweite Metallschicht jeweils eine Dicke in einem Bereich von 35 µm bis 70 µm haben und wobei die vierte Metallschicht eine Dicke in einem Bereich von 75 µm bis 150 µm hat.
  5. Leistungselektronikeinheit nach einem der vorhergehenden Ansprüche, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine Schicht aus mit Harz imprägniertem Fiberglas ist und eine Dicke aufweist, die so gewählt ist, dass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert ist.
  6. Leistungselektronikeinheit nach Anspruch 5, wobei die Schicht aus mit Harz imprägniertem Fiberglas eine Dicke in einem Bereich von 50 µm bis 500 µm hat.
  7. Leistungselektronikeinheit nach Anspruch 5, wobei die Schicht aus mit Harz imprägniertem Fiberglas eine Dicke in einem Bereich von 50 µm bis 100 µm hat.
  8. Leistungselektronikeinheit nach einem der vorhergehenden Ansprüche, wobei die erste elektrisch isolierende Schicht der Leiterplatte ein anderes Material als die anderen elektrisch isolierenden Schichten der Leiterplatte aufweist.
  9. Leistungselektronikeinheit nach einem der vorhergehenden Ansprüche, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine Wärmeleitfähigkeit aufweist, die größer ist als die Wärmeleitfähigkeit der anderen elektrisch isolierenden Schichten, wobei die Wärmeleitfähigkeit der ersten elektrisch isolierenden Schicht der Leiterplatte mindestens 2 W/mK beträgt und wobei die anderen elektrisch isolierenden Schichten der Leiterplatte jeweils eine Wärmeleitfähigkeit von weniger als 2 W/mK aufweisen.
  10. Leistungselektronikeinheit nach einem der vorhergehenden Ansprüche, wobei die dritte Metallschicht ein erstes Segment aufweist, das so konfiguriert ist, dass es den Laststrom zu dem Leistungsbauteil führt, und ein zweites Segment, das so konfiguriert ist, dass es den Laststrom von dem Leistungsbauteil wegführt, wobei das erste Segment von dem zweiten Segment elektrisch isoliert ist, und wobei die Leiterplatte ferner eine vertikale Struktur aufweist, die die vierte Metallschicht mit dem zweiten Segment der dritten Metallschicht elektrisch verbindet.
  11. Verfahren zur Herstellung einer Leistungselektronikeinheit, wobei das Verfahren umfasst: Laminieren einer Vielzahl von Metallschichten auf oder zwischen elektrisch isolierende Schichten, um eine Leiterplatte zu bilden; und Einbetten eines Leistungsbauteils in die Leiterplatte, wobei das Leistungsbauteil so konfiguriert ist, dass es einen Laststrom schaltet, wobei eine erste Metallschicht der Leiterplatte elektrische Kontakte an einer ersten Seite der Leiterplatte bereitstellt, wobei eine zweite Metallschicht der Leiterplatte einen thermischen Kontakt auf einer zweiten Seite der Leiterplatte, gegenüber der ersten Seite, bereitstellt, wobei eine dritte Metallschicht der Leiterplatte zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert ist, dass sie den von dem Leistungsbauteil geschalteten Laststrom verteilt, wobei eine vierte Metallschicht der Leiterplatte zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als ein primärer \Wärmeleitungspfad für Wärme konfiguriert ist, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird, wobei eine erste elektrisch isolierende Schicht der Leiterplatte die vierte Metallschicht von der zweiten Metallschicht trennt, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit ihr verbunden ist.
  12. Verfahren nach Anspruch 11, ferner umfassend: Bilden der vierten Metallschicht derart, dass sie dicker als sowohl die erste Metallschicht als auch die zweite Metallschicht ist.
  13. Verfahren nach Anspruch 11 oder 12, wobei die vierte Metallschicht eine Dicke im Bereich des 2,1- bis 4,3-fachen einer Dicke der ersten Metallschicht und/oder einer Dicke der zweiten Metallschicht aufweist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei die erste Metallschicht und die zweite Metallschicht jeweils eine Dicke in einem Bereich von 35 µm bis 70 µm haben, und wobei die vierte Metallschicht eine Dicke in einem Bereich von 75 µm bis 150 µm hat.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine Schicht aus mit Harz imprägniertem Fiberglas ist und eine Dicke aufweist, die so gewählt ist, dass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert ist.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei die mit Harz imprägnierte Fiberglasschicht eine Dicke in einem Bereich von 50 µm bis 500 µm hat.
  17. Verfahren nach einem der Ansprüche 11 bis 16, bei dem die mit Harz imprägnierte Fiberglasschicht eine Dicke in einem Bereich von 50 µm bis 100 µm hat.
  18. Das Verfahren nach einem der Ansprüche 11 bis 17, ferner umfassend: Bilden der ersten elektrisch isolierenden Schicht der Leiterplatte aus einem anderen Material als die anderen elektrisch isolierenden Schichten der Leiterplatte.
  19. Verfahren nach einem der Ansprüche 11 bis 18, wobei die erste elektrisch isolierende Schicht der Leiterplatte eine Wärmeleitfähigkeit aufweist, die größer ist als die Wärmeleitfähigkeit der anderen elektrisch isolierenden Schichten, wobei die Wärmeleitfähigkeit der ersten elektrisch isolierenden Schicht der Leiterplatte mindestens 2 W/mK beträgt, und wobei die anderen elektrisch isolierenden Schichten der Leiterplatte jeweils eine Wärmeleitfähigkeit von weniger als 2 W/mK aufweisen.
  20. Verfahren nach einem der Ansprüche 11 bis 19, wobei die dritte Metallschicht ein erstes Segment umfasst, das so konfiguriert ist, dass es den Laststrom zu dem Leistungsbauteil führt, und ein zweites Segment, das so konfiguriert ist, dass es den Laststrom von dem Leistungsbauteil wegführt, wobei das erste Segment von dem zweiten Segment elektrisch isoliert ist, wobei das Verfahren ferner umfasst: Ausbilden einer vertikalen Struktur in der Leiterplatte, die die vierte Metallschicht mit dem zweiten Segment der dritten Metallschicht elektrisch verbindet.
DE102020126647.2A 2019-10-25 2020-10-12 Leistungselektronikeinheit und Verfahren zu ihrer Herstellung Pending DE102020126647A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/663,947 US11632860B2 (en) 2019-10-25 2019-10-25 Power electronic assembly and method of producing thereof
US16/663,947 2019-10-25

Publications (1)

Publication Number Publication Date
DE102020126647A1 true DE102020126647A1 (de) 2021-04-29

Family

ID=75379068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020126647.2A Pending DE102020126647A1 (de) 2019-10-25 2020-10-12 Leistungselektronikeinheit und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US11632860B2 (de)
CN (1) CN112713120A (de)
DE (1) DE102020126647A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355460B1 (en) * 2020-12-07 2022-06-07 Infineon Technologies Ag Molded semiconductor package with high voltage isolation
US20230106642A1 (en) * 2021-09-20 2023-04-06 Infineon Technologies Austria Ag Embedded package with delamination mitigation

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY103847A (en) * 1988-03-15 1993-09-30 Yamaichi Electric Mfg Laminated board for testing electronic components
US5581443A (en) * 1994-09-14 1996-12-03 Kabushiki Kaisha Toshiba Structure for cooling a circuit module having a circuit board and a heat-generating IC chip mounted on the board, and portable electronic apparatus incorporating the structure
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US8616266B2 (en) * 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
JP4883203B2 (ja) * 2009-07-01 2012-02-22 株式会社テラミクロス 半導体装置の製造方法
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
KR20120050835A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 금속박 적층판 및 그 제조방법, 방열기판
DE102010060855A1 (de) 2010-11-29 2012-05-31 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
KR101321282B1 (ko) * 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
JP2013004953A (ja) * 2011-06-22 2013-01-07 Denso Corp 電子制御装置
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
DE102014218240A1 (de) 2014-03-12 2015-09-17 Conti Temic Microelectronic Gmbh Leistungsbauteil in einer Leiterplatte integriert
CN107078106B (zh) * 2014-10-29 2019-12-24 新电元工业株式会社 散热结构
US10064287B2 (en) * 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
FR3033977B1 (fr) * 2015-03-20 2018-08-17 Thales Procede de fabrication d'un circuit imprime et circuits imprimes correspondants
CN106340513B (zh) * 2015-07-09 2019-03-15 台达电子工业股份有限公司 一种集成控制电路的功率模块
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
EP3432353B1 (de) * 2016-04-27 2021-09-01 Mitsubishi Electric Corporation Hochfrequenzschaltung
EP3249686A1 (de) 2016-05-24 2017-11-29 Mitsubishi Electric R&D Centre Europe B.V. Ein leistungsmodul
TWI612861B (zh) * 2016-09-02 2018-01-21 先豐通訊股份有限公司 晶片埋入式電路板結構及其製造方法
WO2018063171A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Thermal conductivity for integrated circuit packaging
US20170084810A1 (en) * 2016-12-05 2017-03-23 Raul A. Klein Thermally Conductive Circuit Board Substrate and Method of Manufacture
US20180184550A1 (en) * 2016-12-28 2018-06-28 Microsoft Technology Licensing, Llc Metal additive structures on printed circuit boards
CN108347820B (zh) * 2017-01-25 2020-09-15 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
WO2018198219A1 (ja) * 2017-04-26 2018-11-01 三菱電機株式会社 インバータ一体型回転電機
DE102017210349A1 (de) 2017-06-21 2018-12-27 Zf Friedrichshafen Ag Verfahren zum Herstellen einer Leiterplatte, Leiterplatte sowie Getriebesteuerungseinheit umfassend eine derartige Leiterplatte
EP3468311B1 (de) * 2017-10-06 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Auf einem komponententräger durch generative fertigung geformter metallkörper
TWI645588B (zh) * 2017-10-13 2018-12-21 胡文松 半導體的導熱及散熱結構
US10390434B2 (en) * 2017-10-13 2019-08-20 Qorvo Us, Inc. Laminate-based package with internal overmold
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
DE102017221861A1 (de) * 2017-12-05 2019-06-06 Zf Friedrichshafen Ag Leiterplatte und Verfahren zur Fertigung einer Leiterplatte
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
US10849217B2 (en) * 2018-07-02 2020-11-24 Aptiv Technologies Limited Electrical-circuit assembly with heat-sink
JP7145413B2 (ja) * 2018-10-25 2022-10-03 セイコーエプソン株式会社 プリント回路板、電子機器、および熱伝導シート
US11646242B2 (en) * 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US10764990B1 (en) * 2019-04-23 2020-09-01 Adlink Technology Inc. Heat-dissipating module having an elastic mounting structure

Also Published As

Publication number Publication date
US20210127490A1 (en) 2021-04-29
US11903132B2 (en) 2024-02-13
US20230240012A1 (en) 2023-07-27
CN112713120A (zh) 2021-04-27
US11632860B2 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
DE102015118633B4 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
DE19617055C1 (de) Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
EP0221399B1 (de) Leistungshalbleitermodul
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
WO2014197917A1 (de) Leistungsmodul
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
WO2009132922A2 (de) Substrat-schaltungsmodul mit bauteilen in mehreren kontaktierungsebenen
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102015106151B4 (de) Leiterplatte mit eingebettetem Leistungshalbleiterchip
DE102020126647A1 (de) Leistungselektronikeinheit und Verfahren zu ihrer Herstellung
EP1192841A1 (de) Intelligentes leistungsmodul
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102020103456A1 (de) Leistungsstufenvorrichtung mit Trägerrahmen für ein Leistungsstufenmodul und einen integrierten Induktor
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102020106492A1 (de) Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung