TWI707168B - 整合式晶片及形成整合式介電質波導的方法 - Google Patents

Abstract

本揭示內容係關於一種具有耦接至經整合介電質波導的多頻帶傳輸元件及接收元件之整合式晶片。在一些實施例中，整合式晶片具有設置在基板上方的層間介電結構內的介電質波導。具有複數個相位調變元件的多頻帶傳輸元件經配置以產生不同頻帶中的複數個經調變訊號。複數個傳輸電極沿著介電質波導之第一側定位且分別經配置以將複數個經調變訊號中之一個經調變訊號耦接至介電質波導中。此外，一種形成整合式介電質波導的方法亦在此揭示。

Description

整合式晶片及形成整合式介電質波導的 方法

本揭示內容是有關於一種電子技術，且特別是有關於一種整合式晶片及形成整合式介電質波導的方法。

積體光學波導通常用作積體光學電路中的組件，積體光學電路整合多種光子功能。積體光學波導用以約束光及將光自整合式晶片(integrated chip；IC)上的第一點以最小衰減導引至IC上的第二點。一般而言，積體光學波導提供對可見光譜中的光波長施加的訊號之功能。

本揭示內容的一實施方式是關於一種整合式晶片。整合式晶片包含設置在基板上方的層間介電結構內的介電質波導。具有複數個相位調變元件的多頻帶傳輸元件經配置以產生不同頻帶中的複數個經調變訊號。複數個傳輸電極 位於沿著介電質波導之第一側且分別經配置以將複數個經調變訊號中之一個經調變訊號耦合至介電質波導中。

本揭示內容的一實施方式係關於一種整合式晶片，包含：介電質波導、第一相位調變元件以及第二相位調變元件。介電質波導設置在一基板上方的一層間介電(ILD)結構內；第一相位調變元件，耦接至位於沿著介電質波導的第一側的第一傳輸電極，且經配置以產生第一頻率範圍中的第一經調變訊號，其中第一傳輸電極經配置以將第一經調變訊號耦合至介電質波導中；第二相位調變元件，耦接至位於沿著介電質波導的第一側的第二傳輸電極，且經配置以產生第二頻率範圍中的第二經調變訊號，其中第二傳輸電極經配置以將第二經調變訊號耦合至介電質波導中。

本揭示內容的一實施方式係關於一種形成整合式介電質波導的方法，包含：在基板內形成包含複數個相位調變元件的多頻帶傳輸元件，其中該些相位調變元件經配置以產生不同頻帶中的複數個經調變訊號；在基板內形成包含複數個相位解調元件的多頻帶接收元件，其中該些相位解調元件經配置以解調該些經調變訊號；在覆蓋基板的一層介電(ILD)結構內形成一介電質波導；沿著介電質波導的一側形成一或多個傳輸電極，其中所述傳輸電極經配置以將該些經調變訊號耦合至介電質波導；以及沿著介電質波導的該側形成一或多個接收電極，其中所述接收電極經配置以自介電質波導去耦合該些經調變訊號。

100:整合式晶片

102:半導體基板

104:層間介電材料

106:介電質波導

108:驅動電路

110:接收電路

112:第一互連

114:第一耦合元件

116:第二互連

118:第二耦合元件

120:三維視圖

200:整合式晶片

202:矽基板

204:驅動電路

206:接收電路

207:第一金屬傳輸線

208:第一耦合元件

208a:第一下部電極

208b:第一上部電極

209a:第一接地端

209b:第二接地端

210:第二耦合元件

210a:第二下部電極

210b:第二上部電極

211:第二金屬傳輸線

212:接地屏蔽元件

IN:輸入訊號

OUT:輸出訊號

G₁:第一閘極區域

D₁:第一汲極區域

S₁:第一源極區域

G₂:第二閘極區域

D₂:第二汲極區域

S₂:第二源極區域

S ₁ :第一電訊號、第一傳輸訊號分量

S ₂ :第二電訊號、第二傳輸訊號分量

300:整合式晶片

302:第一耦合元件

304:第二耦合元件

306:微帶線

308:微帶線

310:介電質波導

312:第一過渡區域

314:第二過渡區域

316:方向

318:方向

400:整合式晶片

402:驅動電路

402a:驅動元件

402b:驅動元件

402c:驅動元件

404a:微帶線

404b:微帶線

404c:微帶線

406:耦合元件

408a:介電質波導

408b:介電質波導

408c:介電質波導

410:耦合元件

412a:微帶線

412b:微帶線

412c:微帶線

414:接收電路

414a:接收元件

414b:接收元件

414c:接收元件

S ₁ ':第一電訊號

500:整合式晶片

502:驅動電路

504:接收電路

506:第一ILD層

508:第二ILD層

510:第三ILD層

512:第四ILD層

514:介電質波導

518:第五ILD層

520:第一耦合元件

520a:第一下部電極

520b:第一上部電極

522a:第二下部電極

522b:第二上部電極

522:第二耦合元件

524:屏蔽元件

524a:接地金屬線

524b:接地金屬線

524c:接地金屬線

524d:接地金屬線

526:整合式晶片

M1:第一金屬線層

M2:第二金屬線層

M3:第三金屬線層

V0:第一通孔層

V1:第二通孔層

V2:第二通孔層

S:第一源極區域、第二源極區域

D:第一汲極區域、第二汲極區域

600:整合式晶片

602:差分驅動電路

603a:傳輸線

603b:傳輸線

604:第一傳輸電極

605:差分傳輸耦合元件

606:第二傳輸電極

608:第一接收電極

609:差分接收耦合元件

610:第二接收電極

611a:第一傳輸線

611b:第二傳輸線

612:差分接收電路

OUT₁:第一輸出節點

OUT₂:第二輸出節點

IN₁:第一輸入節點

IN₂:第二輸入節點

S _IN+:第一輸入訊號

S _IN-:第二輸入訊號

S _OUT+、S _OUT-:輸出訊號

S _1' :第一接收訊號分量

S _2' :第二接收訊號分量

700:整合式晶片

702:差分驅動電路

702a:第一MOS電晶體

702b:第二MOS電晶體

702c:RF扼流器

702d:RF扼流器

704:差分接收電路

704a:第三MOS電晶體

704b:第四MOS電晶體

704c:RF扼流器

704d:RF扼流器

V_DD1:偏壓

V_DD2:偏壓

V_DD3:偏壓

V_DD4:偏壓

G₃:第三閘極區域

D₃:第三汲極區域

S₃:第三源極區域

G₄:第四閘極區域

D₄:第四汲極區域

S₄:第四源極區域

800:整合式晶片

802:差分驅動電路

803a:傳輸線

803b:傳輸線

804:傳輸電極

804a:錐形形狀

804b:錐形形狀

804c:錐形形狀

805:導線

806:傳輸電極

806a:錐形形狀

806b:錐形形狀

806c:錐形形狀

807:導線

808:接收電極

810:接收電極

811a:第一傳輸線

811b:第二傳輸線

812:差分接收電路

900:整合式晶片

902:傳輸電極

904:傳輸電極

904a:傳輸電極

904b:傳輸電極

904c:傳輸電極

906:接收電極

908:接收電極

908a:接收電極

908b:接收電極

908c:接收電極

d:邊緣距離1000:整合式晶片

1002:差分驅動電路

1002a:差分驅動電路

1002b:差分驅動電路

1002c:差分驅動電路

1002d:差分驅動電路

1004a:傳輸電極

1004b:傳輸電極

1004c:傳輸電極

1004d:傳輸電極

1006a:傳輸電極

1006b:傳輸電極

1006c:傳輸電極

1006d:傳輸電極

1010:差分接收電路

1010a:差分接收電路

1010b:差分接收電路

1010c:差分接收電路

1010d:差分接收電路

1012a:接收電極

1012b:接收電極

1012c:接收電極

1012d:接收電極

1014a:接收電極

1014b:接收電極

1014c:接收電極

1014d:接收電極

1100:整合式晶片

1102:差分驅動電路

1102a:第一MOS電晶體

1102b:第二MOS電晶體

1104:差分接收電路

1104a:第三MOS電晶體

1104b:第四MOS電晶體

520':差分傳輸耦合元件

520a':第一傳輸電極

520b':第二傳輸電極

522':差分接收耦合元件

522a':第一接收電極

522b':第二接收電極

1200:方法

1202:操作

1204:操作

1206:操作

1300:方法

1302:操作

1304:操作

1306:操作

1308:操作

1310:操作

1312:操作

1314:操作

1316:操作

1318:操作

1320:操作

1322:操作

1324:操作

1326:操作

1400:橫截面圖

1500:橫截面圖

1502:第一蝕刻劑

1504:開口

1506:橫截面圖

1508:第一金屬材料

1600:橫截面圖

1602:第二蝕刻劑

1604:通孔開口

1606:屏蔽元件開口

1608:橫截面圖

1610:第二金屬材料

1700:橫截面圖

1702:第三蝕刻劑

1704:開口

1706:橫截面圖

1708:第三金屬材料

1800:橫截面圖

1802:第四蝕刻劑

1804:介電質波導開口

1806:橫截面圖

1808:介電材料

1810:橫截面圖

1812:第五蝕刻劑

1814:通孔

1816:橫截面圖

1818:第四金屬材料

1900:橫截面圖

1902:第六蝕刻劑

1904:開口

1906:橫截面圖

1908:第五金屬材料

2000:方法

2002:操作

2004:操作

2006:操作

2008:操作

2010:操作

2012:操作

2014:操作

2016:操作

2018:操作

2020:操作

2100:橫截面圖

2200:橫截面圖

2202:第一蝕刻劑

2204:開口

2206:橫截面圖

2208:第一金屬材料

2300:橫截面圖

2302:第二蝕刻劑

2304:通孔開口

2306:屏蔽元件開口

2308:橫截面圖

2310:第二金屬材料

2400:橫截面圖

2402:第三蝕刻劑

2404:開口

2406:橫截面圖

2408:第三金屬材料

2500:橫截面圖

2502:第四蝕刻劑

2504:介電質波導開口

2506:橫截面圖

2508:介電材料

2510:橫截面圖

2512:第五蝕刻劑

2514:通孔

2516:橫截面圖

2518:第四金屬材料

2600:橫截面圖

2602:第六蝕刻劑

2604:開口

2606:橫截面圖

2608:第五金屬材料

2700:整合式晶片

2702:多頻帶傳輸元件

2704a:相位調變元件

2704b:相位調變元件

2704c:相位調變元件

2706:第一耦合元件

2706a:傳輸電極

2706b:傳輸電極

2708:第二耦合元件

2708a:接收電極

2708b:接收電極

2710:多頻帶接收元件

2712a:解調元件

2712b:解調元件

2712c:解調元件

2800:頻譜

2802:第一頻率範圍

2804:第二頻率範圍

2806:第三頻率範圍

2900:整合式晶片

2902:傳輸電極

2902a:傳輸電極

2902b:傳輸電極

2902c:傳輸電極2904:導電觸點

2906:金屬互連線

2908:金屬通孔

2910:第二耦合元件

2910a:接收電極

2910b:接收電極

2910c:接收電極

S _mod1 、S _mod2 、S _mod3 :經調變訊號

CLK ₁ 、CLK ₂ 、CLK ₃ :時脈訊號

D ₁ :第一資料訊號

D ₂ :第二資料訊號

D ₃ :第三資料訊號

3000:整合式晶片

3002:多頻帶QAM傳輸器元件

3004a:QAM調變元件

3004b:QAM調變元件

3004c:QAM調變元件

3006:基頻處理器

3008:數位類比轉換器

3010:升頻轉換混頻器

3012a:本地振盪器

3012b:本地振盪器

3012c:本地振盪器

3014:正交分頻器

3016:加法器

3018:放大器

3020:控制單元

3022:多頻帶QAM接收元件

3024a:QAM解調元件

3024b:QAM解調元件

3024c:QAM解調元件

3026:分離器

3028:降頻轉換混頻器

3030:類比數位轉換器

3032a:本地振盪器

3032b:本地振盪器

3032c:本地振盪器

3034:正交分頻器

3036:數位訊號處理器

3038:星象圖

I:等效基頻訊號

Q:等效基頻訊號

S _O1 、S _O2 、S _O3 :訊號

S _INx+、S _IN1+、S _IN2+、S _IN3+:差分調變輸入訊號

S _OUTx+、S _OUT1+、S _OUT2+、S _OUT3+:差分調變輸出訊號

D1、D2、D3、D4、D5、D6:資料

D7、D8、D9、D10、D11、D12:資料

3100:整合式晶片

3102:多頻帶傳輸元件

3104a:第一QAM調變元件

3104b:第二QAM調變元件

3104c:第三QAM調變元件

3106a:上部傳輸電極

3106b:上部傳輸電極

3106c:上部傳輸電極

3106d:上部傳輸電極

3106e:上部傳輸電極

3108a:下部傳輸電極

3108b:下部傳輸電極

3108c:下部傳輸電極

3108d:下部傳輸電極

3108e:下部傳輸電極

3110:差分驅動電路

3112a:上部接收電極

3112b:上部接收電極

3112c:上部接收電極

3112d:上部接收電極

3112e:上部接收電極

3114a:下部接收電極

3114b:下部接收電極

3114c:下部接收電極

3114d:下部接收電極

3114e:下部接收電極

3116:差分驅動電路

3118:多頻帶接收元件

3120a:第一QAM解調元件

3120b:第二QAM解調元件

3120c:第三QAM解調元件

3200:方法

3202:操作

3204:操作

3206:操作

3208:操作

3210:操作

3212:操作

3214:操作

3216:操作

3218:操作

3220:操作

h:高度

S:空間

w:寬度

與隨附圖式一起閱讀時自以下詳細描述最好地理解本揭示內容之態樣。應注意，根據工業中的標準實務，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意增加或減少各種特徵之尺寸。

圖1A~圖1B繪示包含經整合介電質波導的整合式晶片之一些實施例；圖2繪示包含經整合介電質波導的整合式晶片之橫截面圖的一些實施例；圖3繪示包含經整合介電質波導的整合式晶片之俯視圖的一些實施例，經整合介電質波導具有一或多個錐形過渡區域；圖4繪示包含經配置以平行傳送電磁輻射的複數個經整合介電質波導的整合式晶片之俯視圖的一些實施例；圖5A~圖5B繪示包含設置在後段製程(back-end-of-the-line；BEOL)金屬化堆疊內的經整合介電質波導的整合式晶片的一些實施例；圖6繪示包含經配置以傳送差分訊號的經整合介電質波導的整合式晶片的一些實施例；圖7繪示包含設置在矽基板內的差分驅動電路及差分接收電路之整合式晶片的一些實施例； 圖8~圖10繪示包含耦接至差分耦合元件的經整合介電質波導之整合式晶片的一些額外實施例的三維視圖；圖11繪示包含介電質波導的整合式晶片的一些實施例，介電質波導具有設置在BEOL金屬化堆疊內的差分耦合元件；圖12繪示形成包含經整合介電質波導的整合式晶片之方法的一些實施例的流程圖；圖13繪示形成包含設置在BEOL金屬化堆疊內的經整合介電質波導的整合式晶片之方法的一些實施例的流程圖；圖14~圖19繪示展示形成包含經整合介電質波導的整合式晶片之方法的橫截面圖的一些實施例；圖20繪示形成包含耦接至差分耦合元件的介電質波導的整合式晶片之方法的一些實施例的流程圖；圖21~圖26繪示展示形成包含耦接至差分耦合元件的介電質波導的整合式晶片之方法的橫截面圖的一些實施例；圖27繪示展示具有耦接至經整合介電質波導的多頻帶傳輸元件及接收元件之整合式晶片的方塊圖的一些實施例；圖28繪示圖27之介電質波導內的頻譜之一些實施例的實例； 圖29繪示具有耦接至經整合介電質波導的多頻帶傳輸元件及接收元件之整合式晶片的一些實施例的俯視圖；圖30A~圖30B繪示具有在操作上耦接至經整合介電質波導的多頻帶QAM(正交振幅調變)介面之整合式晶片的一些實施例；圖31繪示具有在操作上耦接至經整合介電質波導的多頻帶QAM介面之整合式晶片的三維(3D)視圖的一些實施例；以及圖32繪示形成包含耦接至經整合介電質波導的多頻帶傳輸元件及接收元件的整合式晶片之方法的一些實施例的流程圖。

以下揭示內容提供用於實施所提供標的之不同特徵的許多不同實施例或實例。下文描述組件及佈置之特定實例，以簡化本揭示內容。當然此些內容僅為實例且不意欲限制。舉例而言，在隨後的描述中第一特徵形成於第二特徵上方或形成於第二特徵上可包括第一特徵及第二特徵直接接觸形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間以使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭示內容可重複各種實例中的元件符號及/或字母。此重複係出於簡單及清楚之目的且本質上並不規定所論述的各種實施例及/或配置之間的關係。

此外，為便於描述，本文可使用例如「在下面」、「在下方」、「下部」、「在上方」、「上部」及類似術語之空間相對術語，以描述諸圖中所繪示的一個元件或一個特徵與另外一或多個元件或一或多個特徵的關係。除諸圖中所示方位之外，此些空間相對術語意欲涵蓋使用中或操作中元件之不同方位。設備可以另外方式定向(旋轉90度或處於其他方位)，且可同樣對本文所使用的空間相對描述詞相應地進行闡釋。

積體光學波導通常用於積體光學電路。一般而言，積體光學波導由具有高介電常數的光學介質(亦即，核心)組成，具有高介電常數的此光學介質被具有較低介電常數的介質圍繞。由於核心與周圍介質之間的介電常數差異，藉由全內反射注入(例如，使用透鏡、光栅耦合器或稜鏡耦合器)至積體光學波導之末端中的可見光沿著波導的一長度而被導引。

因為積體光學波導限於傳輸電磁波譜之可見區段中的電磁輻射(例如，頻率量級為近似10¹⁵)，所以積體光學波導面臨一定數量的缺點。舉例而言，由於矽不是產生光子的直接能隙半導體材料，故積體光學波導不能夠直接與設置在矽基板內的電路系統互動。此外，可由積體光學波導傳輸的頻寬受限。由於此些缺點，所以通常使用金屬傳輸線而非積體光學波導在矽基板上轉移資料。然而，在較高頻率下，金屬傳輸線在較大距離內經歷較高損失率。

因此，本揭示內容係關於包含耦合元件之整合式晶片，此耦合元件經配置以將具有可見光譜之外頻率的電磁輻射自矽基板耦合至覆蓋矽基板的經整合介電質波導中。在一些實施例中，整合式晶片包含設置在覆蓋半導體基板的層間介電(inter-level dielectric；ILD)材料內的介電質波導。第一耦合元件經配置以將設置在半導體基板內的驅動電路所產生的第一電訊號耦合至介電質波導之第一末端作為具有可見光譜之外頻率的電磁輻射。第二耦合元件經配置以將電磁輻射自介電質波導之第二末端耦合至第二電訊號。藉由將具有可見光譜之外頻率的電磁輻射耦合至介電質波導及自介電質波導耦合具有可見光譜之外頻率的電磁輻射，所揭示的整合式晶片能夠克服光學積體波導之一定數量的缺點。

圖1A繪示展示包含經整合介電質波導的整合式晶片100之橫截面圖的方塊圖的一些實施例。

整合式晶片100包含半導體基板102。在各種實施例中，半導體基板102可包含例如半導體晶圓或晶圓上的一或多個晶粒之任何類型的半導體主體，以及任何其他類型的半導體及/或在半導體上形成的磊晶層及/或与半導體相關聯的磊晶層。在一些實施例中，半導體基板102可包含間接能隙材料，例如：矽。

在半導體基板102上方設置層間介電(ILD)材料104。在各種實施例中，ILD材料104可包含一或多個介電層。舉例而言，ILD材料104可包含低介電常數介電層、 超低介電常數(ultra-low k；ULK)介電層及/或二氧化矽(SiO₂)層中之一或多者。在ILD材料104內設置介電質波導106。介電質波導106包含介電常數(亦即，電容率)大於周圍ILD材料104之介電常數的介電材料。

在半導體基板102內設置驅動電路108及接收電路110。驅動電路108藉由第一互連112(例如，傳輸線)耦接至第一耦合元件114。驅動電路108經配置以產生第一電訊號，第一電訊號藉由第一耦合元件114耦合至介電質波導106中作為電磁輻射。在一些實施例中，第一耦合元件114可包含金屬耦合元件(例如，金屬傳輸線或微帶線)。在一些實施例中，電磁輻射將具有可見光譜之外的頻率。

介電質波導106經配置以將電磁輻射沿著介電質波導106的一長度傳送至第二耦合元件118。第二耦合元件118經配置以耦合來自介電質波導106的電磁輻射作為藉由第二互連116(例如，傳輸線)向接收電路110提供的第二電訊號。在一些實施例中，第二耦合元件118可包含金屬耦合元件(例如，金屬傳輸線或微帶線)。藉由使用第一耦合元件114及第二耦合元件118將訊號耦合至介電質波導106中及耦合出介電質波導106，整合式晶片100能夠傳輸較寬頻率範圍內的電磁輻射，藉此使介電質波導106能夠用以在包含直接能隙材料及間接能隙材料的基板上轉移資料訊號。

圖1B繪示包含經整合介電質波導的整合式晶片之三維視圖120的一些實施例。

如三維視圖120中所示，介電質波導106包含設置在半導體基板102上方的板狀波導。在一些實施例中，介電質波導106可具有包含高度h及寬度w的實質上矩形的橫截面。在一些實施例中，高度h可處於近似100nm與近似2μm之間的範圍內。在一些其它的實施例中，高度h可處於近似100nm與近似20μm之間的範圍內。在一些實施例中，寬度w可處於近似5倍高度h與近似15倍高度h之間的範圍內。在一些其他的實施例中，寬度w可處於近似5倍高度h與近似50倍高度h之間的範圍內。在一些實施例中，介電質波導106可具有複數個傾斜側壁，傾斜側壁給出介電質波導106之倒置梯形橫截面(具有隨著高度增加而增加的寬度)。

在一些實施例中，介電質波導106可包含大於或等於近似4的介電常數(亦即，電容率)，而ILD材料104的介電常數可小於4。具有較大介電常數的介電質波導106使得引入至介電質波導106中的電磁輻射在介電質波導106內被全內反射約束，以便將電磁輻射自驅動電路108導引至接收電路110。在一些實施例中，介電質波導106可包含氮化矽(SiN)或碳化矽(SiC)。在一些實施例中，ILD材料104可包含二氧化矽(SiO₂)。在其他實施例中，ILD材料104可包含低介電常數介電材料，例如，摻雜氟的二氧化矽、摻雜碳的二氧化矽、多孔二氧化矽或類似材料。

圖2繪示包含經整合介電質波導的整合式晶片200之橫截面圖的一些實施例。

整合式晶片200包含矽基板202，矽基板202包含驅動電路204及接收電路206。驅動電路204包含第一MOS電晶體，第一MOS電晶體具有耦接至輸入訊號IN的第一源極區域(S₁)、第一汲極區域(D₁)及第一閘極區域(G₁)。接收電路206包含第二MOS電晶體，第二MOS電晶體具有耦接至第二耦合元件210的第二源極區域(S₂)、第二汲極區域(D₂)及第二閘極區域(G₂)。

在操作期間，驅動電路204經配置以在第一汲極區域(D₁)處基於輸入訊號IN產生第一電訊號S ₁ 。由於矽不是直接能隙材料，故驅動電路204所產生的第一電訊號S ₁ 的頻率不在可見光譜內(由於矽是間接能隙材料，故在電子與電洞複合(recombination)期間釋放的能量主要轉化為聲子，與產生光譜中的光子的直接能隙材料相反)。第一電訊號S ₁ 使第一上部電極208b產生自第一上部電極208b穿過介電質波導106向外延伸至第一下部電極208a的電場。電場使對應於第一電訊號S ₁ 的電磁輻射耦合至介電質波導106中。

經耦合電磁輻射由介電質波導106導引至第二耦合元件210。第二耦合元件210經配置以將電磁輻射自介電質波導106耦合至第二電訊號S ₂ ，第二電訊號S ₂ 將被提供至接收電路206之第二閘極區域(G₂)且等效於第一電訊號S ₁ 。

儘管第一電訊號S ₁ 及第二電訊號S ₂ 可具有低於可見光譜之頻率的頻率，但由於電磁輻射可由介電質波導 106傳輸的頻寬較寬，故第一電訊號S ₁ 及第二電訊號S ₂ 可提供較大的資料轉移速率。舉例而言，介電質波導106可提供比可見光譜之頻寬大十倍多的頻寬，從而導致介電質波導106之資料轉移速率可超過10十億位元/秒。此資料轉移速率可在經歷傳輸線之高損失的高頻率下在矽基板上及/或含有矽基板的封裝上提供超高速(ultra-high-speed；UHS)互連。

在一些實施例中，第一耦合元件208可包含設置在介電質波導106之相對側上的第一對金屬結構(例如，微帶)。舉例而言，第一耦合元件208可包含沿著介電質波導106之底表面設置的第一下部電極208a(例如，在第一金屬互連層內)及沿著介電質波導106之頂表面設置的第一上部電極208b(例如，在第二金屬互連層內)。第一下部電極208a連接至第一接地端209a，而第一上部電極208b藉由第一金屬傳輸線207連接至驅動電路204。第一金屬傳輸線207提供訊號自驅動電路204至第一上部電極208b的寬頻寬傳輸。在一些實施例中，第一上部電極208b可經包含在第一金屬傳輸線207內。

第二耦合元件210可包含設置在介電質波導106之相對側上的第二對金屬結構。舉例而言，第二耦合元件210可包含沿著介電質波導106之底表面設置的第二下部電極210a(例如，在第一金屬互連層內)及沿著介電質波導106之頂表面設置的第二上部電極210b(例如，在第二金屬互連層內)。第二下部電極210a連接至第二接地端209b， 而第二上部電極210b藉由第二金屬傳輸線211連接至接收電路206。第一對金屬結構與第二對金屬結構側向分離空間S，以便下部電極208a及下部電極210a及上部電極208b及上部電極210b沿著介電質波導106的一長度不連續。在一些實施例中，空間S的量級可為微米至數十毫米。

在一些實施例中，接地屏蔽元件212垂直定位於介電質波導106與矽基板202之間。接地屏蔽元件212經配置以屏蔽介電質波導106免受矽基板202內產生的訊號所造成的干擾，反之亦然。藉由屏蔽介電質波導106免受矽基板202內產生的訊號造成的干擾，來自矽基板202的雜訊將不被耦合至介電質波導106中，藉此改良介電質波導106之效能。

圖3繪示包含經整合介電質波導的整合式晶片300之俯視圖的一些實施例，經整合介電質波導具有一或多個錐形過渡區域312及/或314。

整合式晶片300包含第一耦合元件302及第二耦合元件304，第一耦合元件302及第二耦合元件304分别包含設置在介電質波導310上方的微帶線306及微帶線308。微帶線306及微帶線308經配置以如上文描述的將能量耦合至介電質波導310中及耦合出介電質波導310。

在一些實施例中，介電質波導310可包含一或多個錐形末端，此一或多個錐形末端具有在一定長度(沿著方向318)的過渡區域內逐漸減小(例如，自第一寬度至第二更窄寬度)的寬度w(沿著方向316)。舉例而言，介電 質波導310包含具有在第一過渡區域312內減小的寬度之第一錐形末端及具有在第二過渡區域314內減小的寬度之第二錐形末端。

介電質波導106之錐形末端經配置以藉由減少微帶線306及/或微帶線308與介電質波導310之間的輻射反射來增加電磁輻射在微帶線306及/或微帶線308與介電質波導310之間耦合的效率。舉例而言，錐形過渡區域改變電磁輻射與介電質波導106之側壁互動的角度，藉此增加電磁輻射在微帶線306及/或微帶線308與介電質波導310之間的耦合(由於全內反射是電磁輻射入射到表面上的角度之函數)。

在一些實施例中，微帶線306及微帶線308亦可或替代性地具有錐形寬度，以進一步增加第一耦合元件302及第二耦合元件304與介電質波導310之間的耦合效率。在此些實施例中，微帶線306及微帶線308具有在過渡區域312及過渡區域314上減小(例如，自第一寬度至第二更窄寬度)的寬度。在一些實施例中，微帶線306及微帶線308之錐形寬度可在長度上與介電質波導106之錐形寬度不同(亦即，具有不同尺寸的過渡區域)。

圖4繪示包含經配置以平行傳送電磁輻射的複數個經整合介電質波導的整合式晶片400之俯視圖的一些實施例。

整合式晶片400包含設置在驅動電路402與接收電路414之間的複數個介電質波導408a~408c。在一些實 施例中，複數個介電質波導408a~408c可以實體上地彼此平行佈置。在一些實施例中，複數個介電質波導408a~408c可彼此相接。在其他實施例中，複數個介電質波導408a~408c可在空間上彼此分離。

驅動電路402包含經配置以分别產生第一電訊號S ₁ '的複數個單獨的驅動元件402a~402c。第一電訊號S ₁ '是以平行的方式提供給微帶線404a~404c，微帶線404a~404c將第一電訊號S ₁ '耦合至平行傳送訊號的複數個介電質波導408a~408c中作為電磁輻射。由於第一電訊號S ₁ '是以平行的方式傳輸，故複數個介電質波導408a~408c中之每一者可傳送較小振幅訊號，藉此進一步減小微帶404a~404c與複數個介電質波導408a~408c之間的損失(例如，由複數個驅動元件402a~402c輸出及由複數個接收元件414a~414c接收的較小振幅訊號S ₁ '將使耦合元件406及耦合元件410經歷較小損失)。

圖5A繪示包含設置在後段製程(BEOL)金屬化堆疊內的經整合介電質波導的整合式晶片500之橫截面圖的一些實施例。

整合式晶片500包含設置在矽基板202內的驅動電路502及接收電路504。驅動電路502包含第一MOS電晶體，第一MOS電晶體具有藉由第一通道區域而與第一汲極區域(D)分離的第一源極區域(S)。第一閘極區域覆蓋第一通道區域。接收電路504包含第二MOS電晶體，第二MOS 電晶體具有藉由第二通道區域而與第二汲極區域(D)分離的第二源極區域(S)。第二閘極區域覆蓋第二通道區域。

BEOL金屬化堆疊包含設置在覆蓋矽基板202的ILD材料內的複數個金屬互連層。在一些實施例中，BEOL金屬化堆疊可在金屬線層M1~M3(經配置以提供側向連接)與通孔層V0~V2(經配置以提供垂直連接)之間交替。在一些實施例中，第一通孔層V0可包含鎢(W)，而剩餘金屬互連層V1~V2及M1~M3可包含銅(Cu)及/或鋁(Al)。

第一耦合元件520包含設置在第二金屬線層M2內的第一下部電極520a及設置在第三金屬線層M3內的第一上部電極520b。第一下部電極520a接地，而第一上部電極520b藉由複數個金屬互連層(V2、M2、V1、M1及V0)耦接至第一MOS電晶體之第一汲極區域。第二耦合元件522包含設置在第二金屬線層M2內的第二下部電極522a及設置在第三金屬線層M3上的第二上部電極522b。第二下部電極522a接地，而第二上部電極522b藉由複數個金屬互連層(V2、M2、V1、M1及V0)耦接至第二MOS電晶體之第二閘極區域。在一些實施例中，介電質波導514包含設置在第二通孔層V2內的介電材料，第二通孔層V2垂直地設置在第二金屬線層M2與第三金屬線層M3之間。

在一些實施例中，屏蔽元件524垂直地佈置於介電質波導514與矽基板202之間。屏蔽元件524包含平行佈置的複數個接地金屬線524a~524d。在一些實施例中， 複數個接地金屬線524a~524d設置在第一金屬線層M1上。屏蔽元件524經配置以屏蔽介電質波導514免受有損害性的矽基板202影響，藉此防止介電質波導514所傳輸的訊號損失。

儘管圖5A繪示介電質波導514在垂直地設置在位於第二金屬線層M2及第三金屬線層M3上的第一耦合元件520與第二耦合元件522之間的第二通孔層V1上，但將瞭解，所揭示的介電質波導514不限於BEOL金屬化堆疊內的此些位置。相反地，介電質波導514及第一耦合元件520及第二耦合元件522可設置在BEOL金屬化堆疊內的不同位置處。

圖5B繪示包含設置在BEOL金屬化堆疊內的經整合介電質波導的整合式晶片526之一些替代性實施例的三維視圖。整合式晶片526包含自相對側延伸至介電質波導514下方及上方位置的下部電極520a及下部電極522a與上部電極520b及上部電極522b。

圖6繪示具有經配置以傳送差分訊號的介電質波導之整合式晶片600之三維(3D)視圖的一些實施例。使用差分訊號可提供優於單端訊號的一定數量個效能優勢。舉例而言，與單端訊號相比，差分訊號抗干擾(例如，來自外部電路的干擾)更穩健且產生更少的偶數諧波。

整合式晶片600包含設置在矽基板202內的差分驅動電路602及差分接收電路612。差分驅動電路602經配置以接收第一輸入訊號S _IN+及互補的第二輸入訊號S _IN- (亦即，第二輸入訊號S _IN-與第一輸入訊號S _IN+對稱)且基於第一輸入訊號S _IN+及互補的第二輸入訊號S _IN-產生差分訊號，此差分訊號具有第一輸出節點OUT₁處的第一傳輸訊號分量S ₁ 及第二輸出節點OUT₂處的互補的第二傳輸訊號分量S ₂ (亦即，第二訊號具有第一傳輸訊號分量S ₁ 的互補值)。

藉由傳輸線603a及傳輸線603b向差分傳輸耦合元件605提供第一傳輸訊號分量S ₁ 及互補的第二傳輸訊號分量S ₂ 。差分傳輸耦合元件605包含第一傳輸電極604及第二傳輸電極606。第一傳輸電極604及第二傳輸電極606為關於介電質波導106對稱的(亦即，電極鏡像之形狀/圖案)導電結構(例如，金屬結構)。第一傳輸電極604定位沿著介電質波導106之第一側且經配置以自差分驅動電路602接收第一傳輸訊號分量S ₁ 。第二傳輸電極606定位沿著介電質波導106之第二側且經配置以自差分驅動電路602接收互補的第二傳輸訊號分量S ₂ 。

介電質波導106經配置以將第一訊號S ₁ 及第二傳輸訊號S ₂ 傳輸至差分接收耦合元件609，差分接收耦合元件609包含位於介電質波導106之相對側的第一接收電極608及第二接收電極610。第一接收電極608及第二接收電極610關於介電質波導106對稱(亦即，電極鏡像之形狀/圖案)。第一接收電極608及第二接收電極610經配置以自介電質波導106提取第一接收訊號分量S _1' 及第二接收訊號分量S _2' 。藉由第一傳輸線611a向差分接收電路612之第一 輸入節點IN₁提供第一接收訊號分量S _1' 。藉由第二傳輸線611b向差分接收電路612之第二輸入節點IN₂提供第二接收訊號分量S _2' 。差分接收電路612經配置以自所接收到的訊號分量產生輸出訊號S _OUT+及S _OUT-，藉此在介電質波導106內傳送差分訊號。

圖7繪示包含設置在矽基板202內的差分驅動電路702及差分接收電路704之整合式晶片700之橫截面圖的一些實施例。

差分驅動電路702經配置以產生具有第一傳輸訊號分量S ₁ 及互補的第二傳輸訊號分量S ₂ 的差分訊號。在一些實施例中，差分驅動電路包含第一MOS電晶體702a及第二MOS電晶體702b。第一MOS電晶體702a包含連接至接地端的第一源極區域(S₁)、連接至第一輸出節點及連接至汲極偏壓V_DD1(經由RF扼流器702c)的第一汲極區域(D₁)，及連接至第一輸入訊號S _IN+及連接至閘極偏壓V_DD2(經由RF扼流器702d)的第一閘極區域(G₁)。第二MOS電晶體702b包含連接至接地端的第二源極區域(S₂)、連接至第二輸出節點及連接至汲極偏壓V_DD1(經由RF扼流器702c)的第二汲極區域(D₂)，及連接至第二輸入訊號S _IN-及連接至閘極偏壓V_DD2(經由RF扼流器702d)的第二閘極區域(G₂)。

在操作期間，當第二輸入訊號S _IN-關閉第二MOS電晶體702b時第一輸入訊號S _IN+將開啟第一MOS電晶體702a，或反之亦然。當開啟第一MOS電晶體702a時，第一MOS電晶體702a將驅動第一傳輸訊號分量S ₁ 低，而關 閉的第二MOS電晶體702b將驅動互補的第二傳輸訊號分量S ₂ 高。由於矽不是直接能隙材料，故差分驅動電路702所產生的第一傳輸訊號分量S ₁ 及第二傳輸訊號分量S ₂ 的頻率不在可見光譜內(由於矽是間接能隙材料，故在電子與電洞複合期間釋放的能量主要轉化為聲子，與產生光譜中的光子的直接能隙材料相反)。第一傳輸訊號分量S ₁ 及第二傳輸訊號分量S ₂ 使差分傳輸耦合元件605產生耦合至介電質波導106中的電場。

經耦合電磁輻射由介電質波導106導引至具有第一接收電極608及第二接收電極610的差分接收耦合元件609。差分接收耦合元件609經配置以將電磁輻射自介電質波導106耦合至等效於第一傳輸訊號分量S ₁ 及第二傳輸訊號分量S ₂ 的第一接收訊號分量S _1' 及第二接收訊號分量S _2' 。向差分接收電路704提供第一接收訊號分量S _1' 及第二接收訊號分量S _2' 。在一些實施例中，差分接收電路704包含第三MOS電晶體704a及第四MOS電晶體704b。第三MOS電晶體704a包含連接至接地端的第三源極區域(S₃)、連接至第一接收電極608及連接至閘極偏壓V_DD3(經由RF扼流器704c)的第三閘極區域(G₃)，及連接至汲極偏壓V_DD4(經由RF扼流器704d)且經配置以提供第一輸出訊號S _OUT+的第三汲極區域(D₃)。第四MOS電晶體704b包含連接至接地端的第四源極區域(S₄)、連接至第二接收電極610及連接至閘極偏壓V_DD3(經由RF扼流器704c)的第四閘極區域 (G₄)，及連接至汲極偏壓V_DD4(經由RF扼流器704d)且經配置以提供第二輸出訊號S _OUT-的第四汲極區域(D₄)。

儘管MOS電晶體704a~704d繪示為單一電晶體元件，但將瞭解，MOS電晶體可包含電晶體之陣列，電晶體之陣列包含平行佈置的複數個電晶體元件(例如，FinFET元件)。舉例而言，第一MOS電晶體702a可包含數百電晶體元件。此外，將瞭解，圖7中所繪示的差分驅動電路702及差分接收電路704為可用以發送及/或接收差分訊號的差分電路之非限制性實例。在其他實施例中，一般技術者已知的用於高速CMOS應用之替代性差分電路可用以產生或接收差分訊號。

圖8繪示包含耦接至差分耦合元件的經整合介電質波導之整合式晶片800的一些實施例的三維視圖。

整合式晶片800包含差分傳輸耦合元件，差分傳輸耦合元件包含沿著介電質波導106之下表面設置的第一複數個傳輸電極804及沿著介電質波導106之上表面設置的第二複數個傳輸電極806。第一複數個傳輸電極804包含由導線805互連的複數個錐形形狀804a~804c。第二複數個傳輸電極806包含由導線807互連的複數個錐形形狀806a~806c。在一些實施例中，複數個錐形形狀804a~804c及806a~806c可包含三角形形狀。第一複數個傳輸電極804關於第二複數個傳輸電極806對稱，以使得第一複數個傳輸電極804及第二複數個傳輸電極806之形狀/圖案為鏡像。

第一複數個傳輸電極804(經由傳輸線803a)耦接至差分驅動電路802之第一輸出，差分驅動電路802之第一輸出經配置以向第一複數個傳輸電極804中之每一者提供第一傳輸訊號分量S ₁ 。第二複數個傳輸電極806(經由傳輸線803b)耦接至差分驅動電路802之第二輸出，差分驅動電路802之第二輸出經配置以向第二複數個傳輸電極806中之每一者提供第二傳輸訊號分量S ₂ 。由於第一傳輸訊號分量S ₁ 及第二傳輸訊號分量S ₂ 驅動傳輸電極804及傳輸電極806中之每一者，故來自電極中之每一電極的電磁訊號輸出將相干，藉此在介電質波導106內相長干涉且改良在介電質波導106內傳輸的電磁訊號之強度。

整合式晶片800進一步包含差分接收耦合元件，差分接收耦合元件包含沿著介電質波導106之下表面設置的第一複數個接收電極808及沿著介電質波導106之上表面設置的第二複數個接收電極810。第一複數個接收電極808及第二複數個接收電極810包含複數個錐形形狀。第一複數個接收電極808經配置以向差分接收電路812之第一輸入提供第一接收訊號分量S _1' ，且第二複數個接收電極810經配置以向差分接收電路812之第二輸入提供第二接收訊號分量S _2' 。

圖9繪示包含耦接至差分耦合元件的經整合介電質波導之整合式晶片900的一些實施例的三維視圖。

整合式晶片900包含差分傳輸耦合元件，差分傳輸耦合元件包含沿著介電質波導106之下表面設置的第 一複數個傳輸電極902及沿著介電質波導106之上表面設置的第二複數個傳輸電極904。第一複數個傳輸電極902及第二複數個傳輸電極904分別包含具有不同尺寸之電極。舉例而言，傳輸電極902b延伸至超出傳輸電極902a及傳輸電極902c之邊緣距離d。不同傳輸電極904之不同尺寸允許電極將輻射集中在介電質波導106內的不同位置處。舉例而言，傳輸電極902b之較大尺寸將使輻射集中於介電質波導106之中心(亦即，介電質波導106內的輻射的振幅將在波導之中心處比波導之邊緣處更大)。

整合式晶片900進一步包含差分接收耦合元件，差分接收耦合元件包含沿著介電質波導106之下表面設置的第一複數個接收電極906及沿著介電質波導106之上表面設置的第二複數個接收電極908。第一複數個接收電極906及第二複數個接收電極908分別包含具有不同尺寸之電極。

圖10繪示包含耦接至差分耦合元件的經整合介電質波導之整合式晶片的一些實施例的三維視圖。

整合式晶片1000包含差分驅動電路1002及差分接收電路1010。差分驅動電路1002連接至設置在介電質波導106下方的第一複數個傳輸電極1004及設置在介電質波導106上方的第二複數個傳輸電極1006。第一複數個傳輸電極1004為電氣去耦的，且第二複數個傳輸電極1006為電性解耦的。

差分驅動電路1002包含複數個單獨的差分驅動電路1002a~1002d。在一些實施例中，複數個單獨的差分驅動電路1002a~1002d中之每一者可包含平行佈置的電晶體元件之單獨陣列。單獨的差分驅動電路1002a~1002d經配置以驅動第一複數個傳輸電極1004中之一個傳輸電極1004及第二複數個傳輸電極1006中之一個傳輸電極1006，以使得第一複數個傳輸電極1004或第二複數個傳輸電極1006中之每一者由單獨的驅動電路驅動。舉例而言，在一些實施例中，單獨的差分驅動電路1002a~1002d分別包含第一電晶體及第二電晶體元件，第一電晶體具有耦接至第一輸入訊號S _IN+的第一閘極及耦接至第一複數個傳輸電極1004中之一個傳輸電極1004的第一汲極，第二電晶體元件具有耦接至第二輸入訊號S _IN-的第二閘極及耦接至第二複數個傳輸電極1006中之一個傳輸電極1006的第二汲極。

類似地，差分接收電路1010包含複數個單獨的差分接收電路1010a~1010d。單獨的差分接收電路1010a~1010d經配置以自第一複數個接收電極1012中之一個接收電極1012及第二複數個接收電極1014中之一個接收電極1014接收差分訊號。舉例而言，在一些實施例中，單獨的差分接收電路1010a~1010d分別包含第一電晶體元件及第二電晶體元件，第一電晶體元件具有耦接至第一複數個接收電極1012中之一個接收電極1012的第一閘極及耦接至第一輸出訊號S _OUT+的第一汲極，第二電晶體元件具有 耦接至第二複數個傳輸電極1006中之一個傳輸電極1006的第二閘極及耦接至第二輸出訊號S _OUT-的第二汲極。

圖11繪示包含介電質波導的整合式晶片1100之一些實施例的三維視圖，介電質波導具有設置在BEOL金屬化堆疊內的差分耦合元件。

整合式晶片1100包含設置在矽基板202內的差分驅動電路1102及差分接收電路1104。差分驅動電路1102包含第一MOS電晶體1102a，第一MOS電晶體1102a具有藉由第一通道區域而與第一汲極區域(D₁)分離的第一源極區域(S₁)。第一閘極區域(G₁)覆蓋第一通道區域。差分驅動電路1102進一步包含第二MOS電晶體1102b，第二MOS電晶體1102b具有藉由第二通道區域而與第二汲極區域(D₂)分離的第二源極區域(S₂)。第二閘極區域(G₂)覆蓋第二通道區域。差分接收電路1104包含第三MOS電晶體1104a，第三MOS電晶體1104a具有藉由第三通道區域與第三汲極區域(D₃)分離的第三源極區域(S₃)。第三閘極區域(G₃)覆蓋第三通道區域。差分接收電路1104進一步包含第四MOS電晶體1104b，第四MOS電晶體1104b具有藉由第四通道區域與第四汲極區域(D₄)分離的第四源極區域(S₄)。第四閘極區域(G₄)覆蓋第四通道區域。

差分傳輸耦合元件520'包含設置在第二金屬線層M2內的第一傳輸電極520a'及設置在第三金屬線層M3內的第二傳輸電極520b'。第一傳輸電極520a'藉由複數個金屬互連層(V2、M2、V1、M1及V0)耦接至第一MOS電 晶體1102a之第一汲極區域(D₁)，而第一上部電極520b'藉由複數個金屬互連層(V2、M2、V1、M1及V0)耦接至第二MOS電晶體1102b之第二汲極區域(D₂)。

差分接收耦合元件522'包含設置在第二金屬線層M2內的第一接收電極522a'及設置在第三金屬線層M3上的第二接收電極522b'。第一接收電極522a'藉由複數個金屬互連層(V2、M2、V1、M1及V0)耦接至第三MOS電晶體1104a之第三閘極區域(G₃)，而第二接收電極522b'藉由複數個金屬互連層(V2、M2、V1、M1及V0)耦接至第四MOS電晶體之第四閘極區域(G₄)。

圖12繪示形成包含經整合介電質波導的整合式晶片之方法1200的一些實施例的流程圖。

儘管本文將所揭示的方法(例如，方法1200、方法1300及方法2000)繪示及描述為一系列操作或事件，但將瞭解，所繪示的此些操作或事件之次序不應闡釋為限制意義。舉例而言，除本文繪示及/或描述的彼些次序之外，一些操作可與其他操作或事件以不同次序發生及/或同時發生。此外，並非所有繪示的操作對於實施本文描述之一或多個態樣或實施例為必需。此外，本文所繪示的操作中之一或多個操作可在一或多個單獨的操作及/或階段中執行。

在1202處，提供包含驅動電路及接收電路的半導體基板。在一些實施例中，半導體基板可包含間接能隙半導體材料，例如：矽。

在1204處，在覆蓋半導體基板的(層間介電)ILD材料圍繞的位置處形成介電質波導。

在1206處，在介電質波導之相對末端上形成第一耦合元件及第二耦合元件。第一耦合元件及第二耦合元件包含設置在介電質波導之相對側上的金屬結構，此些金屬結構經配置以分別將第一電訊號自驅動電路耦合至介電質波導作為可見光譜之外的電磁輻射及將電磁輻射自介電質波導耦合至向接收電路提供的第二電訊號。

圖13繪示形成包含設置在後段製程(BEOL)金屬化堆疊內的經整合介電質波導的整合式晶片之方法1300的一些實施例的流程圖。

在1302處，提供包含驅動電路及接收電路的矽基板。在一些實施例中，驅動電路及接收電路包含設置在矽基板內的MOS電晶體。

在1304處，覆蓋矽基板的第一(層間介電)ILD層經圖案化以形成第一複數個開口。

在1306處，在第一複數個開口內形成第一金屬材料，以形成接觸驅動電路及接收電路的第一通孔層。

在1308處，覆蓋第一ILD層的第二ILD層經圖案化以形成包含複數個屏蔽元件開口及第一複數個金屬線溝槽的第二複數個開口。

在1310處，在複數個屏蔽元件開口及第一複數個金屬線溝槽內形成第二金屬材料。在複數個屏蔽元件開口 內形成第二金屬材料形成包含第二ILD層內的平行佈置的複數個接地金屬線的屏蔽元件。

在1312處，覆蓋第二ILD層的第三ILD層經圖案化以形成第三複數個開口。第三複數個開口包含第一下部電極開口及第二下部電極開口。第一下部電極開口及第二下部電極開口與彼此側向分離。

在1314處，在第一下部電極開口及第二下部電極開口內形成第三金屬材料，以在第三ILD層內形成第一下部電極及第二下部電極。

在1316處，覆蓋第三ILD層的第四ILD層經圖案化以形成介電質波導開口。介電質波導開口具有曝露第一下部電極的第一末端及曝露第二下部電極的第二末端。

在1318處，在介電質波導開口內形成介電材料，以在第四ILD層內形成介電質波導。介電材料的介電常數比周圍ILD層的介電常數更大。

在1320處，第四ILD層經圖案化以在第四ILD層內形成第二複數個通孔。

在1322處，在第二複數個通孔內形成第四金屬材料。

在1324處，覆蓋第四ILD層的第五ILD層經圖案化以形成第一上部電極開口及第二上部電極開口。第一上部電極開口及第二上部電極開口與彼此側向分離且曝露介電質波導之相對末端。

在1326處，在第一上部電極開口及第二上部電極開口內形成第五金屬材料，以在第五ILD層內形成第一上部電極及第二上部電極。

圖14~圖19繪示展示形成包含經整合介電質波導的整合式晶片之方法的橫截面圖的一些實施例。儘管關於方法1300描述圖14~圖19，但將瞭解，圖14~圖19中所揭示的結構不限於此方法，反而可獨立作為與此方法無關的結構。

圖14繪示對應於操作1302的整合式晶片之橫截面圖1400的一些實施例。

如橫截面圖1400中所示，提供矽基板202。矽基板202包含驅動電路502及接收電路504。在一些實施例中，驅動電路502及接收電路504包含設置在矽基板202內的MOS電晶體。

圖15繪示對應於操作1304~1306的整合式晶片之橫截面圖1500及橫截面圖1506。

如橫截面圖1500中所示，在矽基板202上方形成第一ILD層506。第一ILD層506可包含藉由氣相沉積技術(例如，物理氣相沉積、化學氣相沉積等)沉積的低介電常數介電層。在一些實施例中，第一ILD層506的介電常數可小於3.9。

第一ILD層506選擇性地曝露至第一蝕刻劑1502。第一蝕刻劑1502經配置以選擇性地蝕刻第一ILD層506以形成延伸穿過第一ILD層506的第一複數個開口 1504。第一複數個開口1504曝露驅動電路502及接收電路504之汲極。在一些實施例中，第一蝕刻劑1502可包含乾式蝕刻劑，乾式蝕刻劑具有包含氟物種(例如，CF₄、CHF₃、C₄F₈等)之蝕刻化學物質。在一些實施例中，蝕刻化學物質可進一步包含例如氧或氫。在其他實施例中，第一蝕刻劑1502可包含濕式蝕刻劑，濕式蝕刻劑包含氫氟酸(HF)。

如橫截面圖1506中所示，在第一複數個開口1504內形成第一金屬材料1508。在一些實施例中，可藉由氣相沉積技術形成第一金屬材料1508。在一些實施例中，第一金屬材料1508可包含鎢(W)。在一些實施例中，擴散阻障層(未繪示)可在形成第一金屬材料1508之前沉積至第一複數個開口1504中。在各種實施例中，擴散阻障層可包含氮化鈦(TiN)、氮化鉭(TaN)、氮化鉿(HfN)等。

圖16繪示對應於操作1308~1310的整合式晶片之橫截面圖1600及橫截面圖1608。

如橫截面圖1600中所示，在第一ILD層506上方(例如，藉由氣相沉積技術)形成第二ILD層508(例如，低介電常數介電層)。第二ILD層508選擇性地曝露至第二蝕刻劑1602(例如，CF₄、CHF₃、C₄F₈、HF等)，第二蝕刻劑1602經配置以選擇性地蝕刻第二ILD層508以形成第二複數個開口，第二複數個開口包含第一複數個通孔開口1604及自複數個通孔開口1604側向設置的複數個屏蔽元件開口1606。複數個屏蔽元件開口1606包含彼此平行延伸的金屬溝槽。

如橫截面圖1608中所示，在第一複數個通孔開口1604及複數個屏蔽元件開口1606中形成第二金屬材料1610。在一些實施例中，沉積製程可用以在第一複數個通孔開口1604及複數個屏蔽元件開口1606內形成晶種層。後續鍍敷製程(例如，電鍍製程、無電電鍍製程)可用以形成第二金屬材料至填充第一複數個通孔開口1604及複數個屏蔽元件開口1606的厚度。在一些實施例中，第二金屬材料1610可包含銅(Cu)。化學機械研磨(chemical mechanical polishing；CMP)製程可用以自第二ILD層508之頂表面移除過量的第二金屬材料1610。

圖17繪示對應於操作1312~1314的整合式晶片之橫截面圖1700及橫截面圖1702。

如橫截面圖1700中所示，第三ILD層510形成至第二ILD層508上。第三ILD層510選擇性地曝露至第三蝕刻劑1702(例如，CF₄、CHF₃、C₄F₈、HF等)，第三蝕刻劑1702經配置以蝕刻第三ILD層510以形成第三複數個開口1704。在一些實施例中，第三複數個開口1704包含通孔及覆蓋的金屬線溝槽。通孔自第三ILD層510之底表面垂直地延伸至金屬溝槽之底表面，金屬溝槽延伸至第三ILD層510之頂表面。

如橫截面圖1706中所示，在第三複數個開口1704中形成第三金屬材料1708，以形成第二通孔層V1及覆蓋的第二金屬線層M2。第二金屬線層M2包含第一下部電極520a及第二下部電極522a。第一下部電極520a藉由第三 ILD層510與第二下部電極522a側向分離。在一些實施例中，第三金屬材料1708(例如，銅)可藉由上文描述的沉積製程、後續鍍敷製程及CMP製程沉積。

儘管圖17繪示使用雙鑲嵌製程形成第二通孔層V1及第二金屬線層M2，但一般技術者將瞭解，在替代性實施例中，可使用單鑲嵌製程形成第二通孔層V1及第二金屬線層M2。在此些實施例中，第一介電層經選擇性蝕刻以形成隨後被填充的通孔。隨後在第一介電層上方形成第二介電層。第二介電層經選擇性蝕刻以形成金屬溝槽。

圖18繪示對應於操作1316~1322的整合式晶片之橫截面圖1800及橫截面圖1802的一些實施例。

如橫截面圖1800中所示，在第三ILD層510上方形成第四ILD層512。第四ILD層512選擇性地曝露至第四蝕刻劑1802(例如，CF₄、CHF₃、C₄F₈、HF等)，第四蝕刻劑1802經配置以蝕刻第四ILD層512以形成介電質波導開口1804。介電質波導開口1804包含自覆蓋第一下部電極520a的第一位置側向延伸至覆蓋第二下部電極522a的第二位置的長方形開口。

如橫截面圖1806中所示，在介電質波導開口1804內形成介電材料1808。介電材料1808包含的介電常數高於周圍ILD層(例如，ILD層510及ILD層512)。在一些實施例中，可藉由氣相沉積技術(例如，PVD、CVD、PE-CVD等)形成介電材料1808至填充介電質波導開口 1804的厚度。化學機械研磨(CMP)製程可用以自第四ILD層512之頂表面移除過量的介電材料1808。

如橫截面圖1810中所示，第四ILD層512選擇性地曝露至第五蝕刻劑1812(例如，CF₄、CHF₃、C₄F₈、HF等)，第五蝕刻劑1812經配置以蝕刻第四ILD層512以形成第二複數個通孔1814。第二複數個通孔1814包含設置在下層金屬層上方的實質上圓形的通孔開口(亦即，通孔1814主要在下層第二金屬層M2上方，以便提供隨後形成的通孔與下層第二金屬層M2之間的接觸)。第二複數個通孔1814與介電質波導開口1804側向分離(亦即，在與第二複數個通孔1814相同的垂直層上設置介電質波導開口1804)。

如橫截面圖1816中所示，在第二複數個通孔1814內形成第四金屬材料1818。在一些實施例中，第四金屬材料1818(例如，銅)可藉由上文描述的沉積製程、後續鍍敷製程及CMP製程沉積。

圖19繪示對應於操作1324~1326的整合式晶片之橫截面圖1900及橫截面圖1906的一些實施例。

如橫截面圖1900中所示，在第四ILD層512上方形成第五ILD層518。第五ILD層518選擇性地曝露至第六蝕刻劑1902(例如，CF₄、CHF₃、C₄F₈、HF等)，第六蝕刻劑1902經配置以蝕刻第五ILD層518以形成包含延伸穿過第五ILD層518的金屬溝槽的第四複數個開口1904。

如橫截面圖1906中所示，在第四複數個開口1904中形成第五金屬材料1908。在一些實施例中，第五金屬材料1908(例如，銅)可藉由上文描述的沉積製程、後續鍍敷製程及CMP製程沉積。第五金屬材料1908在第三金屬線層M3內形成第一上部電極520b及第二上部電極522b。第一上部電極520b藉由第五ILD層518與第二上部電極522b側向分離。

圖20繪示形成包含耦接至差分耦合元件的介電質波導的整合式晶片之方法2000的一些實施例的流程圖。

在2002處，在矽基板內形成差分驅動電路。差分驅動電路具有經配置以提供第一傳輸訊號分量的第一輸出節點及經配置以提供互補的第二傳輸訊號分量的第二輸出節點。在一些實施例中，差分驅動電路包含設置在矽基板內的MOS電晶體。

在2004處，在矽基板內形成差分接收電路。差分接收電路具有經配置以接收第一接收訊號分量的第一輸入節點及經配置以接收互補的第二接收訊號分量的第二輸入節點。在一些實施例中，差分接收電路包含設置在矽基板內的MOS電晶體。

在2006處，在第一ILD層中的第一複數個開口內形成第一金屬材料，以形成接觸差分驅動電路之第一輸出節點及第二輸出節點與差分接收電路之第一輸入節點及第二輸入節點的第一通孔層。

在2008處，在覆蓋第一ILD層的第二ILD層內形成的第二複數個屏蔽元件開口及第一複數個金屬線溝槽內形成第二金屬材料。在複數個屏蔽元件開口內形成第二金屬材料形成包含第二ILD層內的平行佈置的複數個接地金屬線的屏蔽元件。

在2010處，在第三ILD層內的下部電極開口內形成第三金屬材料，以形成耦接至第一輸出節點的第一傳輸電極及耦接至第一輸入節點的第一接收電極。

在2012處，覆蓋第三ILD層的第四ILD層經圖案化以形成介電質波導開口。介電質波導開口具有曝露第一傳輸電極的第一末端及曝露第一接收電極的第二末端。

在2014處，在介電質波導開口內形成介電材料，以在第四ILD層內形成介電質波導。介電材料的介電常數比周圍ILD層的介電常數更大。

在2016處，第四ILD層經圖案化以在第四ILD層內形成第二複數個通孔。

在2018處，在第二複數個通孔內形成第四金屬材料。

在2020處，在覆蓋第四ILD層的第五ILD層內的上部電極開口內形成第五金屬材料，以形成耦接至第二輸出節點的第二傳輸電極及耦接至第二輸入節點的第二接收電極。第二傳輸電極及第二接收電極與彼此側向分離。

圖21~圖26繪示展示形成包含耦接至差分耦合元件的經整合介電質波導的整合式晶片之方法的橫截面圖 的一些實施例。儘管關於方法2000描述圖21~圖26，但將瞭解，圖21~圖26中所揭示的結構不限於此方法，反而可獨立作為與此方法無關的結構。

圖21繪示對應於操作2002~2004的整合式晶片之橫截面圖2100的一些實施例。

如橫截面圖2100中所示，提供矽基板202。在矽基板202內形成差分驅動電路1102及差分接收電路1104。在一些實施例中，差分驅動電路1102可包含第一MOS電晶體1102a及第二MOS電晶體1102b，且差分接收電路1104可包含第一MOS電晶體1104a及第二MOS電晶體1104b。在一些實施例中，可藉由選擇性地佈植摻雜劑物種至矽基板202中以形成源極區域及汲極區域及使用微影術技術在源極區域與汲極區域之間的通道區域上方形成閘極結構，來形成MOS電晶體。

圖22繪示對應於操作2006的整合式晶片之橫截面圖2200及橫截面圖2206。

如橫截面圖2200中所示，在矽基板202上方形成第一ILD層506。第一ILD層506可包含藉由氣相沉積技術(例如，物理氣相沉積、化學氣相沉積等)沉積的低介電常數介電層。第一ILD層506選擇性地曝露至第一蝕刻劑2202。第一蝕刻劑2202經配置以選擇性地蝕刻第一ILD層506以形成延伸穿過第一ILD層506的第一複數個開口2204。第一複數個開口2204曝露驅動電路502及接收電路 504之汲極。在各種實施例中，第一蝕刻劑2202可包含乾式蝕刻劑或濕式蝕刻劑。

如橫截面圖2206中所示，在第一複數個開口2204內形成第一金屬材料2208。在一些實施例中，可藉由氣相沉積技術形成第一金屬材料2208。在一些實施例中，第一金屬材料2208可包含鎢(W)。在一些實施例中，擴散阻障層(未繪示)可在形成第一金屬材料2208之前沉積至第一複數個開口2204中。在各種實施例中，擴散阻障層可包含氮化鈦(TiN)、氮化鉭(TaN)、氮化鉿(HfN)等。

圖23繪示對應於操作2008的整合式晶片之橫截面圖2300及橫截面圖2308。

如橫截面圖2300中所示，在第一ILD層506上方(例如，藉由氣相沉積技術)形成第二ILD層508(例如，低介電常數介電層)。第二ILD層508選擇性地曝露至第二蝕刻劑2302(例如，CF₄、CHF₃、C₄F₈、HF等)，第二蝕刻劑2302經配置以選擇性地蝕刻第二ILD層508以形成第二複數個開口，第二複數個開口包含第一複數個通孔開口2304及自複數個通孔開口2304側向設置的複數個屏蔽元件開口2306。複數個屏蔽元件開口2306包含彼此平行延伸的金屬溝槽。

如橫截面圖2308中所示，在第一複數個通孔開口2304及複數個屏蔽元件開口2306中形成第二金屬材料2310。在一些實施例中，沉積製程可用以在第一複數個通孔開口2304及複數個屏蔽元件開口2306內形成晶種層。後 續鍍敷製程(例如，電鍍製程、無電電鍍製程)可用以形成第二金屬材料至填充第一複數個通孔開口2304及複數個屏蔽元件開口2306的厚度。在一些實施例中，第二金屬材料2310可包含銅(Cu)。化學機械研磨(CMP)製程可用以自第二ILD層508之頂表面移除過量的第二金屬材料2310。

圖24繪示對應於操作2010的整合式晶片之橫截面圖2400及橫截面圖2402。

如橫截面圖2400中所示，第三ILD層510形成至第二ILD層508上。第三ILD層510選擇性地曝露至第三蝕刻劑2402(例如，CF₄、CHF₃、C₄F₈、HF等)，第三蝕刻劑2402經配置以蝕刻第三ILD層510以形成第三複數個開口2404。在一些實施例中，第三複數個開口2404包含通孔及覆蓋的金屬線溝槽。通孔自第三ILD層510之底表面垂直地延伸至金屬溝槽之底表面，金屬溝槽延伸至第三ILD層510之頂表面。

如橫截面圖2406中所示，在第三複數個開口2404中形成第三金屬材料2408，以形成第二通孔層V1及覆蓋的第二金屬線層M2。第二金屬線層M2包含第一傳輸電極520a'及第一接收電極522a'。第一傳輸電極520a'藉由第三ILD層510與第一接收電極522a'側向分離。在一些實施例中，第三金屬材料2408(例如，銅)可藉由上文描述的沉積製程、後續鍍敷製程及CMP製程沉積。

儘管圖24繪示使用雙鑲嵌製程形成第二通孔層V1及第二金屬線層M2，但一般技術者將瞭解，在替代性 實施例中，可使用單鑲嵌製程形成第二通孔層V1及第二金屬線層M2。在此些實施例中，第一介電層經選擇性蝕刻以形成隨後被填充的通孔。隨後在第一介電層上方形成第二介電層。第二介電層經選擇性蝕刻以形成金屬溝槽。

圖25繪示對應於操作2012~2018的整合式晶片之橫截面圖2500及橫截面圖2502的一些實施例。

如橫截面圖2500中所示，在第三ILD層510上方形成第四ILD層512。第四ILD層512選擇性地曝露至第四蝕刻劑2502(例如，CF₄、CHF₃、C₄F₈、HF等)，第四蝕刻劑2502經配置以蝕刻第四ILD層512以形成介電質波導開口2504。介電質波導開口2504包含自覆蓋第一傳輸電極520a'的第一位置側向延伸至覆蓋第一接收電極522a'的第二位置的長方形開口。

如橫截面圖2506中所示，在介電質波導開口2504內形成介電材料2508。介電材料2508包含的介電常數高於周圍ILD層(例如，ILD層510及ILD層512)。在一些實施例中，可藉由氣相沉積技術(例如，PVD、CVD、PE-CVD等)形成介電材料2508至填充介電質波導開口2504的厚度。化學機械研磨(CMP)製程可用以自第四ILD層512之頂表面移除過量的介電材料2508。

如橫截面圖2510中所示，第四ILD層512選擇性地曝露至第五蝕刻劑2512(例如，CF₄、CHF₃、C₄F₈、HF等)，第五蝕刻劑2512經配置以蝕刻第四ILD層512以形成第二複數個通孔2514。第二複數個通孔2514包含設置 在下層金屬層上方的實質上圓形的通孔開口(亦即，通孔2514主要在下層第二金屬層M2上方，以便提供隨後形成的通孔與下層第二金屬層M2之間的接觸)。第二複數個通孔2514與介電質波導開口2504側向分離(亦即，在與第二複數個通孔2514相同的垂直層上設置介電質波導開口2504)。

如橫截面圖2516中所示，在第二複數個通孔2514內形成第四金屬材料2518。在一些實施例中，第四金屬材料2518(例如，銅)可藉由上文描述的沉積製程、後續鍍敷製程及CMP製程沉積。

圖26繪示對應於操作2020的整合式晶片之橫截面圖2600及橫截面圖2606的一些實施例。

如橫截面圖2600中所示，在第四ILD層512上方形成第五ILD層518。第五ILD層518選擇性地曝露至第六蝕刻劑2602(例如，CF₄、CHF₃、C₄F₈、HF等)，第六蝕刻劑2602經配置以蝕刻第五ILD層518以形成包含延伸穿過第五ILD層518的金屬溝槽的第四複數個開口2604。

如橫截面圖2606中所示，在第四複數個開口2604中形成第五金屬材料2608。在一些實施例中，第五金屬材料2608(例如，銅)可藉由上文描述的沉積製程、後續鍍敷製程及CMP製程沉積。第五金屬材料2608在第三金屬線層M3內形成第二傳輸電極520b'及第二接收電極522b'。第二傳輸電極520b'藉由第五ILD層518與第二接收電極522b'側向分離。

圖27繪示展示具有耦接至經整合介電質波導的多頻帶傳輸元件及接收元件之整合式晶片2700的方塊圖的一些實施例。

整合式晶片2700包含多頻帶傳輸元件2702，多頻帶傳輸元件2702具有複數個相位調變元件2704a~2704c。在一些實施例中，複數個相位調變元件2704a~2704c包含佈置在半導體基板102內的一或多個半導體元件。複數個相位調變元件2704a~2704c經配置以將資料調變至不同載波訊號(亦即，時脈訊號)上，以產生待沿著佈置在半導體基板102上方的介電結構104中的介電質波導106傳輸的複數個經調變訊號。在一些實施例中，複數個相位調變元件2704a~2704c經配置以藉由正交振幅調變(QAM)機制分別將資料調變至載波訊號上。

複數個相位調變元件2704a~2704c分別經配置以接收資料訊號D _x (例如，其中x=1、2或3)及時脈訊號CLK _x (例如，其中x=1、2或3)。向複數個相位調變元件2704a~2704c提供的時脈訊號CLK _x (亦即，載波訊號)不同，此不同使複數個相位調變元件2704a~2704c產生不同頻率範圍內的複數個經調變訊號。舉例而言，第一相位調變元件2704a經配置以接收第一時脈訊號CLK ₁ 及產生第一頻率範圍內的第一經調變訊號。類似地，第二相位調變元件2704b可經配置以接收第二時脈訊號CLK ₂ 及產生第二頻率範圍內的第二經調變訊號，且第三相位調變元件2704c可經 配置以接收第三時脈訊號CLK ₃ 及產生第三頻率範圍內的第三經調變訊號。

複數個相位調變元件2704a~2704c耦接至包含複數個傳輸電極2706a~2706b的第一耦合元件2706。在一些實施例中，複數個傳輸電極2706a~2706b可包含沿著介電質波導106之相對側佈置的一個上部電極及一個下部電極。在其他實施例中，複數個傳輸電極2706a~2706b可包含沿著介電質波導106之相對側佈置的多個上部電極及多個下部電極。第一耦合元件2706形成將複數個經調變訊號耦合至介電質波導106中的介面。舉例而言，複數個經調變訊號分別使第一耦合元件2706產生複數個電場，此些電場延伸至介電質波導106中且分別將複數個經調變訊號耦合至介電質波導106中。

在圖28中繪示介電質波導106內的頻譜2800之一些實施例的實例。在頻譜2800內，在第一頻率範圍2802(例如，以72GHz為中心)內佈置第一經調變訊號，在第二頻率範圍2804(例如，以96GHz為中心)內佈置第二經調變訊號，且在第三頻率範圍2806(例如，以120GHz為中心)內佈置第三經調變訊號。藉由傳輸不同頻率範圍2802~2806下的不同經調變訊號，介電質波導106可在介電質波導106上同時傳送第一經調變訊號、第二經調變訊號及第三經調變訊號。使用介電質波導106允許每一相位調變元件2704a~2704c在較大頻寬(例如，16GHz)內傳送訊號，從而使得資料傳輸整體速率較高。

介電質波導106經配置以將第一經調變訊號、第二經調變訊號及第三經調變訊號傳送至第二耦合元件2708，第二耦合元件2708包含沿著介電質波導106之側佈置的複數個接收電極2708a~2708b。第二耦合元件2708形成自介電質波導106耦合複數個經調變訊號的介面。自第二耦合元件2708向多頻帶接收元件2710提供複數個經調變訊號，多頻帶接收元件2710經配置以解調複數個經調變訊號。

多頻帶接收元件2710包含複數個解調元件2712a~2712c。在一些實施例中，多頻帶接收元件2710可具有與調變元件2704a~2704c之數目相同的解調元件2712a~2712c。舉例而言，多頻帶接收元件2710可包含第一解調元件2712a、第二解調元件2712b及第三解調元件2712c。第一解調元件2712a經配置以接收第一經調變訊號及第一時脈訊號CLK ₁ ，且經配置以解調第一經調變訊號以復原第一資料訊號D ₁ 。第二解調元件2712b經配置以接收第二經調變訊號及第二時脈訊號CLK ₂ ，且經配置以解調第二經調變訊號以復原第二資料訊號D ₂ 。第三解調元件2712c經配置以接收第三經調變訊號及第三時脈訊號CLK ₃ ，且經配置以解調第三經調變訊號以復原第三資料訊號D ₃ 。在一些實施例中，多頻帶接收元件2710經配置以藉由正交振幅調變(QAM)機制解調資料。

圖29繪示具有耦接至經整合介電質波導的多頻帶傳輸元件及接收元件之整合式晶片2900的一些實施例的俯視圖。

整合式晶片2900包含經配置以產生複數個經調變訊號S _mod1 ~S _mod3 的複數個相位調變元件2704a~2704c。複數個相位調變元件2704a~2704c藉由包含一或多個金屬互連層(例如，導電觸點2904、金屬互連線2906、金屬通孔2908等)的單獨導電路徑分別耦接至複數個傳輸電極2902a~2902c(第一耦合元件2902內)中之一個傳輸電極。將複數個相位調變元件2704a~2704c中之每一者連接至複數個傳輸電極2902a~2902c中之單獨的傳輸電極減小複數個不同頻率頻帶之間的頻帶間干涉。舉例而言，電氣去耦複數個傳輸電極2902a~2902c可將頻帶間干涉減小多於10dB。

複數個傳輸電極2902a~2902c包含在介電質波導310上方佈置且與彼此側向分離(例如，藉由介電材料)的導電元件(例如，金屬互連線)。複數個傳輸電極2902a~2902c經配置以在介電質波導310內產生單獨的電場，此些單獨的電場分別基於複數個經調變訊號S _mod1 ~S _mod3 。單獨的電場在取決於向複數個相位調變元件2704a~2704c提供的時脈訊號CLK ₁ ~CLK ₃ 的複數個不同頻帶下將複數個經調變訊號S _mod1 ~S _mod3 耦合至介電質波導310中。在一些實施例中，介電質波導310具有寬度自第一 寬度至第二更窄寬度連續減小的錐形末端。在一些實施例中，複數個傳輸電極2902a~2902c跨越錐形末端。

複數個接收電極2910a~2910c(第二耦合元件2910內)經配置以自介電質波導310接收複數個經調變訊號S _mod1 ~S _mod3 。複數個接收電極2910a~2910c包含在介電質波導310上方佈置且與彼此側向分離(例如，藉由介電材料)的導電元件(例如，金屬互連線)。複數個接收電極2910a~2910c藉由包含一或多個金屬互連層(例如，金屬線、金屬通孔等)的單獨導電路徑分別耦接至經配置以解調複數個經調變訊號S _mod1 ~S _mod3 的複數個相位解調元件2712a~2712c中之一個相位解調元件。

圖30A~圖30B繪示具有在操作上耦接至經整合介電質波導的多頻帶QAM(正交振幅調變)介面之整合式晶片3000的一些實施例。

圖30A繪示具有在操作上耦接至經整合介電質波導的多頻帶QAM(正交振幅調變)傳輸元件及接收元件之整合式晶片3000的方塊圖。

多頻帶QAM傳輸器元件3002包含經配置以產生藉由介電質波導106傳輸的經調變訊號的複數個QAM調變元件3004a~3004c。在一些實施例中，複數個QAM調變元件3004a~3004c可分別包含經配置以自基頻處理器3006接收資料D1~D12(例如，2位元數位訊號)的一或多個數位類比轉換器(digital-to-analog converters；DACs)3008。DAC3008自資料產生向升頻轉換混頻器 3010提供的同相(I)及正交相位(Q)等效基頻訊號。在一些實施例中，可以高資料速率(例如，8GB/秒)向DAC 3008提供資料，從而使得介電質波導106內資料傳輸之整體速率較高(例如，96GB/秒)。

複數個QAM調變元件3004a~3004c亦可分別包含經配置以產生高頻率(例如，90GHz)下的振盪器輸出訊號S _Ox (例如，正弦波)的本地振盪器3012。複數個QAM調變元件3004a~3004c內的本地振盪器3012經配置以產生具有不同頻率的振盪器輸出訊號S _O1 ~S _O3 。向正交分頻器3014提供振盪器輸出訊號S _O1 ~S _O3 ，正交分頻器3014經配置以按分頻因數劃分振盪器輸出訊號S _O1 ~S _O3 之頻率，以產生本地振盪器訊號偏移90°。向升頻轉換混頻器3010提供本地振盪器訊號，升頻轉換混頻器3010將I及Q等效基頻訊號調變至本地振盪器訊號上，藉此升頻轉換I及Q等效基頻訊號之頻率。

升頻轉換混頻器3010之輸出由加法器3016組合以形成複數個經調變輸入訊號。在一些實施例中，複數個經調變訊號分別具有圖30B之星象圖3038中所示的表示資料狀態的相位(θ)及量值(r)。舉例而言，第一經調變輸入訊號可具有對應於第一資料狀態的第一相位及振幅組合，第二經調變輸入訊號可具有對應於第二資料狀態的第二相位及振幅組合等。在一些實施例中，複數個QAM調變元件3004a~3004c經配置以產生差分調變訊號S _INx+及S _INx-(其中x=1、2、3)，S _INx+與S _INx-之間具有180°差異。

在一些實施例中，可在複數個經調變訊號由第一耦合元件2706接收之前向一或多個放大元件提供複數個經調變訊號。由於損失隨著頻率增加，故可由控制單元3020操作放大元件以施加調整複數個QAM調變元件3004a~3004c中之個別QAM調變元件所產生的複數個經調變訊號之振幅的不同增益，以補償不同頻帶之通道損失。舉例而言，最低頻帶中的經調變訊號可藉由比較高頻帶中的經調變訊號更小的增益來放大。在一些實施例中，放大元件可包含佈置在升頻轉換混頻器3010之下游的放大器3018。在其他實施例(未繪示)中，放大元件可包含佈置在升頻轉換混頻器3010之上游的放大元件。

耦接至多頻帶QAM接收元件3022的第二耦合元件2708經配置以自介電質波導106接收複數個經調變訊號。多頻帶QAM接收元件3022包含複數個QAM解調元件3024a~3024c。複數個QAM解調元件3024a~3024c分別包含降頻轉換混頻器3028，降頻轉換混頻器3028經配置以基於本地振盪器3032a~3032c及正交分頻器3034所產生的本地振盪器訊號S _O1 ~S _O3 解調自分離器3026接收的複數個經調變訊號中之一個經調變訊號。類比數位轉換器(analog-to-digital converter；ADC)3030經配置以將降頻轉換混頻器3028之輸出轉換成向數位訊號處理器3036提供的數位訊號。在一些實施例中，濾波器元件(例如，帶通濾波器)(未繪示)可位於降頻轉換混頻器3028之下游。 濾波器元件經配置以移除所接收訊號之處於對應於解調元件之時脈訊號的頻帶外部的分量。

圖31繪示具有在操作上耦接至經整合介電質波導的多頻帶QAM(正交振幅調變)傳輸元件及接收元件之整合式晶片3100的方塊圖的三維(3D)視圖的一些實施例。

整合式晶片3100包含多頻帶傳輸元件3102，多頻帶傳輸元件3102具有第一QAM調變元件3104a、第二QAM調變元件3104b及第三QAM調變元件3104c。第一QAM調變元件3104a經配置以產生第一差分調變輸入訊號S _IN1+及S _IN1-。第二QAM調變元件3104b經配置以產生第二差分調變輸入訊號S _IN2+及S _IN2-。第三QAM調變元件3104c經配置以產生第三差分調變輸入訊號S _IN3+及S _IN3-。

多頻帶傳輸元件3102藉由第一複數個差分驅動電路3110耦接至複數個上部傳輸電極3106a~3106e(佈置在介電質波導106上方)及耦接至複數個下部傳輸電極3108a~3108e(佈置在介電質波導106下方)。第一複數個差分驅動電路3110經配置以驅動複數個上部傳輸電極3106a~3106e中之一個上部傳輸電極及複數個下部傳輸電極3108a~3108e中之一個下部傳輸電極。舉例而言，第一複數個差分驅動電路3110可分別包含第一電晶體及第二電晶體元件，第一電晶體具有耦接至第一差分調變輸入訊號(例如，S _IN2+)的第一閘極及耦接至複數個上部傳輸電極3106a~3106e中之一個上部傳輸電極的第一汲極，第二電 晶體元件具有耦接至第二差分調變輸入訊號(例如，S _IN2-)的第二閘極及耦接至複數個下部傳輸電極3108a~3108e中之一個下部傳輸電極的第二汲極。在一些實施例中，複數個上部傳輸電極3106a~3106e與彼此電氣隔離，且複數個下部傳輸電極3108a~3108e與彼此電氣隔離。

複數個上部傳輸電極3106a~3106e包含耦接至第一QAM調變元件3104a的第一組傳輸電極3108c、耦接至第二QAM調變元件3104b的第二組傳輸電極3108b及3108d，及耦接至第三QAM調變元件3104c的第三組傳輸電極3108a及3108e。在一些實施例中，第一組傳輸電極、第二組傳輸電極或第三組傳輸電極中之一或多者可包含多個傳輸電極。在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極以對稱配置來佈置。舉例而言，第一組傳輸電極可包含中心電極，第二組傳輸電極可包含圍繞中心電極的電極，且第三組傳輸電極可包含最外部電極。在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極以取決於相關聯QAM調變元件之載波頻率的配置來佈置。舉例而言，第一QAM調變元件3104a可產生最低頻帶中的經調變訊號，第二QAM調變元件3104b可產生中間頻帶中的經調變訊號，且第三QAM調變元件3104c可產生最高頻帶中的經調變訊號。在一些實施例中，經配置以產生最低頻帶中的經調變訊號的QAM調變元件可耦接至一組比經配置以產生較高頻帶中的經調變訊號的QAM調變元件更少的電極。

整合式晶片3100亦包含多頻帶接收元件3118，多頻帶接收元件3118具有第一QAM解調元件3120a、第二QAM解調元件3120b及第三QAM解調元件3120c。在一些實施例中，多頻帶接收元件3118藉由第二複數個差分驅動電路3116耦接至複數個上部接收電極3112a~3112e(佈置在介電質波導106上方)及耦接至複數個下部接收電極3114a~3114e(佈置在介電質波導106下方)。第二複數個差分驅動電路3116分別包含第一電晶體及第二電晶體元件，第一電晶體具有耦接至複數個上部接收電極3112a~3112e中之一個上部接收電極的第一閘極及耦接至多頻帶接收元件3118的第一汲極，第二電晶體元件具有耦接至複數個下部接收電極3114a~3114e中之一個下部接收電極的第二閘極及耦接至多頻帶接收元件3118的第二汲極。

複數個上部接收電極3112a~3112e包含耦接至第一QAM解調元件3120a的第一組接收電極3112c、耦接至第二QAM解調元件3120b的第二組傳輸電極3112b及3112d，及耦接至第三QAM解調元件3120c的第三組傳輸電極3112a及3112e。在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極沿著介電質波導106以第一組接收電極、第二組接收電極及第三組接收電極之鏡像佈置。在一些實施例中，複數個上部接收電極3112a~3112e與彼此電氣隔離，且複數個下部接收電極3114a~3114e與彼此電氣隔離。

第二複數個差分驅動電路3116經配置以產生對應於差分調變輸入訊號S _INX+及S _INX-(其中x=1、2、3)的複數個差分調變輸出訊號S _OUTX+及S _OUTX-(其中x=1、2、3)。舉例而言，差分驅動電路3116經配置以產生對應於經調變輸入訊號S _IN1+及S _IN1-的差分調變輸出訊號S _OUT1+及S _OUT1-。自差分驅動電路3116向第一QAM解調元件3120a提供差分調變輸出訊號S _OUT1+及S _OUT1-，自差分驅動電路3116向第二QAM解調元件3120b提供差分調變輸出訊號S _OUT2+及S _OUT2-，且自差分驅動電路3116向第三QAM解調元件3120c提供差分調變輸出訊號S _OUT3+及S _OUT3-。

圖32繪示形成包含耦接至經整合介電質波導的多頻帶傳輸元件及接收元件的整合式晶片之方法3200的一些實施例的流程圖。

在3202處，在基板內形成包含複數個相位調變元件的多頻帶傳輸元件。複數個相位調變元件經配置以產生不同頻率範圍下的複數個經調變訊號。

在3204處，在基板內形成包含複數個相位解調元件的多頻帶接收元件。複數個相位解調元件經配置以解調複數個經調變訊號。

在3206處，在第一ILD層中的第一複數個開口內形成第一金屬材料，以形成第一通孔層。第一通孔層包含接觸複數個相位調變元件及複數個相位解調元件的複數個通孔。

在3208處，在覆蓋第一ILD層的第二ILD層內形成的第二複數個屏蔽元件開口及第一複數個金屬線溝槽內形成第二金屬材料。在複數個屏蔽元件開口內形成第二金屬材料形成包含第二ILD層內的平行佈置的複數個接地金屬線的屏蔽元件。

在3210處，在第三ILD層內的下部電極開口內形成第三金屬材料，以形成一或多個下部傳輸電極及一或多個下部接收電極。複數個相位調變元件耦接至一或多個下部傳輸電極中之至少一個下部傳輸電極。複數個相位解調元件耦接至一或多個下部接收電極中之至少一個下部接收電極。

在3212處，覆蓋第三ILD層的第四ILD層經圖案化以形成介電質波導開口。介電質波導開口具有覆蓋複數個下部傳輸電極的第一末端及覆蓋複數個下部接收電極的第二末端。

在3214處，在介電質波導開口內形成介電材料，以在第四ILD層內形成介電質波導。介電材料的介電常數比周圍ILD層的介電常數更大。

在3216處，第四ILD層經圖案化以在第四ILD層內形成第二複數個通孔。

在3218處，在第二複數個通孔內形成第四金屬材料。

在3220處，在覆蓋第四ILD層的第五ILD層內的上部電極開口內形成第五金屬材料，以形成一或多個上部傳輸電極及一或多個上部接收電極。複數個相位調變元件耦 接至一或多個上部傳輸電極中之至少一個上部傳輸電極。複數個相位解調元件耦接至一或多個上部接收電極中之至少一個上部接收電極。

因此，本揭示內容係關於包含耦接至經整合介電質波導的多頻帶傳輸元件及接收元件之整合式晶片。

在一些實施例中，本揭示內容係關於一整合式晶片。整合式晶片包含設置在一基板上方的一層間介電結構內的一介電質波導。具有複數個相位調變元件的一多頻帶傳輸元件經配置以產生不同頻帶中的複數個經調變訊號。複數個傳輸電極位於沿著介電質波導之第一側且分別經配置以將複數個經調變訊號中之一個經調變訊號耦合至介電質波導中。

在一些實施例中，整合式晶片進一步包含複數個本地振盪器。該複數個本地振盪器經配置以產生具有不同頻率的複數個振盪器訊號且經配置以分別向該複數個相位調變元件中之不同相位調變元件提供該複數個振盪器訊號中之不同振盪器訊號。

在一些實施例中，整合式晶片進一步包含複數個放大元件以及一控制單元。控制單元經配置以操作該複數個放大元件以分別調整該複數個經調變訊號中之一個經調變訊號的一振幅量。該量取決於該經調變訊號的一頻帶。

在一些實施例中，該複數個傳輸電極彼此電氣隔離。

在一些實施例中，介電質波導具有一錐形末端。錐形末端的一寬度自一第一寬度連續減小至一第二更窄寬度。複數個傳輸電極跨越錐形末端。

在一些實施例中，整合式晶片進一步包含複數個接收電極以及一多頻帶接收元件。複數個接收電極定位沿著介電質波導之第一側且分別經配置以將該複數個經調變訊號中之一個經調變訊號耦合出介電質波導。多頻帶接收元件具有複數個相位解調元件。該複數個相位解調元件經配置以自該複數個接收電極接收該等經調變訊號。

在一些實施例中，多頻帶傳輸元件包含耦接至一第一組傳輸電極的一第一相位調變元件、耦接至一第二組傳輸電極的一第二相位調變元件及耦接至一第三組傳輸電極的一第三相位調變元件。該多頻帶接收元件包含耦接至一第一組接收電極的一第一相位解調元件、耦接至一第二組接收電極的一第二相位解調元件及耦接至一第三組接收電極的一第三相位解調元件。

在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極沿著介電質波導與第一組接收電極、第二組接收電極及第三組接收電極呈一鏡像佈置。

在一些實施例中，第一組傳輸電極、第二組傳輸電極或第三組傳輸電極中之一或多者包括位於沿著介電質波導之一第一側的多個傳輸電極。

在一些實施例中，該複數個相位調變元件經配置以產生一第一經調變訊號及一第二經調變訊號。第一經調 變訊號由介電質波導傳輸在一第一頻率範圍下。第二經調變訊號由該介電質波導傳輸在與第一頻率範圍分離的一第二頻率範圍下。

在一些實施例中，整合式晶片進一步包含複數個差分驅動電路。該複數個差分驅動電路分別經配置以自該複數個相位調變元件中之一個相位調變元件接收第一輸入訊號及第二輸入訊號且以產生複數個差分訊號。該複數個差分驅動電路各自經配置以向該複數個傳輸電極中之一個傳輸電極及沿著該介電質波導之一第二側佈置的一第二複數個傳輸電極中之一個傳輸電極提供該複數個差分訊號中之一個差分訊號。

在其他實施例中，本揭示內容係關於一整合式晶片。整合式晶片包含設置在一基板上方的一層間介電結構內的一介電質波導。一第一相位調變元件耦接至位於沿著介電質波導之一第一側的一第一傳輸電極。第一相位調變元件經配置以產生一第一頻率範圍中的一第一經調變訊號。第一傳輸電極經配置以將第一經調變訊號耦合至介電質波導中。 一第二相位調變元件耦接至位於沿著介電質波導之第一側的一第二傳輸電極。第二相位調變元件經配置以產生一第二頻率範圍中的一第二經調變訊號。第二傳輸電極經配置以將第二經調變訊號耦合至介電質波導中。

在一些實施例中，第一傳輸電極與第二傳輸電極電氣隔離。

在一些實施例中，介電質波導具有一錐形末端。錐形末端的一寬度自一第一寬度連續減小至一第二更窄寬度。第一傳輸電極及第二傳輸電極跨越錐形末端。

在一些實施例中，整合式晶片進一步包含一第一相位解調元件以及一第二相位解調元件。第一相位解調元件耦接至位於沿著介電質波導之第一側的一第一接收電極且經配置以接收第一經調變訊號。第二相位解調元件耦接至位於沿著介電質波導之第一側的一第二接收電極且經配置以接收第二經調變訊號。

在一些實施例中，第一相位調變元件包含一第一本地振盪器。第一本地振盪器經配置以產生一第一頻率下的一第一振盪器訊號。第二相位調變元件包含一第二本地振盪器。第二本地振盪器經配置以產生不同於第一頻率的一第二頻率下的一第二振盪器訊號。

在一些實施例中，整合式晶片進一步包含複數個放大元件以及一控制單元。控制單元經配置以依據操作該複數個放大元件分別調整第一經調變訊號及第二經調變訊號的一振幅量。該量取決於第一經調變訊號及第二經調變訊號之頻帶。

在其他實施例中，本揭示內容係關於形成經整合介電質波導之方法。方法包含：在基板內形成包含複數個相位調變元件之多頻帶傳輸元件，其中複數個相位調變元件經配置以產生不同頻帶中的複數個經調變訊號。方法進一步包含：在基板內形成包含複數個相位解調元件之多頻帶接收 元件，其中複數個相位解調元件經配置以解調複數個經調變訊號。方法進一步包含：在覆蓋基板的層間介電(ILD)結構內形成介電質波導。方法進一步包含：沿著介電質波導之側形成一或多個傳輸電極，其中一或多個傳輸電極經配置以將複數個經調變訊號耦合至介電質波導中。方法進一步包含：沿著介電質波導之側形成一或多個接收電極，其中一或多個接收電極經配置以自介電質波導去耦複數個經調變訊號。

在一些實施例中，方法進一步包含：調整該複數個經調變訊號中之一個經調變訊號的一振幅量，該量取決於該經調變訊號之一頻帶。

在一些實施例中，該複數個相位調變元件經配置以產生一第一經調變訊號及一第二經調變訊號。第一經調變訊號在一第一頻率範圍下由介電質波導傳輸。第二經調變訊號在與第一頻率範圍分離的一第二頻率範圍下由介電質波導傳輸。

上文概括若干實施例之特徵，以便熟習此項技術者可更好地理解本揭示內容之態樣。熟習此項技術者應瞭解，可容易地將本揭示內容用作設計或修改用於執行與本文介紹的實施例相同的目的及/或達成相同的優點之其他製程及結構的基礎。熟習此項技術者亦應意識到，此些等效結構並不脫離本揭示內容之精神及範疇，且熟習此項技術者可在不脫離本揭示內容之精神及範疇的情形下對本文進行各種改變、替代及變更。

2700:整合式晶片

2702:多頻帶傳輸元件

2704a:相位調變元件

2704b:相位調變元件

2704c:相位調變元件

2706:第一耦合元件

2706a:傳輸電極

2706b:傳輸電極

2708:第二耦合元件

2708a:接收電極

2708b:接收電極

2710:多頻帶接收元件

2712a:解調元件

2712b:解調元件

2712c:解調元件

102:半導體基板

104:層間介電材料

106:介電質波導

Claims (10)

1. 一種整合式晶片，包含：一介電質波導，設置在一基板上方的一層間介電(ILD)結構內；一多頻帶傳輸元件，具有經配置以產生不同頻帶中的複數個經調變訊號之複數個相位調變元件；以及複數個傳輸電極，沿著該介電質波導之一第一側定位且分別經配置以將該複數個經調變訊號之其中一個經調變訊號耦合至該介電質波導中。
2. 如請求項1所述的整合式晶片，進一步包含：多個本地振盪器，經配置以產生具有不同頻率的複數個振盪訊號且經配置以分別向該些相位調變元件的不同相位調變元件提供該些振盪訊號中的不同振盪訊號。
3. 如請求項1所述的整合式晶片，進一步包含：多個放大元件；以及一控制單元，經配置以操作該些放大元件以分別調整該些經調變訊號中的一個經調變訊號的一振幅的量，且該量取決於該經調變訊號的一頻帶。
4. 如請求項1所述的整合式晶片，其中該些傳輸電極彼此電氣隔離。
5. 一種整合式晶片，包含：一介電質波導，設置在一基板上方的一層間介電(ILD)結構內；一第一相位調變元件，耦接至位於沿著介電質波導的一第一側的一第一傳輸電極，且經配置以產生一第一頻率範圍中的一第一經調變訊號，其中該第一傳輸電極經配置以將該第一經調變訊號耦合至該介電質波導中；以及一第二相位調變元件，耦接至位於沿著該介電質波導的該第一側的一第二傳輸電極，且經配置以產生一第二頻率範圍中的一第二經調變訊號，其中該第二傳輸電極經配置以將該第二經調變訊號耦合至該介電質波導中。
6. 如請求項5所述的整合式晶片，其中該第一傳輸電極與該第二傳輸電極電氣隔離。
7. 如請求項5所述的整合式晶片，其中該介電質波導具有一錐形末端，該錐形末端的一寬度自一第一寬度連續減小至一第二更窄寬度，其中該第一傳輸電極與該第二傳輸電極跨越該錐形末端。
8. 如請求項5所述的整合式晶片，進一步包含： 一第一相位解調元件，耦接至位於沿著該介電質波導的該第一側的一第一接收電極，且經配置以接收該第一經調變訊號；以及一第二相位解調元件，耦接至位於沿著該介電質波導的該第一側的一第二接收電極，且經配置以接收該第二經調變訊號。
9. 一種形成整合式介電質波導的方法，包含：在一基板內形成包含複數個相位調變元件的一多頻帶傳輸元件，其中該複數個相位調變元件經配置以產生不同頻帶中的複數個經調變訊號；在該基板內形成包含複數個相位解調元件的一多頻帶接收元件，其中該些相位解調元件經配置以解調該些經調變訊號；在覆蓋該基板的一層介電(ILD)結構內形成一介電質波導；沿著該介電質波導的一側形成至少一個傳輸電極，其中該至少一個傳輸電極經配置以將該些經調變訊號耦合至該介電質波導；以及沿著該介電質波導的該側形成至少一個接收電極，其中該至少一個接收電極經配置以自該介電質波導去耦合該些經調變訊號。
10. 如請求項9所述的形成整合式介電質波導的方法，進一步包含： 調整該些經調變訊號中的一個經調變訊號的一振幅的量，該量取決於該經調變訊號的一頻帶。

Images