TWI576627B - 積體晶片及形成集成電介質波導的方法 - Google Patents

積體晶片及形成集成電介質波導的方法 Download PDF

Info

Publication number
TWI576627B
TWI576627B TW104129968A TW104129968A TWI576627B TW I576627 B TWI576627 B TW I576627B TW 104129968 A TW104129968 A TW 104129968A TW 104129968 A TW104129968 A TW 104129968A TW I576627 B TWI576627 B TW I576627B
Authority
TW
Taiwan
Prior art keywords
electrode
dielectric waveguide
transmission
dielectric
differential
Prior art date
Application number
TW104129968A
Other languages
English (en)
Other versions
TW201610493A (zh
Inventor
周淳朴
包天一
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/483,247 external-priority patent/US9372316B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201610493A publication Critical patent/TW201610493A/zh
Application granted granted Critical
Publication of TWI576627B publication Critical patent/TWI576627B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/102—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type for infrared and ultraviolet radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

積體晶片及形成集成電介質波導的方法
本案係關於積體晶片，且特別是關於包含集成電介質波導之積體晶片。
積體光學波導(Integrated optical waveguide)常作為積體光學電路中的元件使用，其中結合了多個光學功能。積體光學波導常用來保持並引導光自積體晶片(IC)上的第一點以極小的衰減傳遞至積體晶片上的第二點。一般而言，積體光學波導係對光學波長中位於可見光頻段(如：約850奈米至約1650奈米之間)的訊號提供功能。
本案的一態樣為一種積體晶片。積體晶片包含一層間電介質材料，該層間電介質材料係配置於一半導體基板之上；一電介質波導，該電介質波導係配置於該層間電介質材料之中；一差動驅動器電路，用以產生一差動訊號，該差動訊號於一第一輸出節點上具有一第一傳輸訊號成份，於 一第二輸出節點上具有互補之一第二傳輸訊號成份；一第一傳輸電極，該第一傳輸電極係延著該電介質波導之一第一側設置，用以自該第一輸出節點接收該第一傳輸訊號成份；以及一第二傳輸電極，該第二傳輸電極係延著該電介質波導之一第二側設置，用以自該第二輸出節點接收互補之該第二傳輸訊號成份。
在本案一實施例中，積體晶片更包含：一第一接收器電極，該第一接收器電極係延著該電介質波導之該第一側設置；一第二接收器電極，該第一接收器電極係延著該電介質波導之該第二側設置；以及一差動接收器電路，用以自該第一接收器電極接收一第一接收訊號成份，並自該第二接收器電極接收互補之一第二接收訊號成份。
在本案一實施例中，其中該第一傳輸電極包含配置於該電介質波導之上的一第一金屬結構，該第二傳輸電極包含配置於該電介質波導之下的一第二金屬結構；以及其中該第一傳輸電極與該第二傳輸電極係為鏡像。
在本案一實施例中，該差動驅動器電路包含：一第一金屬氧化物半導體電晶體，該第一金屬氧化物半導體電晶體具有耦接於該第一傳輸電極的一第一汲極區域，用以接收一第一輸入訊號的一第一閘極區域，以及耦接於一接地端的一第一源極區域；以及一第二金屬氧化物半導體電晶體，該第二金屬氧化物半導體電晶體具有耦接於該第二傳輸電極的一第二汲極區域，用以接收一第二輸入訊號的一第二閘極區域，以及耦接於該接地端的一第二源極區域。
在本案一實施例中，積體晶片更包含：複數個第一傳輸電極，該些第一傳輸電極係延著該電介質波導之該第一側設置；以及複數個第二傳輸電極，該些第二傳輸電極係延著該電介質波導之該第二側設置。
在本案一實施例中，該些第一傳輸電極藉由連 接至該差動驅動器電路之該第一輸出節點的一導線彼此電性耦接。
在本案一實施例中，其中該些第一傳輸電極彼此電性分離，且該些第二傳輸電極彼此電性分離。
在本案一實施例中，積體晶片更包含：複數個驅動器電路，用以接收複數個第一輸入訊號與第二輸入訊號並產生複數個差動訊號；以及其中該些驅動器電路各自用以提供該些差動訊號中之一者至該些第一傳輸電極中之一者與該些第二傳輸電極中之一者。
在本案一實施例中，該些第一傳輸電極中兩個或更多的第一傳輸電極具有不同的大小。
本案的另一態樣為一種積體晶片。積體晶片包含一電介質波導，該電介質波導具有大致為矩形之一截面配置於一層間電介質材料之中，該層間電介質材料配置於一矽基板之上；一第一金屬互連層，該第一金屬互連層係沿著該電介質波導之一第一側配置且該第一金屬互連層包含耦接至一差動驅動器電路之一第一輸出節點的一第一傳輸電極以及空間上分離且耦接至一差動接收器電路之一第一輸入節點的一第一接收器電極；以及一第二金屬互連層，該第二 金屬互連層係沿著該電介質波導之一第二側配置且該第二金屬互連層包含耦接至該差動驅動器電路之一第二輸出節點的一第二傳輸電極以及空間上分離且耦接至該差動接收器電路之一第二輸入節點的一第二接收器電極。
在本案一實施例中，該第一金屬互連層以及該第二金屬互連層包含銅。
在本案一實施例中，該第一傳輸電極以及該第二傳輸電極的寬度係自一第一寬度遞減至一第一傳輸區域上之較窄之一第二寬度，該第一傳輸區域重疊於該電介質波導之上。
在本案一實施例中，該電介質波導之一寬度係自一第三寬度遞減至一第二傳輸區域上之較窄之一第四寬度，該第二傳輸區域重疊於該第一傳輸電極之下。
在本案一實施例中，該電介質波導包含氮化矽或碳化矽。
在本案一實施例中，該差動驅動器電路包含：一第一金屬氧化物半導體電晶體，該第一金屬氧化物半導體電晶體具有耦接於該第一傳輸電極的一第一汲極區域，用以接收一第一輸入訊號的一第一閘極區域，以及耦接於一接地端的一第一源極區域；以及一第二金屬氧化物半導體電晶體，該第二金屬氧化物半導體電晶體具有耦接於該第二傳輸電極的一第二汲極區域，用以接收一第二輸入訊號的一第二閘極區域，以及耦接於該接地端的一第二源極區域。
在本案一實施例中，積體晶片更包含：複數個 第一傳輸電極，該些第一傳輸電極係配置於該電介質波導之上且耦接至該差動驅動器電路之一或多個第一輸出節點；以及複數個第二傳輸電極，該些第二傳輸電極係配置於該電介質波導之上且耦接至該差動驅動器電路之一或多個第二輸出節點。
本案的又一態樣為一種形成集成電介質波導的方法。方法包含：於一半導體基板中形成一差動驅動器電路，其中該差動驅動器電路包含用以提供一第一傳輸訊號成份之一第一輸出節點以及用以提供互補之一第二傳輸訊號成份之一第二輸出節點；於一層間電介質材料之中形成一電介質波導於該半導體基板之上；形成延著該電介質波導之一第一側設置之一第一傳輸電極，該第一傳輸電極用以自該差動驅動器電路接收該第一傳輸訊號成份；以及形成延著該電介質波導之一第二側設置之一第二傳輸電極，該第二傳輸電極用以自該差動驅動器電路接收互補之該第二傳輸訊號成份。
在本案一實施例中，方法更包含：形成延著該電介質波導之該第一側設置之一第一接收器電極；形成延著該電介質波導之該第二側設置之一第二接收器電極；以及形成一差動接收器電路，該差動接收器電路用以自該第一接收器電極接收一第一接收訊號成份以及自該第二接收器電極接收互補之一第二接收訊號成份。
在本案一實施例中，方法更包含：圖案化一第三層間電介質層於該半導體基板上，以形成複數個第三開 口；形成一第三金屬物質於該些第三開口中以形成該第一傳輸電極以及該第一接收器電極；圖案化一第四層間電介質層於該第三層間電介質層之上以形成一電介質波導開口；形成電介質材料於該電介質波導開口中，以形成該電介質波導；圖案化一第五層間電介質層於該第四層間電介質層之上以形成複數個第四開口；以及形成一第五金屬物質於該些第四開口中以形成該第二傳輸電極以及該第二接受器電極。
在本案一實施例中，其中該第一傳輸電極包含配置於該電介質波導之上的一第一金屬結構，該第二傳輸電極包含配置於該電介質波導之下的一第二金屬結構；以及其中該第一傳輸電極與該第二傳輸電極係為鏡像。
100~1100‧‧‧積體晶片
102‧‧‧半導體基板
104‧‧‧層間電介質材料
106、310、408a-408c、514‧‧‧電介質波導
108、204、402、502‧‧‧驅動器電路
110、206、414、504‧‧‧接收器電路
112、116‧‧‧互連線
114、118、208、210、302、304、406、410、520、522‧‧‧耦合元件
120‧‧‧三維視角圖
202‧‧‧矽基板
207、211‧‧‧金屬傳輸線
208a、208b、210a、210b、520a、520b、522a、522b‧‧‧電極
209a、209b‧‧‧接地端
212、524‧‧‧遮蔽元件
306、308、404a-404c‧‧‧微帶線
312、314‧‧‧過渡區域
316、318‧‧‧方向
402a-402c‧‧‧驅動元件
414a-414c‧‧‧接收元件
506、508、510、512、518‧‧‧層間電介質層
524a-524d‧‧‧金屬導線
600‧‧‧積體晶片
602、702、1002、1002a-1002d、1102‧‧‧差動驅動器電路
603a、603b、803a、803b‧‧‧傳輸線
604、606、804、806、902、902a-902c、904、904a-904c、1004、1006、520a’、520b’‧‧‧傳輸電極
605、520’‧‧‧差動傳輸耦合元件
608、610、808、810、906、908、522a’、522b’‧‧‧接收器電極
609、522’‧‧‧差動接收器耦合元件
611a、611b‧‧‧傳輸線
612、812、1010、1010a-1010d、1104‧‧‧差動接收器電路
702a、702b、1102a、1102b‧‧‧金屬氧化物半導體電晶體
702c、702d‧‧‧射頻扼流圈
704a、704b、1104a、1104b‧‧‧金屬氧化物半導體電晶體
804a-804c、806a-806c‧‧‧形狀
805‧‧‧導線
1200、1300、2000‧‧‧方法
1202~1206、1302~1326、2002~2020‧‧‧步驟
1400~1906、2100~2606‧‧‧剖面圖
1502、1602、1702、1802、1812、1902、2202、2302、2402、2502、2512、2602‧‧‧蝕刻劑
1504、1604、1606、1704、1804、1904、2204、2304、2306、2404、2504、2604‧‧‧開口
1508、1610、1708、1818、1908、2208、2310、2408、2518、2608‧‧‧金屬物質
1808、2508‧‧‧電介質材料
1814、2514‧‧‧通孔
S、S1~S4‧‧‧源極區域
D、D1~D4‧‧‧汲極區域
G、G1~G4‧‧‧閘極區域
M1-M3‧‧‧金屬導線層
V0-V2‧‧‧通孔層
VDD1~VDD4‧‧‧偏壓
S1‧‧‧電子訊號
IN、SIN+、SIN-‧‧‧輸入訊號
OUT、SOUT+、SOUT-‧‧‧輸出訊號
S1、S2‧‧‧傳輸訊號成份
S1’、S2’‧‧‧傳輸訊號成份
IN1、IN2‧‧‧輸入節點
OUT1、OUT2‧‧‧輸出節點
第1A-1B圖係繪示部份實施例中包含集成電介質波導之積體晶片。
第2圖係繪示部份實施例中包含集成電介質波導之積體晶片之截面圖。
第3圖係繪示部份實施例中包含具有一或多個遞減區域的集成電介質波導之積體晶片之上視圖。
第4圖係繪示部份實施例中包含用以平行地傳遞電磁輻射的複數個集成電介質波導之積體晶片之上視圖。
第5A-5B圖係繪示部份實施例中包含配置於後段導線製程(back-end-of-the-line，BEOL)的金屬化堆疊中的集成電介質波導之積體晶片。
第6圖係繪示部份實施例中包含用以傳遞一差動訊號的集成電介質波導之積體晶片。
第7圖係繪示部份實施例中包含配置於一矽基板內之一差動驅動器電路以及一差動接收器電路之積體晶片。
第8-10圖係繪示部份實施例中包含耦接至差動耦合元件之集成電介質波導之積體晶片之三維視圖。
第11圖係繪示部份實施例中包含具有差動耦合元件配置於後段導線製程的金屬化堆疊中之集成電介質波導之積體晶片。
第12圖係繪示部份實施例中形成包含集成電介質波導之積體晶片的方法之流程圖。
第13圖係繪示部份實施例中形成包含配置於後段導線製程的金屬化堆疊中之集成電介質波導之積體晶片的方法之流程圖。
第14-19圖係繪示部份實施例中展示形成包含集成電介質波導之積體晶片的方法之截面圖。
第20圖係繪示部份實施例中形成包含耦接至差動耦合元件之集成電介質波導之積體晶片的方法之流程圖。
第21-26圖係繪示部份實施例中展示形成包含耦接至差動耦合元件之集成電介質波導之積體晶片的方法之截面圖。
當與隨附圖式一起閱讀時，可以從以下詳細描述中最好地理解本案的態樣。應注意到，根據業界的標準及慣常做法，圖式中各種特徵並未按比例描繪。實際上，各種特徵的尺寸可任意地增加或減少以便於論述的清晰。
以下揭示提供用於實施本發明不同特徵的多個不同實施例或範例。為了簡化說明本案，以下將會描述各部件或各種設置方式的具體範例，但其僅為例示而並非用以限制本案。舉例而言，當以下詳細描述中一第一特徵被稱為在一第二特徵上時，可泛指該第一特徵與第二特徵直接接觸，亦可包含有其他特徵存在於兩者之中使得第一特徵和第二特徵並無直接接觸的實施例。此外，本案將在各種範例中使用重複的元件符號及/或字母，以利進行簡化及清晰的說明，而重複的元件符號本身不代表所論述的各種實施例及/或各種設置方式之間的關係。
此外，與空間相關的用語，如「低於」、「於...之下」、「較低」、「高於」、「於...之上」、「較高」或其他相似用語，可於此用來描述元件或特徵與其他元件或特徵之間如圖式中所繪示的關係，以便於說明。與空間相關的用語係用於包含圖式中描繪的方向定向以及裝置在使用或操作時的不同方向定向。裝置亦可以別的方式定向(旋轉九十度或處於其他定向)並用以相應解讀於此使用之空間相關描述符。
集成光學波導常被使用在積體光學電路中。一般來說，集成光學波導係由被具有較低的介電常數的介質所圍繞之具有高介電常數的光學介質(即：內核)組成。射入(如：利用透鏡、光柵耦合器、稜鏡耦合器)集成光學波導之一端的可見光由於內核與周圍介質兩者間介電常數之差異，以全內反射的形式被引導沿著波導的一長度傳遞。
集成光學波導因為被限制於傳遞電磁波頻譜中可見區段(如：具有大約為10的15次方級數之頻率)的電磁波而面臨一些缺陷。舉例來說，集成光學波導無法直接地與配置於矽基板內的電路互動，因為矽不是屬於會產生光子的直接能隙半導體材料。此外，可由集成光學波導傳遞的頻寬亦受到限制。由於這些缺陷，矽基板上的資料常由金屬傳輸線而非集成光學波導傳輸。然而，在高頻時金屬傳輸線會經歷在遠距離下較高的耗損率。
據此，本揭示內容係關於包含用以自矽基板耦合具有可見光波段以外之電磁波至矽基板上之集成電介質波導的耦合元件之積體晶片。在部份實施例中，積體晶片包含於半導體基板上配置於層間電介質材料之中的電介質波導。第一耦合元件用以耦接配置於半導體基板內的驅動電路產生的第一電子訊號，以可見光波段以外之電磁波，至電介質波導的第一端。第二耦合元件用以耦合電磁波自電介質波導之第二端至第二電子訊號。藉由與電介質波導之間耦合可見光波段以外之電磁波，所揭示的積體晶片可克服許多光學集成波導的缺限。
第1A圖繪示部份實施例中所展示之包含集成電介質波導的積體晶片100的剖面視角之方塊圖。
積體晶片100包含半導體基板102。在多個實施例中，半導體基板102可包含任意種類的半導體本體，例如半導體晶圓(wafer)或一或多個晶圓上的晶粒(die)，或是任何其他類型的半導體及/或形成於其上及/或其他方式相連的磊晶層。在部份實施例中，半導體基板102可包含一間接能隙材料，例如矽。
層間電介質(inter-level dielectric，ILD)材料104配置於半導體基板102之上。在部份實施例中，層間電介質材料104包含一或多個電介質層(dielectric layer)。舉例來說，層間電介質材料104可包含一或多個低介電常數(low-k)電介質層，一超低介電常數(ultra-low k，ULK)電介質層，及/或一二氧化矽(silicon dioxide，SiO2)層。電介質波導106配置於層間電介質材料104中。電介質波導106包含相較周圍層間電介質材料104具有較大之介電常數(即：介電率)的電介質材料。
驅動器電路108以及接收器電路110配置於半導體基板102中。驅動器電路108藉由第一互連線112(如：傳輸線)耦接至第一耦合元件114。驅動器電路108用以產生第一電子訊號，透過第一耦合元件114以電磁波的方式耦接至電介質波導106。在部份實施例中，第一耦合元件114可包含金屬耦合元件(如：金屬傳輸線或微帶傳輸線)。在部份實施例中，電磁波具有可見光頻段以外的頻率。
電介質波導106用以沿著電介質波導106的一長度傳遞電磁波至第二耦合元件118。第二耦合元件118用以自電介質波導106耦合電磁波，藉由第二互連線116(如：傳輸線)以第二電子訊號提供至接收器電路110。在部份實施例中，第二耦合元件118可包含金屬耦合元件(如：金屬傳輸線或微帶傳輸線)。藉由使用第一與第二耦合元件114、118，與電介質波導106耦合訊號，積體晶片100可在寬廣的頻率範圍內傳輸電磁波。藉此使電介質波導106用以在包含直接與間接能隙材料的基板上傳輸資料訊號。
第1B圖係繪示部份實施例中包含集成電介質波導的積體晶片的三維視角圖120。
如三維視角圖120所繪示，電介質波導106包含配置於半導體基板102上的平板波導。在部份實施例中，介電質波導106可具有大致為矩形，具有高度h、寬度w的截面。在部份實施例中，高度h可為介於約100奈米至約2微米的範圍內。在部份實施例中，寬度w可為高度h之約5倍至約15倍的範圍內。在部份實施例中，電介質波導106可具有傾斜的側壁，使得電介質波導106具有倒梯形的的截面(其寬度隨著其高度增加而增加)。
在部份實施例中，電介質波導106可包含約大於或約等於4的介電常數(即：介電率)，其中層間電介質材料104可具有小於4的介電常數。電介質波導106之較大的介電常數使得導入電介質波導106的電磁波藉由全內反射保持在電介質波導106中，使得電磁波自驅動器電路108被 引導至接收器電路110。在部份實施例中，電介質波導106可包含氮化矽或碳化矽。在部份實施例中，層間電介質材料104可包含二氧化矽。在部份其他實施例中，層間電介質材料104可包含低介電常數材料，例如摻雜氟的二氧化矽、摻雜碳的二氧化矽、多孔二氧化矽或相似的材料。
第2圖繪示部份實施例中包含集成電介質波導的積體晶片200的剖面圖。
積體晶片200包含矽基板202，其中矽基板202包含驅動器電路204以及接收器電路206。驅動器電路204包含第一金屬氧化物半導體電晶體，第一金屬氧化物半導體電晶體具有第一源極區域(S1)、第一汲極區域(D1)以及耦接至輸入訊號IN的第一閘極區域(G1)。接收器電路206包含第二金屬氧化物半導體電晶體，第二金屬氧化物半導體電晶體具有第二源極區域(S2)、第二汲極區域(D2)以及耦接至第二耦合元件210的第二閘極區域(G2)。
在操作中，驅動器電路204用以在第一汲極區域(D1)基於輸入訊號IN產生第一電子訊號S1。由於矽不是直接能隙材料，由驅動器電路204產生的第一電子訊號S1具有非處於可見光頻段的頻率(由於矽為間接能隙材料，在電子重新與電洞結合時釋放的能量主要轉為聲子(phonon)，不同於直接能隙材料產生可見光頻段的光子(photon))。第一電子訊號S1導致第一上部電極208b產生自第一上部電極208b延伸出的電場，穿過電介質波導106至第一下部電極208a。電場導致相應於第一電子訊號S1的 電磁波耦合至電介質波導106。
耦合的電磁波被電介質波導106引導至第二耦合元件210。第二耦合元件210用以自電介質波導106耦合電磁波至同等於第一電子訊號S1的第二電子訊號S2，並提共至接收器電路206的第二閘極區域(G2)。
當第一電子訊號S1與第二電子訊號S2可具有低於可見光頻段的頻率時，因為可由電介質波導106傳輸的電磁波之廣闊頻寬，其可提供大的資料傳輸率。舉例來說，電介質波導106可提供可見光頻段之十倍以上的頻寬，使得資料傳輸率可超過10十億位元每秒(gigabits/s)。此類的資料傳輸率可提供具有高頻下傳輸線高損失的矽基板上及/或含有矽基板的封裝之超高速(ultra-high-speed，UHS)互連線。
在部份實施例中，第一耦合元件208可包含配置於電介質波導106之相對兩側的第一對金屬結構(如：微帶線)。舉例來說，第一耦合元件208可包含第一下部電極208a(例：在第一金屬互連層中)沿著電介質波導106之底面配置，以及第一上部電極208b(例：在第二金屬互連層中)沿著電介質波導106之表面配置。第一下部電極208a連接至第一接地端209a，第一上部電極208b透過第一金屬傳輸線207連接至驅動器電路204。第一金屬傳輸線207提供自驅動器電路204至第一上部電極208b之寬頻寬的訊號傳輸。在部份實施例中，第一上部電極208b可被包含在第一金屬傳輸線207之中。
第二耦合元件210可包含配置於電介質波導106之相對兩側的第二對金屬結構。舉例來說，第二耦合元件210可包含第二下部電極210a(例：在第一金屬互連層中)沿著電介質波導106之底面配置，以及第二上部電極210b(例：在第二金屬互連層中)沿著電介質波導106之表面配置。第二下部電極210a連接至第二接地端209b，第二上部電極210b透過第二金屬傳輸線211連接至接收器電路206。第一對金屬結構係和第二對金屬結構以間隔S橫向分離，使得下部電極208a和210a以及上部電極208b和210b在沿著電介質波導106其長度方向上為非連續的。在部份實施例中，間隔S可為微米尺度至10毫米尺度。
在部份實施例中，接地遮蔽元件212係垂直地設置於電介質波導106與矽基板202之間。接地遮蔽元件212用以遮蔽矽基板202內所產生的訊號與電介質波導106對彼此造成的干擾。透過遮蔽矽基板202內所產生的訊號對電介質波導106造成的干擾，來自矽基板202的雜訊不會耦合進電介質波導106中，進而改善電介質波導106的效能。
第3圖繪示部份實施例中包含具有一或多個遞減的過渡區域312及/或314之集成電介質波導的積體晶片300的上視圖。
積體晶片300包含第一耦合元件302以及第二耦合元件304，其分別包含配置於電介質波導310上之微帶線306和308。微帶線306和308用以耦合能量進出電介質波導310，如前所述。
在部份實施例中，電介質波導310可包含一或多個遞減端，其具有隨著長度(沿著方向318)逐漸減小(如：自第一寬度至較窄之第二寬度)的寬度w(沿著方向316)之過渡區域。舉例來說，電介質波導310可包含第一遞減端其具有隨著第一過渡區域312減小的寬度，以及第二遞減端其具有隨著第二過渡區域314減小的寬度。
電介質波導310的遞減端藉由降低電磁波在微帶線306及/或308與電介質波導310之間的反射，用以增加電磁波在微帶線306及/或308與電介質波導310間耦合的效率。舉例來說，遞減的過渡區域改變電磁波與電介質波導310的側壁互動的角度，藉此增加電磁波在微帶線306及/或308與電介質波導310間的耦合(由於全內反射係為電磁波入射表面之角度的函數)。
在部份實施例中，微帶線306和308亦可或選擇性地具有遞減之寬度，以進一步增加第一和第二耦合元件302、304與電介質波導310之間的耦合效率。在所述實施例中，微帶線306和308具有隨著過渡區域312、314逐漸減小(如：自第一寬度至較窄之第二寬度)的寬度。在部份實施例中，微帶線306、308遞減之寬度可與電介質波導310遞減之寬度為不同的長度(即：具有不同面積的過渡區域)。
第4圖繪示部份實施例中包含多個用以平行傳遞電磁波的集成電介質波導之積體晶片400的上視圖。
積體晶片400包含配置於驅動器電路402與接收器電路414之間的多個電介質波導408a-408c。在部份實 施例中，多個電介質波導408a-408c可實體上設置為彼此平行。在部份實施例中，電介質波導408a-408c可彼此鄰接。在其他部份實施例中，電介質波導408a-408c可彼此於空間上分離。
驅動器電路402包含多個分離的驅動元件402a-402c用以分別產生第一電子訊號S1’。第一電子訊號S1’係平行地提供至微帶線404a-404c，其耦合第一電子訊號為電磁波進入平行傳遞訊號之電介質波導408a-408c。由於第一電子訊號S’為平行傳輸，各電介質波導408a-408c可傳遞振幅較小的訊號，藉此進一步降低微帶線404a-404c與電介質波導408a-408c之間的損失(如：驅動元件402a-402c輸出及由接收元件414a-414c所接收的較小振幅的訊號S1’可使耦合元件406和410有較低的損失)。
第5A圖繪示部份實施例中包含配置於後段導線製程(back-end-of-the-line，BEOL)的金屬化堆疊中的集成電介質波導之積體晶片500之剖面圖。
積體晶片500包含配置於矽基板202中之驅動器電路502和接收器電路504。驅動器電路502包含第一金屬氧化物半導體電晶體，其具有與第一汲極區域(D)以第一通道區域相隔之第一源極區域(S)。第一閘極區域覆蓋在第一通道區域的上方。接收器電路504包含第二金屬氧化物半導體電晶體，其具有與第二汲極區域(D)以第二通道區域相隔之第二源極區域(S)。第二閘極區域覆蓋在第二通道區域的上方。
後段導線製程的金屬化堆疊包含配置於矽基板202上之層間電介質材料中的多個金屬互連層。在部份實施例中，後段導線製程的金屬化堆疊可在(用以提供橫向連接的)金屬導線層M1-M3與(用以提供垂直連接的)通孔(via)層V0-V2之間交替。在部份實施例中，第一通孔層V0可包含鎢(W)，其餘金屬互連層V1-V2、M1-M3可包含銅(Cu)及/或鋁(Al)。
第一耦合元件520包含配置於第二金屬導線層M2內的第一下部電極520a以及配置於第三金屬導線層M3內的第一上部電極520b。第一下部電極520a接地，第一上部電極520b透過多個金屬互連層(V2、M2、V1、M1及V0)耦接至第一金屬氧化物半導體電晶體之第一汲極區域。第二耦合元件522包含配置於第二金屬導線層M2內的第二下部電極522a以及配置於第三金屬導線層M3內的第二上部電極522b。第二下部電極522a接地，第二上部電極522b透過多個金屬互連層(V2、M2、V1、M1及V0)耦接至第二金屬氧化物半導體電晶體之第二閘極區域。在部份實施例中，電介質波導514包含設置於垂直配置於第二金屬導線層M2與第三金屬導線層M3之間之第二通孔層V2內的電介質材料。
在部份實施例中，遮蔽元件524係垂直地設置於電介質波導514以及矽基板202之間。遮蔽元件524包含多個平行設置的接地金屬導線524a-524d。在部份實施例中，接地金屬導線524a-524d配置於第一金屬導線層M1。 遮蔽元件524用以對電介質波導514遮蔽會引起損耗的矽基板202，藉此避免由電介質波導514傳輸之訊號的損耗。
儘管第5A圖繪示了電介質波導514位於垂直設置於配置於第二和第三金屬導線層M2、M3之第一與第二耦合元件520、522之間的第二通孔層V1內，應當理解的是，電介質波導514並不限於後段導線製程的金屬化堆疊中的上述位置。確切的說，電介質波導514以及第一與第二耦合元件520、522可配置於後段導線製程的金屬化堆疊中的不同位置。
第5B圖繪示部份可替代的實施例中包含配置於後段導線製程的金屬化堆疊中集成電介質波導之積體晶片526的三維視圖。積體晶片526包含自相對側延伸至電介質波導514之下方與之上方的下部電極520a、522a以及上部電極520b、522b。
第6圖繪示部份實施例中包含用以傳遞差動訊號的電介質波導之積體晶片600的三維(3D)視圖。差動訊號的使用可提供許多相對於單端訊號之效能上的優點。舉例來說，差動訊號在抵抗(如：從外部電路導致的)干擾上較為穩定，且相對於單端訊號產生較少的偶次諧波。
積體晶片600包含配置於矽基板202內之差動驅動器電路602以及差動接收器電路612。差動驅動器電路602用以接收第一輸入訊號SIN+，且據此產生於第一輸出節點OUT1具有第一傳輸訊號成份S1，以及於第二輸出節點OUT2產生具有互補之第二傳輸訊號成份S2(即：具有互補 於第一傳輸訊號成份S1之值的第二訊號)的差動訊號。
第一傳輸訊號成份S1以及互補的第二傳輸訊號成份S2透過傳輸線603a與603b提供至差動傳輸耦合元件605。差動傳輸耦合元件605包含第一傳輸電極604以及第二傳輸電極606。第一傳輸電極604以及第二傳輸電極606為相對電介質波導106對稱(即：電極形狀/圖案成鏡象)之導體結構(如：金屬結構)。第一傳輸電極604係延著電介質波導106之第一側設置，用以自差動驅動器電路602接收第一傳輸訊號成份S1。第二傳輸電極606係延著電介質波導106之第二側設置，用以自差動驅動器電路602接收互補之第二傳輸訊號成份S2。
電介質波導106用以傳輸第一傳輸訊號和第二傳輸訊號S1、S2至包含設置於電介質波導106相對側之第一接收器電極608以及第二接收器電極610的差動接收器耦合元件609。第一接收器電極608和第二接收器電極610為相對電介質波導106對稱(即：電極形狀/圖案成鏡象)。第一接收器電極608和第二接收器電極610用以自電介質波導106提取第一接收訊號成份S1’和第二接收訊號成份S2’。第一接收訊號成份S1’透過第一傳輸線611a提供至差動接收器電路612之第一輸入節點IN1。第二接收訊號成份S2’透過第二傳輸線611b提供至差動接收器電路612之第二輸入節點IN2。差動接收器電路612用以自接收訊號成份產生輸出訊號Sout+和Sout-，藉此經由電介質波導106傳遞差動訊號。
第7圖繪示部份實施例中包含配置於矽基板 202內之差動驅動器電路702和差動接收器電路704的積體晶片700的剖面視圖。
差動驅動器電路702用以產生具有第一傳輸訊號成份S1和互補之第二傳輸訊號成份S2的差動訊號。在部份實施例中，差動驅動器電路包含第一金屬氧化物半導體電晶體702a和第二金屬氧化物半導體電晶體702b。第一金屬氧化物半導體電晶體702a具有連接至接地端的第一源極區域(S1)，連接至第一輸出節點與(透過射頻扼流圈702c)連接至汲極偏壓VDD1的第一汲極區域(D1)，以及連接至第一輸入訊號SIN+與(透過射頻扼流圈702d)連接至閘極偏壓VDD2的第一閘極區域(G1)。第二金屬氧化物半導體電晶體702b具有連接於接地端的第二源極區域(S2)，連接至第二輸出節點與(透過射頻扼流圈702c)連接至汲極偏壓VDD1的第二汲極區域(D2)，以及連接至第二輸入訊號SIN-與(透過射頻扼流圈702d)連接至閘極偏壓VDD2的第二閘極區域(G2)。
在操作中，當第二輸入訊號SIN-關閉第二金屬氧化物半導體電晶體702b時，第一輸入訊號SIN+開啟第一金屬氧化物半導體電晶體702a，反之亦然。當第一金屬氧化物半導體電晶體702a開啟時，其驅動第一傳輸訊號成份S1為低，而此時關閉的第二金屬氧化物半導體電晶體702b驅動互補之第二傳輸訊號成份S2為高。由於矽不是直接能隙材料，由差動驅動器電路702產生的第一和第二傳輸訊號成份S1、S2具有非處於可見光頻段的頻率(由於矽為間接 能隙材料，在電子重新與電洞結合時釋放的能量主要轉為聲子(phonon)，不同於直接能隙材料產生可見光頻段的光子(photon))。第一和第二傳輸訊號成份S1、S2使得差動傳輸耦合元件605產生電場耦合至電介質波導106中。
耦合之電磁波會由電介質波導106引導至差動接收器耦合元件609，其具有第一接收器電極608和第二接收器電極610。差動接收器耦合元件609用以自電介質波導106耦合電磁波至第一與第二接收訊號成份S1、S2，其與第一與第二傳輸訊號成份S1、S2相等。第一與第二接收訊號成份S1、S2提供至差動接收器電路704。在部份實施例中，差動接收器電路704包含第三金屬氧化物半導體電晶體704a以及第四金屬氧化物半導體電晶體704b。第三金屬氧化物半導體電晶體704a具有連接於接地端的第三源極區域(S3)，連接至第一接收器電極608與(透過射頻扼流圈704c)連接至閘極偏壓VDD3的第三閘極區域(G3)，以及(透過射頻扼流圈704d)連接至汲極偏壓VDD4，用以提供第一輸出訊號SOUT+的第三汲極區域(D3)。第四金屬氧化物半導體電晶體704d具有連接於接地端的第四源極區域(S4)，連接至第二接收器電極610與(透過射頻扼流圈704c)連接至閘極偏壓VDD3的第四閘極區域(G4)，以及(透過射頻扼流圈704d)連接至汲極偏壓VDD4，用以提供第二輸出訊號SOUT-的第四汲極區域(D4)。
儘管金屬氧化物半導體電晶體704a-704d於此繪示為單一電晶體裝置，應當理解的是，金屬氧化物半導體 電晶體可包含由多個電晶體裝置平行設置所形成的電晶體陣列(如：鰭式場效電晶體(FinFET)裝置)。舉例而言，第一金屬氧化物半導體電晶體702a可包含上百個電晶體裝置。此外，應當理解的是，第7圖中繪示的差動驅動器電路702以及差動接收器電路704僅為範例，並非用以限制可用於發送及/或接收差動訊號的差動電路。在其他實施例中，本領域具通常知識者所熟知的可用於高速互補式金屬氧化物半導體(CMOS)應用中的替代性的差動電路可用於產生或接收差動訊號。
第8圖繪示部份實施例中包含耦接於差動耦合元件之集成電介質波導的積體晶片800之三維視圖。
積體晶片800包含差動傳輸耦合元件，其包含沿著電介質波導106之下部表面配置之多個第一傳輸電極804以及沿著電介質波導106之上部表面配置之多個第二傳輸電極806。該些第一傳輸電極804包含多個由導線805互連之遞減之形狀804a-804c。該些第二傳輸電極806包含多個由導線807互連之遞減之形狀806a-806c。在部份實施例中，遞減之形狀804a-804c、806a-806c可包含三角形形狀。第一傳輸電極804與第二傳輸電極806呈對稱，使得第一傳輸電極804與第二傳輸電極806之形狀/圖案為鏡象。
第一傳輸電極804(透過傳輸線803a)耦接至差動驅動器電路802的第一輸出，其用以提供第一傳輸訊號成份S1至每一個第一傳輸電極804。第二傳輸電極806(透過傳輸線803b)耦接至差動驅動器電路802的第二輸出，其 用以提供第二傳輸訊號成份S2至每一個第二傳輸電極806。由於第一傳輸訊號成份S1和第二傳輸訊號成份S2驅動傳輸電極804、806，自每一個電極輸出的電磁訊號為同調的，藉此在電介質波導106內相互建設性干涉並改善在電介質波導106內傳輸之電磁訊號的強度。
積體晶片800更包含差動接收器耦合元件，其包含沿著電介質波導106之下部表面配置之多個第一接收器電極808，以及沿著電介質波導106之上部表面配置之多個第二接收器電極810。第一和第二接收器電極808、810包含遞減之形狀。多個接收器電極808用以提供第一接收訊號成份S1至差動接收器電路812之第一輸入，多個接收器電極810用以提供第二接收訊號成份S2至差動接收器電路812之第二輸入。
第9圖繪示部份實施例中包含耦接至差動耦合元件之集成電介質波導的積體晶片900的三維視圖。
積體晶片900包含差動傳輸耦合元件，其包含沿著電介質波導106之下部表面配置之多個第一傳輸電極902，以及沿著電介質波導106之上部表面配置之多個第二傳輸電極904。多個第一與第二傳輸電極902、904分別包含不同尺寸的電極。舉例來說，傳輸電極902b自傳輸電極902a、902c的邊緣突出距離d。不同傳輸電極904之不同尺寸使得電極可集中輻射於電介質波導106內的不同區域。舉例來說，較大尺寸的傳輸電極902b可使輻射集中於電介質波導106的中心(即：電介質波導106內的輻射在波導的中 心之振幅較波導的邊緣之振幅來的大)。
積體晶片900更包含一差動接收器耦合元件期包含沿著電介質波導106之下部表面配置之多個第一接收器電極906以及沿著電介質波導106之上部表面配置之多個第二接收器電極908。多個第一和第二接收器電極906、908分別包含具有不同尺寸的電極。
第10圖繪示部份實施例中包含耦接至差動耦合元件之集成電介質波導的積體晶片的三維視圖。
積體晶片1000包含差動驅動器電路1002和差動接收器電路1010。差動驅動器電路1002連接至配置於電介質波導106之下方之多個第一傳輸電極1004，以及配置於電介質波導106之上方之多個第二傳輸電極1006。多個第一傳輸電極1004彼此電性分離，多個第二傳輸電極1006彼此電性分離。
差動驅動器電路1002包含多個分離的差動驅動器電路1002a-1002d。在部份實施例中，每一分離的差動驅動器電路1002a-1002d可包含平行排列之電晶體裝置之分離陣列。分離的差動驅動器電路1002a-1002d用以驅動多個第一傳輸電極1004之一者以及多個第二傳輸電極1006之一者，使得每一個第一或第二傳輸電極1004、1006被一個分離的驅動器電路驅動。舉例來說，在部份實施例中，分離的驅動器電路1002a-1002d分別包含具有耦合至第一輸入訊號SIN+之第一閘極與耦合至第一傳輸電極1004之其中一者之第一汲極的第一電晶體裝置，以及具有耦合至 第二輸入訊號SIN-之第二閘極與耦合至第二傳輸電極1006之其中一者之第二汲極的第二電晶體裝置。
相似地，差動接收器電路1010包含多個分離的差動接收器電路1010a-1010d。分離的差動接收器電路1010a-1010d用以自多個第一接收器電極1012中之一與多個第二接收器電極1014之一接收差動接收器訊號。舉例來說，在部份實施例中，分離的差動接收器電路1010a-1010d分別包含具有耦合至第一接收電極1012之其中一者之第一閘極與耦合至第一輸出訊號SOUT+之第一汲極的第一電晶體裝置，以及具有耦合至第二接收電極1014之其中一者之第二閘極與耦合至第二輸出訊號SOUT-之第二汲極的第二電晶體裝置。
第11圖繪示部份實施例中包含配置於後段導線製程的金屬化堆疊中，具有差動耦合元件的集成電介質波導之積體晶片1110的三維視圖。
積體晶片1100包含配置於矽基板202內的差動驅動器電路1102和差動接收器電路1104。差動驅動器電路1102包含第一金屬氧化物半導體電晶體1102a，其具有與第一汲極區域(D1)以第一通道區域相隔之第一源極區域(S1)。第一閘極區域(G1)覆蓋在第一通道區域的上方。差動驅動器電路1102更包含第二金屬氧化物半導體電晶體1102b，其具有與第二汲極區域(D2)以第二通道區域相隔之第二源極區域(S2)。第二閘極區域(G2)覆蓋在第二通道區域的上方。差動接收器電路1104包含第三金屬氧化 物半導體電晶體1104a，其具有與第三汲極區域(D3)以第三通道區域相隔之第三源極區域(S3)。第三閘極區域(G3)覆蓋在第三通道區域的上方。差動接收器電路1104更包含第四金屬氧化物半導體電晶體1104b，其具有與第四汲極區域(D4)以第四通道區域相隔之第四源極區域(S4)。第四閘極區域(G4)覆蓋在第四通道區域的上方。
差動傳輸耦合元件520’包含配置於第二金屬導線層M2內的第一傳輸電極520a’以及配置於第三金屬導線層M3內的第二傳輸電極520b’。第一傳輸電極520a’透過多個金屬互連層(V2、M2、V1、M1及V0)耦接至第一金屬氧化物半導體電晶體1102a之第一汲極區域(D1)，而第二傳輸電極520b’透過多個金屬互連層(V2、M2、V1、M1及V0)耦接至第二金屬氧化物半導體電晶體1102b之第二汲極區域。
差動接收器耦合元件522’包含配置於第二金屬導線層M2內的第一接收器電極522a’以及配置於第三金屬導線層M3內的第二接收器電極522b’。第一接收器電極522a’透過多個金屬互連層(V2、M2、V1、M1及V0)耦接至第三金屬氧化物半導體電晶體1104a之第三閘極區域(G3)，而第二接收器電極522b’透過多個金屬互連層(V2、M2、V1、M1及V0)耦接至第四金屬氧化物半導體電晶體1104b之第四閘極區域(G4)。
第12圖繪示部份實施例中形成包含集成電介質波導之積體晶片的方法1200的流程圖。
雖然於此揭露的方法(如：方法1200、1300及2000)係繪示為連續的步驟或事件。應當明瞭的是，這些步驟或事件所繪示的順序並非用以限制性的進行解讀。舉例來說，部份步驟可以不同的順序執行及/或與其他未於此繪示及/或描述的步驟或事件同時與執行。此外，並非所有繪示的步驟都需要在一或多個於本案描述的態樣或實施例中實作。進一步說，一或多個於此描述的步驟可由一或多個分別的步驟或階段所執行。
在1202中，提供了包含驅動器電路以及接收器電路的半導體基板。在部份實施例中，半導體基板可包含間接能隙半導體材料，例如矽。
在1204中，於層間電介質材料之中形成電介質波導於半導體基板之上。
在1206中，第一和第二耦合元件形成於電介質波導的相對端。第一和第二耦合元件包含配置於電介質波導相對側之金屬結構，其分別用以自驅動器電路耦合第一電子訊號至電介質波導為可見光頻段以外的電磁波，以及自電介質波導耦合可見光頻段以外的電磁波為提供至接收器電路第二電子訊號。
第13圖繪示部份實施例中形成配置於後段導線製程的金屬化堆疊中，包含集成電介質波導之積體晶片的方法1300的流程圖。
在1302中，提供包含驅動器電路以及接收器電路的半導體基板。在部份實施例中，驅動器電路以及接收器電路 包含配置於矽基板內的金屬氧化物半導體電晶體。
在1304中，圖案化於矽基板上的第一層間電介質層以形成多個第一開口。
在1306中，第一金屬物質形成於多個第一開口中以形成連接驅動器與接收器電路的第一通孔層。
在1308中，圖案化於第一層間電介質層上的第二層間電介質層以形成多個第二開口，其包含多個遮蔽元件開口以及多個第一金屬導線溝。
在1310中，第二金屬物質形成於多個遮蔽元件開口以及多個第一金屬導線溝中。在多個遮蔽元件開口形成第二金屬物質，以形成包含多個平行排列的接地金屬導線之遮蔽元件於第二層間電介質層內。
在1312中，圖案化於第二層間電介質層上的第三層間電介質層以形成多個第三開口。第三開口包含第一下部電極開口以及第二下部電極開口。第一和第二下部電極開口彼此橫向分離。
在1314中，第三金屬物質形成於第一和第二下部電極開口中以形成第一和第二下部電極於第三層間電介質層內。
在1316中，圖案化於第三層間電介質層上的第四層間電介質層以形成電介質波導開口。電介質波導開口具有第一端暴露於第一下部電極以及第二端暴露於第二下部電極。
在1318中，電介質材料形成於電介質波導開口中以形成電介質波導於第四層間電介質層內。電介質材料具有相 較周圍層間電介質層較大的介電常數。
在1320中，圖案化第四層間電介質層以形成多個第二通孔於第四層間電介質層中。
在1322中，第四金屬物質形成於多個第二通孔中。
在1324中，圖案化於第四層間電介質層上的第五層間電介質層以形成第一上部電極開口以及第二上部電極開口。第一和第二上部電極開口彼此橫向分離，且暴露於電介質波導的相對端。
在1326中，第五金屬物質形成於第一和第二上部電極開口中以形成第一和第二上部電極於第五層間電介質層內。
第14-19圖繪示部份實施例中展示形成包含集成電介質波導之積體晶片的方法之截面圖。雖然第14-19圖為配合方法1300進行描述。應當明瞭的是，第14-19圖中揭示的結構並非限制於上述方法，相對地，其可能為獨立於上述方法的結構。
第14圖繪示部分實施例中相應於步驟1302之積體晶片的剖面圖1400。
如剖面圖1400所示，矽基板202被提供。矽基板202包含驅動器電路502以及接收器電路504。在部分實施例中，驅動器電路502和接收器電路504包含配置於矽基板202內的金屬氧化物半導體電晶體。
第15圖繪示相應於步驟1304-1306之積體晶片的 剖面圖1500、1506。
如剖面圖1500所示，第一層間電介質層506形成於矽基板202上。第一層間電介質層506可包含以氣相沉積技術(如：物理氣相沉積、化學氣相沉積等等)沉積的低介電常數層。在部分實施例中，第一層間電介質層506可具有小於3.9的介電常數。
第一層間電介質層506選擇性地暴露於第一蝕刻劑1502中。第一蝕刻劑1502用以選擇性地蝕刻第一層間介電質層506以形成延伸自第一層間電介質層506的多個第一開口1504。第一開口1504暴露驅動器電路502和接收器電路504的汲極。在部分實施例中，第一蝕刻劑1502可包含具有含氟成分(如CF4,、CHF3,、C4F8等等)之蝕刻化學劑的乾蝕刻劑。在部分實施例中，蝕刻化學劑可更包含氧或氫。舉例來說，在其他實施例中，第一蝕刻劑1502可包含含氫氟酸(HF)之濕蝕刻劑。
如剖面圖1506所示，第一金屬物質1508形成於第一開口1504內。在部分實施例中，第一金屬物質1508可以氣相沉積技術形成。在部分實施例中，第一金屬物質1508可包含鎢(W)。在部分實施例中，可於第一金屬物質1508形成前沉積擴散阻絕層(未繪示)於第一開口1504。在眾多實施例中，擴散阻絕層可包含氮化鈦(TiN)、氮化鉭(TaN)、氮化鉿(HfN)等等。
第16圖繪示相應於步驟1308-1310之積體晶片的剖面圖1600、1608。
如剖面圖1600所示，第二層間電介質層508(如：低介電常數電介質層)形成(如：以氣相沉積技術沉積)於第一層間電介質層506上。第二層間電介質層508選擇性地暴露於第二蝕刻劑1602(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第二層間介電質層508以形成多個第二開口，其包含多個第一通孔開口1604以及橫向配置於第一通孔開口1604的多個遮蔽元件開口1606。遮蔽元件開口1606包含彼此平行延伸的金屬溝。
如剖面圖1608所示，第二金屬物質1610形成於多個第一通孔開口1604以及多個遮蔽元件開口1606。在部分實施例中，可使用沉積製程以在第一通孔開口1604以及遮蔽元件開口1606中形成晶種層。後續鍍製程(如：電鍍製程、無電式電鍍製程)可用以形成一厚度的第二金屬物質填滿第一通孔開口1604以及遮蔽元件開口1606。在部分實施例中，第二金屬物質1610可包含銅(Cu)。化學性機械研磨(chemical mechanical polishing，CMP)製程可用以自第二層間電介質層508的表面移除多餘的第二金屬物質1610。
第17圖繪示相應於步驟1312-1314之積體晶片的剖面圖1700、1702。
如剖面圖1700所示，第三層間電介質層510形成於第二層間電介質層508上。第三層間電介質層510選擇性地暴露於第三蝕刻劑1702(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第三層間介電質層510以形成多個第三開口1704。在部分實施例中，第三開口1704包含通孔以及上 覆的金屬導線溝。通孔自第三層間電介質層510之底面垂直延伸至金屬溝的底面，金屬溝延伸至第三層間電介質層510之表面。
如剖面圖1706所示，第三金屬物質1708形成於多個第三通孔開口1704以形成第二通孔層V1以及上覆的第二金屬導線層M2。第二金屬導線層M2包含第一下部電極520a和第二下部電極522a。第一下部電極520a藉由第三層間電介質層510與第二下部電極522a橫向分離。在部分實施例中，如前所述，第三金屬物質1708(如：銅)可以沉積製程，以及後續電鍍製程、化學性機械研磨製程的方式沉積。
雖然第17圖繪示第二通孔層V1和第二金屬導線層M2使用雙鑲嵌方法(dual damascene process)形成，本領域具通常知識者應當明瞭代替性的實施例中，第二通孔層V1以及第二金屬導線層M2可透過單鑲嵌方法(single damascene process)形成。在此類實施例中，第一電介質層被選擇性地蝕刻以形成後續填充之通孔。第二電介質層之後形成於第一電介質層上。第二電介質層被選擇性地蝕刻以形成金屬溝。
第18圖繪示相應於步驟1316-1322之積體晶片的剖面圖1800、1802。
如剖面圖1800所示，第四層間電介質層512形成於第三層間電介質層510上。第四層間電介質層512選擇性地暴露於第四蝕刻劑1802(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第四層間介電質層512以形成電介質波 導開口1804。電介質波導開口1804包含扁長形的開口自重疊於第一下部電極520a之第一位置橫向延伸至重疊於第二下部電極522a之第二位置。
如剖面圖1806所示，電介質材料1808形成於電介質波導開口1804內。電介質材料1808包含相較周圍層間電介質層(如：層間電介質層510、512)較高的介電常數。在部分實施例中，電介質材料1808可以氣相沉積技術(如物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿化學氣相沈積(PE-CVD)等等)形成至一厚度以填滿電介質波導開口1804。化學性機械研磨(chemical mechanical polishing，CMP)製程可用以自第四層間電介質層512的表面移除多餘的電介質材料1808。
如剖面圖1810所示，第四層間電介質層512選擇性地暴露於第五蝕刻劑1812(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第四層間介電質層512以形成多個第二通孔1814。第二通孔1814包含配置於下覆的金屬層之上大致為圓形的通孔開口(即：通孔1814主導地位於下覆的第二金屬層M2之上以提供後續形成之通孔與下覆的第二金屬層M2之間的接觸)。第二通孔1814與電介質波導開口1804橫向分離。(即：電介質波導開口1804配置於與第二通孔1814相同的垂直層)。
如剖面圖1816所示，第四金屬物質1818形成於多個第二通孔1814。在部分實施例中，如前所述，第四金屬物質1818(如：銅)可以沉積製程，以及後續電鍍製程、化學 性機械研磨製程的方式沉積。
第19圖繪示相應於步驟1324-1326之積體晶片的剖面圖1900、1906。
如剖面圖1900所示，第五層間電介質層518形成於第四層間電介質層512上。第五層間電介質層518選擇性地暴露於第六蝕刻劑1902(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第五層間介電質層518以形成多個第四開口1904，其包含延伸經第五層間電介質層518的金屬溝。
如剖面圖1906所示，第五金屬物質1908形成於第四開口1904內。在部分實施例中，如前所述，第五金屬物質1908(如：銅)可以沉積製程，以及後續電鍍製程、化學性機械研磨製程的方式沉積。第五金屬物質1908於第三金屬導線層M3內形成第一上部電極520b以及第二上部電極522b。第一上部電極520b藉由第五層間電介質層518與第二上部電極522b橫向分離。
第20圖繪示部份實施例中形成包含耦接至差動耦合元件的集成電介質波導之積體晶片的方法2000的流程圖。
在2002中，差動驅動器電路形成於矽基板之中。差動驅動器電路包含第一輸出節點用以提供第一傳輸訊號成份以及第二輸出節點用以提供互補之第二傳輸訊號成份。在部分實施例中，差動驅動器電路包含配置於矽基板內的金屬氧化物半導體電晶體。
在2004中，差動接收器電路形成於矽基板之中。 差動接收器電路包含第一輸入節點用以接收第一接收訊號成份以及第二輸入節點用以接收互補之第二接收訊號成份。在部分實施例中，差動接收器電路包含配置於矽基板內的金屬氧化物半導體電晶體。
在2006中，第一金屬物質形成於第一層間電介質層中的多個第一開口中以形成連接差動驅動器第一與第二輸出節點與差動接收器第一與第二輸入節點的第一通孔層。
在2008中，第二金屬物質形成於第一層間電介質層之上的第二層間電介質層中的多個遮蔽元件開口以及多個第一金屬導線溝中。在多個遮蔽元件開口形成第二金屬物質，以形成包含多個平行排列的接地金屬導線之遮蔽元件於第二層間電介質層內。
在2010中，第三金屬物質形成於第三層間電介質層中的下部電極開口中以形成耦接至第一輸出節點之第一傳輸電極以及耦接至第一輸入節點之第一接收器電極。
在2012中，圖案化於第三層間電介質層上的第四層間電介質層以形成電介質波導開口。電介質波導開口具有第一端暴露於第一傳輸電極以及第二端暴露於第一接收器電極。
在2014中，電介質材料形成於電介質波導開口中以形成電介質波導於第四層間電介質層內。電介質材料具有相較周圍層間電介質層較大的介電常數。
在2016中，圖案化第四層間電介質層以形成多個第二通孔於第四層間電介質層中。
在2018中，第四金屬物質形成於多個第二通孔 中。
在2020中，第五金屬物質形成於第四層間電介質層之上的第五層間電介質層中的上部電極開口中，以形成耦接至第二輸出節點之第二傳輸電極以及耦接至第二輸入節點之第二接收器電極。第二傳輸電極與第二接收器電極彼此橫向分離。
第21-26圖繪示部份實施例中展示形成包含耦接至差動耦合元件的集成電介質波導之積體晶片的方法之截面圖。雖然第21-26圖為配合方法2000進行描述，應當明瞭的是，第21-26圖中揭示的結構並非限制於上述方法，相對地，其可能為獨立於上述方法的結構。
第21圖繪示部分實施例中相應於步驟2002-2004之積體晶片的剖面圖2100。
如剖面圖2100所示，矽基板202被提供。差動驅動器電路1102以及差動接收器電路1104形成於矽基板202內。在部分實施例中，差動驅動器電路1102可包含第一與第二金屬氧化物半導體電晶體1102a、1102b。差動接收器電路1104可包含第一與第二金屬氧化物半導體電晶體1104a、1104b。在部分實施例中，金屬氧化物半導體可選擇性地植入參雜物至矽基板202中以形成源極區域以及汲極區域，並使用平版光刻術(Lithography)形成閘極結構於源極與汲極區域之間的通道區域之上。
第22圖繪示相應於步驟2006之積體晶片的剖面圖2200、2206。
如剖面圖2200所示，第一層間電介質層506形成於矽基板202上。第一層間電介質層506可包含以氣相沉積技術(如：物理氣相沉積、化學氣相沉積等等)沉積的低介電常數層。第一層間電介質層506選擇性地暴露於第一蝕刻劑2202中。第一蝕刻劑2202用以選擇性地蝕刻第一層間介電質層506以形成延伸自第一層間電介質層506的多個第一開口2204。第一開口2204暴露驅動器電路502和接收器電路504的汲極。在眾多實施例中，第一蝕刻劑2202可包含乾蝕刻劑或濕蝕刻劑。
如剖面圖2206所示，第一金屬物質2208形成於地一開口2204內。在部分實施例中，第一金屬物質2208可以氣相沉積技術形成。在部分實施例中，第一金屬物質2208可包含鎢(W)。在部分實施例中，可於第一金屬物質2208形成前沉積擴散阻絕層(未繪示)於第一開口2204。在眾多實施例中，擴散阻絕層可包含氮化鈦(TiN)、氮化鉭(TaN)、氮化鉿(HfN)等等。
第23圖繪示相應於步驟2008之積體晶片的剖面圖2300、2308。
如剖面圖2300所示，第二層間電介質層508(如：低介電常數電介質層)形成(如：以氣相沉積技術沉積)於第一層間電介質層506上。第二層間電介質層508選擇性地暴露於第二蝕刻劑2302(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第二層間介電質層508以形成多個第二開口，其包含多個第一通孔開口2304以及橫向配置於第一通孔開口1604的多個遮蔽元件開口2306。遮蔽元件開口2306包含 彼此平行延伸的金屬溝。
如剖面圖2308所示，第二金屬物質2310形成於多個第一通孔開口2304以及多個遮蔽元件開口2306。在部分實施例中，可使用沉積製程以在第一通孔開口2304以及遮蔽元件開口2306中形成晶種層。後續鍍製程(如：電鍍製程、無電式電鍍製程)可用以形成一厚度的第二金屬物質填滿第一通孔開口2304以及遮蔽元件開口2306。在部分實施例中，第二金屬物質2310可包含銅(Cu)。化學性機械研磨(chemical mechanical polishing，CMP)製程可用以自第二層間電介質層508的表面移除多餘的第二金屬物質2310。
第24圖繪示相應於步驟2010之積體晶片的剖面圖2400、2402。
如剖面圖2400所示，第三層間電介質層510形成於第二層間電介質層508上。第三層間電介質層510選擇性地暴露於第三蝕刻劑2402(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第三層間介電質層510以形成多個第三開口2404。在部分實施例中，第三開口2404包含通孔以及上覆的金屬導線溝。通孔自第三層間電介質層510之底面垂直延伸至金屬溝的底面，金屬溝延伸至第三層間電介質層510之表面。
如剖面圖2406所示，第三金屬物質2408形成於多個第三通孔開口2404以形成第二通孔層V1以及上覆的第二金屬導線層M2。第二金屬導線層M2包含第一傳輸電極520a’和第一接收器電極522a’。第一傳輸電極520a’藉由第三層間電 介質層510與第一接收器電極522a’橫向分離。在部分實施例中，如前所述，第三金屬物質2408(如：銅)可以沉積製程，以及後續電鍍製程、化學性機械研磨製程的方式沉積。
雖然第24圖繪示第二通孔層V1和第二金屬導線層M2使用雙鑲嵌方法(dual damascene process)形成，本領域具通常知識者應當明瞭代替性的實施例中，第二通孔層V1以及第二金屬導線層M2可透過單鑲嵌方法(single damascene process)形成。在此類實施例中，第一電介質層被選擇性地蝕刻以形成後續填充之通孔。第二電介質層之後形成於第一電介質層上。第二電介質層被選擇性地蝕刻以形成金屬溝。
第25圖繪示相應於步驟2012-2018之積體晶片的剖面圖2500、2502。
如剖面圖2500所示，第四層間電介質層512形成於第三層間電介質層510上。第四層間電介質層512選擇性地暴露於第四蝕刻劑2502(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第四層間介電質層512以形成電介質波導開口2504。電介質波導開口1804包含扁長形的開口自重疊於第一傳輸電極520a’之第一位置橫向延伸至重疊於第一接收器電極522a’之第二位置。
如剖面圖2506所示，電介質材料2508形成於電介質波導開口2504內。電介質材料2508包含相較周圍層間電介質層(如：層間電介質層510、512)較高的介電常數。在部分實施例中，電介質材料2508可以氣相沉積技術(如物理氣 相沈積(PVD)、化學氣相沈積(CVD)、電漿化學氣相沈積(PE-CVD)等等)形成至一厚度以填滿電介質波導開口2504。化學性機械研磨(chemical mechanical polishing，CMP)製程可用以自第四層間電介質層512的表面移除多餘的電介質材料2508。
如剖面圖2510所示，第四層間電介質層512選擇性地暴露於第五蝕刻劑2512(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第四層間介電質層512以形成多個第二通孔2514。第二通孔2514包含配置於下覆的金屬層之上大致為圓形的通孔開口(即：通孔2514主導地位於下覆的第二金屬層M2之上以提供後續形成之通孔與下覆的第二金屬層M2之間的接觸)。第二通孔2514與電介質波導開口2504橫向分離。(即：電介質波導開口2504配置於與第二通孔2514相同的垂直層)。
如剖面圖2516所示，第四金屬物質2518形成於多個第二通孔2514。在部分實施例中，如前所述，第四金屬物質2518(如：銅)可以沉積製程，以及後續電鍍製程、化學性機械研磨製程的方式沉積。
第26圖繪示相應於步驟2020之積體晶片的剖面圖2600、2606。
如剖面圖2600所示，第五層間電介質層518形成於第四層間電介質層512上。第五層間電介質層518選擇性地暴露於第六蝕刻劑2602(如CF4,、CHF3,、C4F8、HF等等)中，用以選擇性地蝕刻第五層間介電質層518以形成多個第四 開口2604，其包含延伸經第五層間電介質層518的金屬溝。
如剖面圖2606所示，第五金屬物質2608形成於第四開口2604內。在部分實施例中，如前所述，第五金屬物質2608(如：銅)可以沉積製程，以及後續電鍍製程、化學性機械研磨製程的方式沉積。第五金屬物質2608於第三金屬導線層M3內形成第二傳輸電極520b’以及第二接收器電極522b’。第二傳輸電極520b’藉由第五層間電介質層518與第二接收器電極522b’橫向分離。
因此，本揭示內容係關於積體晶片包含差動耦合元件用以自矽基板耦合具有可見光頻段以外頻率之電磁波至覆於矽基板之上的集成電介質波導。
在部分實施例中，本案係關於積體晶片。積體晶片包含層間電介質材料，層間電介質材料係配置於半導體基板之上，以及電介質波導，電介質波導係配置於該層間電介質材料之中。積體晶片更包含差動驅動器電路，用以產生一差動訊號，該差動訊號於一第一輸出節點上具有一第一傳輸訊號成份，於一第二輸出節點上具有互補之一第二傳輸訊號成份。積體晶片更包含第一傳輸電極，該第一傳輸電極係延著該電介質波導之一第一側設置，用以自該第一輸出節點接收該第一傳輸訊號成份，以及一第二傳輸電極，該第二傳輸電極係延著該電介質波導之一第二側設置，用以自該第二輸出節點接收互補之該第二傳輸訊號成份。
在另部分實施例中，本案係關於積體晶片。積體晶片包含電介質波導，該電介質波導具有大致為矩形之一截面 配置於一層間電介質材料之中，該層間電介質材料配置於一矽基板之上。積體晶片更包含第一金屬互連層，該第一金屬互連層係沿著該電介質波導之一第一側配置，以及第二金屬互連層，該第二金屬互連層係沿著該電介質波導之一第二側配置。該第一金屬互連層包含耦接至一差動驅動器電路之一第一輸出節點的一第一傳輸電極以及空間上分離且耦接至一差動接收器電路之一第一輸入節點的一第一接收器電極。該第二金屬互連層包含耦接至該差動驅動器電路之一第二輸出節點的一第二傳輸電極以及空間上分離且耦接至該差動接收器電路之一第二輸入節點的一第二接收器電極。
在又部分實施例中，本案係關於形成集成電介質波導的方法。該方法包含於一半導體基板中形成一差動驅動器電路，其中該差動驅動器電路包含用以提供一第一傳輸訊號成份之一第一輸出節點以及用以提供互補之一第二傳輸訊號成份之一第二輸出節點。該方法更包含於一層間電介質材料之中形成一電介質波導於該半導體基板之上。該方法更包含形成延著該電介質波導之一第一側設置之一第一傳輸電極，該第一傳輸電極用以自該差動驅動器電路接收該第一傳輸訊號成份。該方法更包含形成延著該電介質波導之一第二側設置之一第二傳輸電極，該第二傳輸電極用以自該差動驅動器電路接收互補之該第二傳輸訊號成份。
上文概述數個實施例的特徵使得熟習此項技術者可更加理解本案的態樣。熟習此項技術者將理解，熟習此項技術者可容易地使用本案作為基礎設計或修改其他過程 及結構，以執行與本案相同之目的及/或實現本文所介紹實施例中的相同優點。熟習此項技術者亦將認識到此類同等構造不背離本案的精神及範圍，以及熟習此項技術者於此可進行各種改變、代替及變更而不背離本案的精神及範圍。
106‧‧‧電介質波導
202‧‧‧矽基板
600‧‧‧積體晶片
602‧‧‧差動驅動器電路
603a、603b‧‧‧傳輸線
604‧‧‧傳輸電極
605‧‧‧差動傳輸耦合元件
606‧‧‧傳輸電極
608‧‧‧接收器電極
609‧‧‧差動接收器耦合元件
610‧‧‧接收器電極
611a、611b‧‧‧傳輸線
612‧‧‧差動接收器電路
S1、S2‧‧‧傳輸訊號成份
S1’、S2’‧‧‧傳輸訊號成份
IN1、IN2‧‧‧輸入節點
OUT1、OUT2‧‧‧輸出節點
SIN+、SIN-‧‧‧輸入訊號
SOUT+、SOUT-‧‧‧輸出訊號

Claims (10)

  1. 一種積體晶片，包含一層間電介質材料，該層間電介質材料係配置於一半導體基板之上；一電介質波導，該電介質波導係配置於該層間電介質材料之中；一差動驅動器電路，用以產生一差動訊號，該差動訊號於一第一輸出節點上具有一第一傳輸訊號成份，於一第二輸出節點上具有互補之一第二傳輸訊號成份；一第一傳輸電極，該第一傳輸電極係延著該電介質波導之一第一側設置，用以自該第一輸出節點接收該第一傳輸訊號成份；以及一第二傳輸電極，該第二傳輸電極係延著該電介質波導之一第二側設置，用以自該第二輸出節點接收互補之該第二傳輸訊號成份。
  2. 如第1項所述的積體晶片，更包含：一第一接收器電極，該第一接收器電極係延著該電介質波導之該第一側設置；一第二接收器電極，該第一接收器電極係延著該電介質波導之該第二側設置；以及一差動接收器電路，用以自該第一接收器電極接收一第一接收訊號成份，並自該第二接收器電極接收互補之一第二接收訊號成份；其中該第一傳輸電極包含配置於該電介質波導之上的 一第一金屬結構，該第二傳輸電極包含配置於該電介質波導之下的一第二金屬結構；以及其中該第一傳輸電極與該第二傳輸電極係為鏡像。
  3. 如第1項所述的積體晶片，其中該差動驅動器電路包含：一第一金屬氧化物半導體電晶體，該第一金屬氧化物半導體電晶體具有耦接於該第一傳輸電極的一第一汲極區域，用以接收一第一輸入訊號的一第一閘極區域，以及耦接於一接地端的一第一源極區域；以及一第二金屬氧化物半導體電晶體，該第二金屬氧化物半導體電晶體具有耦接於該第二傳輸電極的一第二汲極區域，用以接收一第二輸入訊號的一第二閘極區域，以及耦接於該接地端的一第二源極區域。
  4. 如第1項所述的積體晶片，更包含：複數個第一傳輸電極，該些第一傳輸電極係延著該電介質波導之該第一側設置；複數個第二傳輸電極，該些第二傳輸電極係延著該電介質波導之該第二側設置；複數個驅動器電路，用以接收複數個第一輸入訊號與第二輸入訊號並產生複數個差動訊號；以及其中該些驅動器電路各自用以提供該些差動訊號中之一者至該些第一傳輸電極中之一者與該些第二傳輸電極中之一者； 其中該些第一傳輸電極藉由連接至該差動驅動器電路之該第一輸出節點的一導線彼此電性耦接，其中該些第一傳輸電極彼此電性分離，且該些第二傳輸電極彼此電性分離。
  5. 如第4項所述的積體晶片，其中該些第一傳輸電極中兩個或更多的第一傳輸電極具有不同的大小。
  6. 一種積體晶片，包含一電介質波導，該電介質波導具有大致為矩形之一截面配置於一層間電介質材料之中，該層間電介質材料配置於一矽基板之上；一第一金屬互連層，該第一金屬互連層係沿著該電介質波導之一第一側配置且該第一金屬互連層包含耦接至一差動驅動器電路之一第一輸出節點的一第一傳輸電極以及空間上分離且耦接至一差動接收器電路之一第一輸入節點的一第一接收器電極；以及一第二金屬互連層，該第二金屬互連層係沿著該電介質波導之一第二側配置且該第二金屬互連層包含耦接至該差動驅動器電路之一第二輸出節點的一第二傳輸電極以及空間上分離且耦接至該差動接收器電路之一第二輸入節點的一第二接收器電極。
  7. 如第6項所述的積體晶片，其中該第一金屬互連層以及該第二金屬互連層包含銅， 其中該第一傳輸電極以及該第二傳輸電極的寬度係自一第一寬度遞減至一第一傳輸區域上之較窄之一第二寬度，該第一傳輸區域重疊於該電介質波導之上，其中該電介質波導包含氮化矽或碳化矽，其中該電介質波導之一寬度係自一第三寬度遞減至一第二傳輸區域上之較窄之一第四寬度，該第二傳輸區域重疊於該第一傳輸電極之下，其中該差動驅動器電路包含：一第一金屬氧化物半導體電晶體，該第一金屬氧化物半導體電晶體具有耦接於該第一傳輸電極的一第一汲極區域，用以接收一第一輸入訊號的一第一閘極區域，以及耦接於一接地端的一第一源極區域；以及一第二金屬氧化物半導體電晶體，該第二金屬氧化物半導體電晶體具有耦接於該第二傳輸電極的一第二汲極區域，用以接收一第二輸入訊號的一第二閘極區域，以及耦接於該接地端的一第二源極區域。
  8. 如第6項所述的積體晶片，更包含：複數個第一傳輸電極，該些第一傳輸電極係配置於該電介質波導之上且耦接至該差動驅動器電路之一或多個第一輸出節點；以及複數個第二傳輸電極，該些第二傳輸電極係配置於該電介質波導之上且耦接至該差動驅動器電路之一或多個第二輸出節點。
  9. 一種形成集成電介質波導的方法，包含：於一半導體基板中形成一差動驅動器電路，其中該差動驅動器電路包含用以提供一第一傳輸訊號成份之一第一輸出節點以及用以提供互補之一第二傳輸訊號成份之一第二輸出節點；於一層間電介質材料之中形成一電介質波導於該半導體基板之上；形成延著該電介質波導之一第一側設置之一第一傳輸電極，該第一傳輸電極用以自該差動驅動器電路接收該第一傳輸訊號成份；以及形成延著該電介質波導之一第二側設置之一第二傳輸電極，該第二傳輸電極用以自該差動驅動器電路接收互補之該第二傳輸訊號成份。
  10. 如第9項所述的方法，更包含：形成延著該電介質波導之該第一側設置之一第一接收器電極；形成延著該電介質波導之該第二側設置之一第二接收器電極；形成一差動接收器電路，該差動接收器電路用以自該第一接收器電極接收一第一接收訊號成份以及自該第二接收器電極接收互補之一第二接收訊號成份；圖案化一第三層間電介質層於該半導體基板上，以形成複數個第三開口；形成一第三金屬物質於該些第三開口中以形成該第一 傳輸電極以及該第一接收器電極；圖案化一第四層間電介質層於該第三層間電介質層之上以形成一電介質波導開口；形成電介質材料於該電介質波導開口中，以形成該電介質波導；圖案化一第五層間電介質層於該第四層間電介質層之上以形成複數個第四開口；以及形成一第五金屬物質於該些第四開口中以形成該第二傳輸電極以及該第二接受器電極；其中該第一傳輸電極包含配置於該電介質波導之上的一第一金屬結構，該第二傳輸電極包含配置於該電介質波導之下的一第二金屬結構；以及其中該第一傳輸電極與該第二傳輸電極係為鏡像。
TW104129968A 2014-09-11 2015-09-10 積體晶片及形成集成電介質波導的方法 TWI576627B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/483,247 US9372316B2 (en) 2014-09-11 2014-09-11 Silicon interface for dielectric slab waveguide
US14/692,794 US10126512B2 (en) 2014-09-11 2015-04-22 Differential silicon interface for dielectric slab waveguide

Publications (2)

Publication Number Publication Date
TW201610493A TW201610493A (zh) 2016-03-16
TWI576627B true TWI576627B (zh) 2017-04-01

Family

ID=55454584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129968A TWI576627B (zh) 2014-09-11 2015-09-10 積體晶片及形成集成電介質波導的方法

Country Status (3)

Country Link
US (1) US10126512B2 (zh)
KR (1) KR101817835B1 (zh)
TW (1) TWI576627B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9715131B2 (en) 2014-09-11 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package including dielectric waveguide
TWI636617B (zh) 2016-12-23 2018-09-21 財團法人工業技術研究院 電磁波傳輸板及差動電磁波傳輸板
US10746923B2 (en) * 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US11740412B2 (en) 2020-06-29 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure including waveguide and isolation space
US11984488B2 (en) 2020-07-31 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multigate device with air gap spacer and backside rail contact and method of fabricating thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622562B (zh) * 2007-01-03 2011-10-05 惠普开发有限公司 用于在载体电磁波中编码数据的光子器件系统和方法
US20110309893A1 (en) * 2009-01-07 2011-12-22 Sony Corporation Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
WO2013012023A1 (ja) * 2011-07-19 2013-01-24 住友大阪セメント株式会社 光導波路素子及びその製造方法
US8669834B2 (en) * 2008-03-18 2014-03-11 Shi Cheng Substrate integrated waveguide

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533207A (en) 1983-06-21 1985-08-06 At&T Bell Laboratories Wavelength tunable TE to TM mode converter
DE3671986D1 (de) 1985-03-18 1990-07-19 Nec Corp Vorrichtung zur regelung der polarisation mit einem strahlteiler.
FR2640771B1 (fr) 1988-12-16 1991-02-08 Thomson Csf Dispositif de translation de frequence optique et modulateur utilisant un tel dispositif
JP2002014242A (ja) * 2000-06-28 2002-01-18 Oki Electric Ind Co Ltd 光導波路装置
US6310700B1 (en) 2000-09-15 2001-10-30 Massachusetts Institute Of Technology Velocity matching electrode structure for electro-optic modulators
US20020191916A1 (en) 2001-06-15 2002-12-19 Confluent Photonics, Corporation Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides
US7612638B2 (en) 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
KR100783361B1 (ko) 2006-09-29 2007-12-07 한국전자통신연구원 광배선 모듈
KR100908241B1 (ko) 2007-03-16 2009-07-20 한국전자통신연구원 광전버스 모듈 및 그 제작방법
JP4854622B2 (ja) 2007-07-27 2012-01-18 京セラ株式会社 方形導波管部と差動線路部との接続構造
TWI446036B (zh) * 2010-05-24 2014-07-21 Univ Nat Central 光學傳輸模組
CN102565951B (zh) 2010-12-17 2014-01-29 李明昌 具有顺向与反向耦合特性的波导耦合元件及其制造方法
SG188012A1 (en) * 2011-08-26 2013-03-28 Sony Corp An on pcb dielectric waveguide
JP5948844B2 (ja) 2011-12-14 2016-07-06 ソニー株式会社 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器
US20130181232A1 (en) 2012-01-17 2013-07-18 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optocoupler with Surface Functional Coating Layer
US10180547B2 (en) 2012-02-23 2019-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
JP5758359B2 (ja) 2012-08-09 2015-08-05 株式会社東芝 光配線デバイスおよびその製造方法
US9419156B2 (en) 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US9184121B2 (en) 2014-02-05 2015-11-10 Texas Instruments Incorporated Stacked synchronous buck converter having chip embedded in outside recess of leadframe
US9696490B2 (en) * 2014-04-09 2017-07-04 Texas Instuments Incorporated Matching impedance of a dielectric waveguide to a launching mechanism
US9644966B2 (en) 2014-09-11 2017-05-09 Honeywell International Inc. Integrated optic circuit with waveguides stitched at supplementary angles for reducing coherent backscatter
US9344200B2 (en) * 2014-10-08 2016-05-17 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622562B (zh) * 2007-01-03 2011-10-05 惠普开发有限公司 用于在载体电磁波中编码数据的光子器件系统和方法
US8669834B2 (en) * 2008-03-18 2014-03-11 Shi Cheng Substrate integrated waveguide
US20110309893A1 (en) * 2009-01-07 2011-12-22 Sony Corporation Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
WO2013012023A1 (ja) * 2011-07-19 2013-01-24 住友大阪セメント株式会社 光導波路素子及びその製造方法

Also Published As

Publication number Publication date
US10126512B2 (en) 2018-11-13
US20160077293A1 (en) 2016-03-17
KR101817835B1 (ko) 2018-01-11
KR20160030866A (ko) 2016-03-21
TW201610493A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
US9372316B2 (en) Silicon interface for dielectric slab waveguide
TWI576627B (zh) 積體晶片及形成集成電介質波導的方法
US20210313376A1 (en) Stacked substrate structure with inter-tier interconnection
US8748308B2 (en) Through wafer vias and method of making same
TWI538183B (zh) 光學通訊整合
US10120128B2 (en) Semiconductor device having semiconductor optical waveguide and opposed insulator-filled trench and manufacturing method thereof
US9508662B2 (en) Optical semiconductor device
US10116030B2 (en) Integrated fan-out package including dielectric waveguide
TWI761946B (zh) 用於光子晶片之溝槽式光學組件
TW202021143A (zh) 積體晶片及其形成方法與操作方法
TW202134712A (zh) 積體晶片及其形成方法
TWI775278B (zh) 半導體裝置及其製作方法
US20170365563A1 (en) Multiband QAM Interface for Slab Waveguide
KR102455703B1 (ko) 증가된 양자 효과 길이를 가진 광자 디바이스 및 방법
CN113178429A (zh) 半导体结构及其形成方法
TWI755117B (zh) 半導體裝置及其形成方法
US10162198B2 (en) Multiband QAM interface for slab waveguide
TW201740148A (zh) 整合式晶片
US9772463B2 (en) Intra chip optical interconnect structure
TW201841010A (zh) 積體晶片以及傳送電訊號的方法
US20230393340A1 (en) Cladding structure in the back end of line of photonics chips
US20160116673A1 (en) Variable buried oxide thickness for a waveguide
TWI694273B (zh) 半導體結構及其製造方法
JP2006133723A (ja) 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法
TW202310435A (zh) 耦合系統