JP2002350793A - 光電変換半導体装置 - Google Patents
光電変換半導体装置Info
- Publication number
- JP2002350793A JP2002350793A JP2001153380A JP2001153380A JP2002350793A JP 2002350793 A JP2002350793 A JP 2002350793A JP 2001153380 A JP2001153380 A JP 2001153380A JP 2001153380 A JP2001153380 A JP 2001153380A JP 2002350793 A JP2002350793 A JP 2002350793A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion semiconductor
- signal line
- semiconductor device
- ground line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 259
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 253
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nonlinear Science (AREA)
- Light Receiving Elements (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
(57)【要約】
【課題】 光電変換半導体素子をコプレナ基板に実装す
る際に、特性インピーダンスの変動が抑制される光電変
換半導体装置を提供する。 【解決手段】 光電変換半導体装置は、光電変換半導体
素子１、コプレナ基板２および終端抵抗３を備えてい
る。光電変換半導体素子１が実装される領域に位置する
シグナルライン４とグランドライン５との間隔Ｗが、光
電変換半導体素子１が実装されない領域における間隔よ
りも広くなっており、光電変換半導体素子１が実装され
る領域に位置するシグナルライン４の幅が、光電変換半
導体素子１が実装されない領域における幅よりも狭くな
っている。
る際に、特性インピーダンスの変動が抑制される光電変
換半導体装置を提供する。 【解決手段】 光電変換半導体装置は、光電変換半導体
素子１、コプレナ基板２および終端抵抗３を備えてい
る。光電変換半導体素子１が実装される領域に位置する
シグナルライン４とグランドライン５との間隔Ｗが、光
電変換半導体素子１が実装されない領域における間隔よ
りも広くなっており、光電変換半導体素子１が実装され
る領域に位置するシグナルライン４の幅が、光電変換半
導体素子１が実装されない領域における幅よりも狭くな
っている。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換半導体装
置に関し、特に、光電変換半導体素子を基板に実装する
際にインピーダンスの変動が抑制される光電変換半導体
装置に関するものである。
置に関し、特に、光電変換半導体素子を基板に実装する
際にインピーダンスの変動が抑制される光電変換半導体
装置に関するものである。
【０００２】
【従来の技術】従来の光電変換半導体装置について説明
する。図１６に示すように、光電変換半導体装置は、光
電変換半導体素子１０１、変調信号電圧（以下、「ＲＦ
信号」と記す。）を光電変換半導体素子１０１に給電す
るためのコプレナウェーブガイド（coplanar wave guid
e）基板１０２（以下、「コプレナ基板」と記す。）、
インピーダンス整合用の終端抵抗１０３および入出力用
の結合光学系（図示せず）を備えている。
する。図１６に示すように、光電変換半導体装置は、光
電変換半導体素子１０１、変調信号電圧（以下、「ＲＦ
信号」と記す。）を光電変換半導体素子１０１に給電す
るためのコプレナウェーブガイド（coplanar wave guid
e）基板１０２（以下、「コプレナ基板」と記す。）、
インピーダンス整合用の終端抵抗１０３および入出力用
の結合光学系（図示せず）を備えている。
【０００３】コプレナ基板１０２には、シグナルライン
１０４とグランドライン１０５が形成されている。光電
変換半導体素子１０１は、シグナルライン１０４とはバ
ンプ電極１０６ａを介して電気的に接続され、グランド
ライン１０５とはバンプ電極１０６ｂ〜１０６ｄを介し
て電気的に接続されている。シグナルライン１０４とグ
ランドライン１０５とは、終端抵抗１０３を介して電気
的に接続されている。
１０４とグランドライン１０５が形成されている。光電
変換半導体素子１０１は、シグナルライン１０４とはバ
ンプ電極１０６ａを介して電気的に接続され、グランド
ライン１０５とはバンプ電極１０６ｂ〜１０６ｄを介し
て電気的に接続されている。シグナルライン１０４とグ
ランドライン１０５とは、終端抵抗１０３を介して電気
的に接続されている。
【０００４】次に、光電変換半導体装置の動作について
説明する。たとえば、光電変換半導体素子１０１が電界
吸収型半導体光変調器素子（以下、「光変調器素子」と
記す。）である場合には、光変調器素子には入射側結合
光学系から連続レーザ光が効率よく入射される。
説明する。たとえば、光電変換半導体素子１０１が電界
吸収型半導体光変調器素子（以下、「光変調器素子」と
記す。）である場合には、光変調器素子には入射側結合
光学系から連続レーザ光が効率よく入射される。
【０００５】一方、光変調器素子では、コプレナ基板１
０２を経由して印加される電圧に応じてレーザ光の吸収
量が変化する。このため、コプレナ基板１０２に変調信
号電圧を印加することで、光変調器素子から出射される
レーザ光には信号電圧に対応した強度変調が施されるこ
とになり、出射側の結合光学系に効率よく結合される。
従来の光電変換半導体装置は上記のように構成され、動
作する。
０２を経由して印加される電圧に応じてレーザ光の吸収
量が変化する。このため、コプレナ基板１０２に変調信
号電圧を印加することで、光変調器素子から出射される
レーザ光には信号電圧に対応した強度変調が施されるこ
とになり、出射側の結合光学系に効率よく結合される。
従来の光電変換半導体装置は上記のように構成され、動
作する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
光電変換半導体装置では、次のような問題があった。ま
ず、光電変換半導体装置では、ＲＦ信号を送る側のイン
ピーダンス（給電側インピーダンス）にコプレナ基板１
０２の特性インピーダンスを合わせるために、コプレナ
基板１０２のシグナルライン１０４の幅およびシグナル
ライン１０４とグランドライン１０５との間隔が所定の
幅と間隔に設定される。
光電変換半導体装置では、次のような問題があった。ま
ず、光電変換半導体装置では、ＲＦ信号を送る側のイン
ピーダンス（給電側インピーダンス）にコプレナ基板１
０２の特性インピーダンスを合わせるために、コプレナ
基板１０２のシグナルライン１０４の幅およびシグナル
ライン１０４とグランドライン１０５との間隔が所定の
幅と間隔に設定される。
【０００７】ところが、このシグナルライン１０４の幅
およびシグナルライン１０４とグランドライン１０５と
の間隔はコプレナ基板１０２が単体の状態、すなわち、
光電変換半導体素子１０１がコプレナ基板１０２に実装
される前の状態で特性インピーダンスが給電側インピー
ダンスに合うように設計されている。
およびシグナルライン１０４とグランドライン１０５と
の間隔はコプレナ基板１０２が単体の状態、すなわち、
光電変換半導体素子１０１がコプレナ基板１０２に実装
される前の状態で特性インピーダンスが給電側インピー
ダンスに合うように設計されている。
【０００８】そのため、光電変換半導体素子１０１をコ
プレナ基板１０２に実装する際に、特性インピーダンス
が給電側インピーダンスの値からずれてしまい、光電変
換半導体装置の電気的特性を劣化させてしまうという問
題があった。
プレナ基板１０２に実装する際に、特性インピーダンス
が給電側インピーダンスの値からずれてしまい、光電変
換半導体装置の電気的特性を劣化させてしまうという問
題があった。
【０００９】本発明は、上記問題点を解決するためにな
されたものであり、光電変換半導体素子をコプレナ基板
に実装する際に、特性インピーダンスの変動が抑制され
る光電変換半導体装置を提供することを目的とする。
されたものであり、光電変換半導体素子をコプレナ基板
に実装する際に、特性インピーダンスの変動が抑制され
る光電変換半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る光電変換半
導体装置は、基板とシグナルラインとグランドラインと
抵抗部と光電変換半導体素子とを有している。シグナル
ラインは、基板に形成されて延在する。グランドライン
は、基板に形成されシグナルラインと間隔を隔てて延び
ている。抵抗部は、基板に形成されシグナルラインとグ
ランドラインとを電気的に接続している。光電変換半導
体素子は、シグナルラインとグランドラインを覆うよう
に基板に実装され、シグナルラインとグランドラインと
に電気的に接続されて、変調信号を送るための給電部か
ら送られたその変調信号を受けることで、受光した光を
変調して出力する。そして、インピーダンスが給電部の
インピーダンスと実質的に同じである。光電変換半導体
素子を基板に実装する際のインピーダンスの変動を抑制
するために、光電変換半導体素子が実装される領域に位
置するシグナルラインおよびグランドラインの配置関係
が、光電変換半導体素子が実装されない領域に位置する
シグナルラインおよびグランドラインの配置関係と異な
っている。
導体装置は、基板とシグナルラインとグランドラインと
抵抗部と光電変換半導体素子とを有している。シグナル
ラインは、基板に形成されて延在する。グランドライン
は、基板に形成されシグナルラインと間隔を隔てて延び
ている。抵抗部は、基板に形成されシグナルラインとグ
ランドラインとを電気的に接続している。光電変換半導
体素子は、シグナルラインとグランドラインを覆うよう
に基板に実装され、シグナルラインとグランドラインと
に電気的に接続されて、変調信号を送るための給電部か
ら送られたその変調信号を受けることで、受光した光を
変調して出力する。そして、インピーダンスが給電部の
インピーダンスと実質的に同じである。光電変換半導体
素子を基板に実装する際のインピーダンスの変動を抑制
するために、光電変換半導体素子が実装される領域に位
置するシグナルラインおよびグランドラインの配置関係
が、光電変換半導体素子が実装されない領域に位置する
シグナルラインおよびグランドラインの配置関係と異な
っている。
【００１１】この構造によれば、光電変換半導体素子が
実装される領域に位置するシグナルラインおよびグラン
ドラインの配置関係が、光電変換半導体素子が実装され
ない領域に位置するシグナルラインおよびグランドライ
ンの配置関係と異なっていることで、光電変換半導体素
子を基板に実装する際のインピーダンスの変動が抑制さ
れてインピーダンスを給電部のインピーダンスと実質的
に同じインピーダンスに設定することができる。その結
果、光電変換半導体装置における電気的特性の劣化を防
止することができる。
実装される領域に位置するシグナルラインおよびグラン
ドラインの配置関係が、光電変換半導体素子が実装され
ない領域に位置するシグナルラインおよびグランドライ
ンの配置関係と異なっていることで、光電変換半導体素
子を基板に実装する際のインピーダンスの変動が抑制さ
れてインピーダンスを給電部のインピーダンスと実質的
に同じインピーダンスに設定することができる。その結
果、光電変換半導体装置における電気的特性の劣化を防
止することができる。
【００１２】具体的には、光電変換半導体素子が実装さ
れない領域に位置するシグナルラインおよびグランドラ
インは間隔として第１の間隔を隔ててそれぞれ延び、光
電変換半導体素子が実装される領域に位置するシグナル
ラインおよびグランドラインは第１の間隔よりも広い第
２の間隔を隔ててそれぞれ延びている。
れない領域に位置するシグナルラインおよびグランドラ
インは間隔として第１の間隔を隔ててそれぞれ延び、光
電変換半導体素子が実装される領域に位置するシグナル
ラインおよびグランドラインは第１の間隔よりも広い第
２の間隔を隔ててそれぞれ延びている。
【００１３】基板に光電変換半導体素子を近づけると、
シグナルラインとグランドラインとの間隔と特性インピ
ーダンスの相関関係は、基板単体の場合と比べてシフト
することになる。このとき、光電変換半導体素子が実装
される領域に位置するシグナルラインおよびグランドラ
インの間隔を第１の間隔よりも広い第２の間隔とするこ
とで、光電変換半導体素子を基板に実装する際の特性イ
ンピーダンスの変動を抑制することができて、特性イン
ピーダンスの値を給電側インピーダンスの値と実質的に
同じ値に設定することができる。
シグナルラインとグランドラインとの間隔と特性インピ
ーダンスの相関関係は、基板単体の場合と比べてシフト
することになる。このとき、光電変換半導体素子が実装
される領域に位置するシグナルラインおよびグランドラ
インの間隔を第１の間隔よりも広い第２の間隔とするこ
とで、光電変換半導体素子を基板に実装する際の特性イ
ンピーダンスの変動を抑制することができて、特性イン
ピーダンスの値を給電側インピーダンスの値と実質的に
同じ値に設定することができる。
【００１４】さらに具体的には、光電変換半導体素子が
実装される領域に位置するシグナルラインは、光電変換
半導体素子が実装されない領域に位置するシグナルライ
ンの幅よりも狭い所定の幅を有していることが好まし
い。
実装される領域に位置するシグナルラインは、光電変換
半導体素子が実装されない領域に位置するシグナルライ
ンの幅よりも狭い所定の幅を有していることが好まし
い。
【００１５】これにより、光電変換半導体素子が実装さ
れる領域ではシグナルラインとグランドラインとの間隔
が光電変換半導体素子が実装されない領域における間隔
よりも実質的に広がることになって、光電変換半導体素
子を基板に実装する際の特性インピーダンスの変動を抑
制することができて、特性インピーダンスの値を給電側
インピーダンスの値と実質的に同じ値に設定することが
できる。
れる領域ではシグナルラインとグランドラインとの間隔
が光電変換半導体素子が実装されない領域における間隔
よりも実質的に広がることになって、光電変換半導体素
子を基板に実装する際の特性インピーダンスの変動を抑
制することができて、特性インピーダンスの値を給電側
インピーダンスの値と実質的に同じ値に設定することが
できる。
【００１６】また具体的には、シグナルラインが延びる
方向に沿ってグランドラインが位置する側とは反対側に
配置され、グランドラインと電気的に接続される他のグ
ランドラインを含み、光電変換半導体素子が実装される
領域に位置するグランドラインと他のグランドラインと
の間隔は、光電変換半導体素子が実装されない領域に位
置するグランドラインと他のグランドラインとの間隔よ
りも広いことが好ましい。
方向に沿ってグランドラインが位置する側とは反対側に
配置され、グランドラインと電気的に接続される他のグ
ランドラインを含み、光電変換半導体素子が実装される
領域に位置するグランドラインと他のグランドラインと
の間隔は、光電変換半導体素子が実装されない領域に位
置するグランドラインと他のグランドラインとの間隔よ
りも広いことが好ましい。
【００１７】この場合にも、光電変換半導体素子が実装
される領域ではシグナルラインとグランドラインとの間
隔が光電変換半導体素子が実装されない領域における間
隔よりも実質的に広がることになって、光電変換半導体
素子を基板に実装する際の特性インピーダンスの変動を
抑制することができて、特性インピーダンスの値を給電
側インピーダンスの値と実質的に同じ値に設定すること
ができる。
される領域ではシグナルラインとグランドラインとの間
隔が光電変換半導体素子が実装されない領域における間
隔よりも実質的に広がることになって、光電変換半導体
素子を基板に実装する際の特性インピーダンスの変動を
抑制することができて、特性インピーダンスの値を給電
側インピーダンスの値と実質的に同じ値に設定すること
ができる。
【００１８】また、シグナルラインが延びる方向に沿っ
てグランドラインが位置する側とは反対側に配置され、
グランドラインと電気的に接続される他のグランドライ
ンを含み、光電変換半導体素子はグランドラインと他の
グランドラインとの間を電気的に接続する電極部を有し
ている場合では、シグナルラインの幅は所定の幅よりも
さらに狭いことが好ましい。
てグランドラインが位置する側とは反対側に配置され、
グランドラインと電気的に接続される他のグランドライ
ンを含み、光電変換半導体素子はグランドラインと他の
グランドラインとの間を電気的に接続する電極部を有し
ている場合では、シグナルラインの幅は所定の幅よりも
さらに狭いことが好ましい。
【００１９】これにより、シグナルラインと電極部との
寄生容量に基づく特性インピーダンスの変動を抑えるこ
とができて、特性インピーダンスの値を給電側インピー
ダンスの値と実質的に同じ値に設定することができる。
寄生容量に基づく特性インピーダンスの変動を抑えるこ
とができて、特性インピーダンスの値を給電側インピー
ダンスの値と実質的に同じ値に設定することができる。
【００２０】また、光電変換半導体素子が実装される領
域に位置するシグナルラインから光電変換半導体素子が
実装されない領域に位置するシグナルラインにかけてそ
の幅が急峻に変化し、幅が急峻に変化する部分に合わせ
て光電変換半導体素子が実装されていることが好まし
い。
域に位置するシグナルラインから光電変換半導体素子が
実装されない領域に位置するシグナルラインにかけてそ
の幅が急峻に変化し、幅が急峻に変化する部分に合わせ
て光電変換半導体素子が実装されていることが好まし
い。
【００２１】これにより、シグナルラインの幅が変化す
る部分に合わせて光電変換半導体素子が基板に実装され
ることで、実装位置が明確になって実装精度が向上する
結果、光電変換半導体素子の実装位置の変動に伴う特性
インピーダンスの変動が抑制されて、光電変換半導体装
置の電気的特性の劣化を防止することができる。
る部分に合わせて光電変換半導体素子が基板に実装され
ることで、実装位置が明確になって実装精度が向上する
結果、光電変換半導体素子の実装位置の変動に伴う特性
インピーダンスの変動が抑制されて、光電変換半導体装
置の電気的特性の劣化を防止することができる。
【００２２】あるいは、光電変換半導体素子が実装され
る領域に位置するシグナルラインから光電変換半導体素
子が実装されない領域に位置するシグナルラインにかけ
てその幅が滑らかに変化することも好ましい。
る領域に位置するシグナルラインから光電変換半導体素
子が実装されない領域に位置するシグナルラインにかけ
てその幅が滑らかに変化することも好ましい。
【００２３】この場合には、シグナルラインにおける反
射が抑制されて反射に伴う不具合を解消することができ
て、光電変換半導体装置の電気的特性の劣化を防止する
ことができる。
射が抑制されて反射に伴う不具合を解消することができ
て、光電変換半導体装置の電気的特性の劣化を防止する
ことができる。
【００２４】さらに、光電変換半導体素子が実装されな
い領域に位置するシグナルラインおよびグランドライン
は同一平面に配置され、光電変換半導体素子が実装され
る領域に位置するシグナルラインおよびグランドライン
はそれぞれ異なる平面に配置されていることが好まし
い。
い領域に位置するシグナルラインおよびグランドライン
は同一平面に配置され、光電変換半導体素子が実装され
る領域に位置するシグナルラインおよびグランドライン
はそれぞれ異なる平面に配置されていることが好まし
い。
【００２５】この場合にも、光電変換半導体素子を基板
に実装する際の特性インピーダンスの変動を大幅に抑制
することができ、光電変換半導体素子を基板に実装した
状態で特性インピーダンスの値が他の２つのインピーダ
ンスと実質的に同じ値になって、光電変換半導体装置の
電気的特性の劣化を防止することができる。
に実装する際の特性インピーダンスの変動を大幅に抑制
することができ、光電変換半導体素子を基板に実装した
状態で特性インピーダンスの値が他の２つのインピーダ
ンスと実質的に同じ値になって、光電変換半導体装置の
電気的特性の劣化を防止することができる。
【００２６】
【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係る光電変換半導体装置につい
て説明する。図１および図２に示すように、本光電変換
半導体装置は、光電変換半導体素子１、ＲＦ信号をその
光電変換半導体素子１に給電するためのコプレナ基板
２、インピーダンス整合用の終端抵抗３および入出力用
の結合光学系（図示せず）を備えている。なお、図２で
は光電変換半導体素子１が省略されている。
て説明する。図１および図２に示すように、本光電変換
半導体装置は、光電変換半導体素子１、ＲＦ信号をその
光電変換半導体素子１に給電するためのコプレナ基板
２、インピーダンス整合用の終端抵抗３および入出力用
の結合光学系（図示せず）を備えている。なお、図２で
は光電変換半導体素子１が省略されている。
【００２７】コプレナ基板２には、シグナルライン４と
グランドライン５とが形成されている。グランドライン
５はシグナルライン４が延びる方向に沿ってシグナルラ
イン４を挟み込むように配置されている。シグナルライ
ン４とグランドライン５とは、インピーダンス整合用の
終端抵抗３を介して電気的に接続されている。シグナル
ライン４とグランドライン５は、たとえば金メッキ等の
導電体から形成されている。
グランドライン５とが形成されている。グランドライン
５はシグナルライン４が延びる方向に沿ってシグナルラ
イン４を挟み込むように配置されている。シグナルライ
ン４とグランドライン５とは、インピーダンス整合用の
終端抵抗３を介して電気的に接続されている。シグナル
ライン４とグランドライン５は、たとえば金メッキ等の
導電体から形成されている。
【００２８】光電変換半導体素子１は、シグナルライン
４とはバンプ電極６ａを介して電気的に接続され、グラ
ンドライン５とはバンプ電極６ｂ、６ｃ、６ｄを介して
電気的に接続されている。なお、コプレナ基板２は、た
とえばアルミナから形成されている。
４とはバンプ電極６ａを介して電気的に接続され、グラ
ンドライン５とはバンプ電極６ｂ、６ｃ、６ｄを介して
電気的に接続されている。なお、コプレナ基板２は、た
とえばアルミナから形成されている。
【００２９】特に、この光電変換半導体装置では、光電
変換半導体素子１が実装される領域に位置するシグナル
ライン４とグランドライン５との間隔Ｗが、光電変換半
導体素子１が実装されない領域に位置するシグナルライ
ン４とグランドライン５との間隔よりも広くなってい
る。
変換半導体素子１が実装される領域に位置するシグナル
ライン４とグランドライン５との間隔Ｗが、光電変換半
導体素子１が実装されない領域に位置するシグナルライ
ン４とグランドライン５との間隔よりも広くなってい
る。
【００３０】あるいは、この光電変換半導体装置では、
光電変換半導体素子１が実装される領域に位置するシグ
ナルライン４の幅が、光電変換半導体素子１が実装され
ない領域に位置するシグナルライン４の幅よりも狭くな
っている。
光電変換半導体素子１が実装される領域に位置するシグ
ナルライン４の幅が、光電変換半導体素子１が実装され
ない領域に位置するシグナルライン４の幅よりも狭くな
っている。
【００３１】次に、本光電変換半導体装置の動作につい
て説明する。図５に示すように、たとえば、光電変換半
導体装置２２における光電変換半導体素子１が光変調器
素子の場合には、光変調器素子では、コプレナ基板２を
経由して印加される変調信号電圧に応じて連続レーザ光
源２１から出射されたレーザ光の吸収量が変化する。
て説明する。図５に示すように、たとえば、光電変換半
導体装置２２における光電変換半導体素子１が光変調器
素子の場合には、光変調器素子では、コプレナ基板２を
経由して印加される変調信号電圧に応じて連続レーザ光
源２１から出射されたレーザ光の吸収量が変化する。
【００３２】すなわち、図６に示すように、コプレナ基
板２に変調信号電圧を印加することで、その電圧と光変
調器素子の光透過特性とに基づいて、光変調器素子から
出射されるレーザ光には変調信号電圧に対応した強度変
調が施されて、強度変調されたレーザ光が出射されるこ
とになる。なお、実際には、光電変換半導体素子は入射
レーザ光の一部を吸収して残りのレーザ光を出射するこ
とになる。
板２に変調信号電圧を印加することで、その電圧と光変
調器素子の光透過特性とに基づいて、光変調器素子から
出射されるレーザ光には変調信号電圧に対応した強度変
調が施されて、強度変調されたレーザ光が出射されるこ
とになる。なお、実際には、光電変換半導体素子は入射
レーザ光の一部を吸収して残りのレーザ光を出射するこ
とになる。
【００３３】このように、本光電変換半導体装置では、
光電変換半導体素子がレーザ光を受光し、変調信号電圧
に基づくレーザ光が光電変換半導体素子から出射される
ことになる。レーザ光の強度が変調されることで、光通
信において信号の変調器として本光電変換半導体装置を
用いることができる。
光電変換半導体素子がレーザ光を受光し、変調信号電圧
に基づくレーザ光が光電変換半導体素子から出射される
ことになる。レーザ光の強度が変調されることで、光通
信において信号の変調器として本光電変換半導体装置を
用いることができる。
【００３４】上述したように、この光電変換半導体装置
では、光電変換半導体素子１が実装される領域における
シグナルライン４の幅あるいはシグナルライン４とグラ
ンドライン５との間隔が、光電変換半導体素子１が実装
されない領域におけるシグナルライン４の幅あるいはシ
グナルライン４とグランドライン５との間隔と異なって
いる。
では、光電変換半導体素子１が実装される領域における
シグナルライン４の幅あるいはシグナルライン４とグラ
ンドライン５との間隔が、光電変換半導体素子１が実装
されない領域におけるシグナルライン４の幅あるいはシ
グナルライン４とグランドライン５との間隔と異なって
いる。
【００３５】このシグナルライン４とグランドライン５
との間隔Ｗあるいはシグナルライン４の幅は、コプレナ
基板２に光電変換半導体素子１を実装した状態でインピ
ーダンス（特性インピーダンス）が給電側インピーダン
スの値になるように設定されている。このことについて
説明する。
との間隔Ｗあるいはシグナルライン４の幅は、コプレナ
基板２に光電変換半導体素子１を実装した状態でインピ
ーダンス（特性インピーダンス）が給電側インピーダン
スの値になるように設定されている。このことについて
説明する。
【００３６】まず、基本的にインピーダンスは電流、電
圧とは次のような関係にある。すなわち、図３に示すよ
うに、インピーダンスＺのブラックボックスに電流Ｉを
流す場合、両端間の電圧ＶはインピーダンスＺと電流Ｉ
との積で表される。
圧とは次のような関係にある。すなわち、図３に示すよ
うに、インピーダンスＺのブラックボックスに電流Ｉを
流す場合、両端間の電圧ＶはインピーダンスＺと電流Ｉ
との積で表される。
【００３７】光電変換半導体装置の場合、図４に示すよ
うに、インピーダンスとしては、コプレナ基板２に給電
する給電部２０側のインピーダンス、コプレナ基板２に
基づくインピーダンスおよび終端抵抗に基づくインピー
ダンスの３つのインピーダンスがある。
うに、インピーダンスとしては、コプレナ基板２に給電
する給電部２０側のインピーダンス、コプレナ基板２に
基づくインピーダンスおよび終端抵抗に基づくインピー
ダンスの３つのインピーダンスがある。
【００３８】これら３つのインピーダンスの値が異なっ
ていると、結果的に光電変換半導体装置の電気的特性が
劣化するため、各インピーダンスの値は同じ値になるよ
うに設計される。つまり、インピーダンスの整合性が保
たれるように設計される。３つのインピーダンスのうち
特性インピーダンスは、コプレナ基板２の誘電率、厚
さ、シグナルライン４の幅およびシグナルライン４とグ
ランドライン５の間隔によって決定される。
ていると、結果的に光電変換半導体装置の電気的特性が
劣化するため、各インピーダンスの値は同じ値になるよ
うに設計される。つまり、インピーダンスの整合性が保
たれるように設計される。３つのインピーダンスのうち
特性インピーダンスは、コプレナ基板２の誘電率、厚
さ、シグナルライン４の幅およびシグナルライン４とグ
ランドライン５の間隔によって決定される。
【００３９】特にこの光電変換半導体装置では、上記の
ように光電変換半導体素子が実装される領域におけるシ
グナルライン４の幅をより狭めるか、あるいは、シグナ
ルライン４とグランドライン５との間隔をより広げるこ
とで、光電変換半導体素子１をコプレナ基板２に実装す
る際の特性インピーダンスの変動を大幅に抑制すること
ができる。
ように光電変換半導体素子が実装される領域におけるシ
グナルライン４の幅をより狭めるか、あるいは、シグナ
ルライン４とグランドライン５との間隔をより広げるこ
とで、光電変換半導体素子１をコプレナ基板２に実装す
る際の特性インピーダンスの変動を大幅に抑制すること
ができる。
【００４０】これについてさらに詳しく説明する。たと
えば、コプレナ基板として厚さ０．２５４ｍｍのアルミ
ナ（誘電率約１０）を用い、シグナルラインの幅を８０
μｍに設定した場合、シグナルラインとグランドライン
との間隔と特性インピーダンスには、図７におけるグラ
フＡに示すような相関関係がある。
えば、コプレナ基板として厚さ０．２５４ｍｍのアルミ
ナ（誘電率約１０）を用い、シグナルラインの幅を８０
μｍに設定した場合、シグナルラインとグランドライン
との間隔と特性インピーダンスには、図７におけるグラ
フＡに示すような相関関係がある。
【００４１】したがって、光電変換半導体装置の特性イ
ンピーダンスの値を給電側インピーダンスの値と実質的
に同じ値にするには、この相関関係に基づいてシグナル
ラインとグランドラインとの間隔を決めればよいことに
なる。
ンピーダンスの値を給電側インピーダンスの値と実質的
に同じ値にするには、この相関関係に基づいてシグナル
ラインとグランドラインとの間隔を決めればよいことに
なる。
【００４２】ところが、コプレナ基板に光電変換半導体
素子を近づけると、シグナルラインとグランドラインと
の間隔と特性インピーダンスの相関関係が、図７のグラ
フＢに示すように変化する。
素子を近づけると、シグナルラインとグランドラインと
の間隔と特性インピーダンスの相関関係が、図７のグラ
フＢに示すように変化する。
【００４３】したがって、光電変換半導体装置における
特性インピーダンスの値を給電側インピーダンスの値に
合わせるためには、シグナルラインとグランドラインと
の間隔をより広げればよいことになる。
特性インピーダンスの値を給電側インピーダンスの値に
合わせるためには、シグナルラインとグランドラインと
の間隔をより広げればよいことになる。
【００４４】その結果、光電変換半導体素子１をコプレ
ナ基板２に実装した状態で特性インピーダンスの値が他
の２つのインピーダンスと実質的に同じ値になって、光
電変換半導体装置の電気的特性の劣化を防止することが
できる。
ナ基板２に実装した状態で特性インピーダンスの値が他
の２つのインピーダンスと実質的に同じ値になって、光
電変換半導体装置の電気的特性の劣化を防止することが
できる。
【００４５】実施の形態２ 本発明の実施の形態２に係る光電変換半導体装置につい
て説明する。本光電変換半導体装置では、図８に示すよ
うに、光電変換半導体素子１が実装される領域に位置す
るシグナルライン４とグランドライン５との間隔Ｗが、
光電変換半導体素子１が実装されない領域に位置するシ
グナルライン４とグランドライン５との間隔よりも広く
なっているが、光電変換半導体素子１が実装される領域
に位置するシグナルライン４の幅は、光電変換半導体素
子１が実装されない領域に位置するシグナルライン４の
幅と実質的に同じである。
て説明する。本光電変換半導体装置では、図８に示すよ
うに、光電変換半導体素子１が実装される領域に位置す
るシグナルライン４とグランドライン５との間隔Ｗが、
光電変換半導体素子１が実装されない領域に位置するシ
グナルライン４とグランドライン５との間隔よりも広く
なっているが、光電変換半導体素子１が実装される領域
に位置するシグナルライン４の幅は、光電変換半導体素
子１が実装されない領域に位置するシグナルライン４の
幅と実質的に同じである。
【００４６】なお、これ以外の構成については実施の形
態１において説明した図１に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
態１において説明した図１に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
【００４７】この光電変換半導体装置においては、前述
したように、光電変換半導体素子１が実装される領域に
おけるシグナルライン４とグランドライン５との間隔を
より広げることで、光電変換半導体素子１をコプレナ基
板２に実装する際の特性インピーダンスの変動を大幅に
抑制することができる。
したように、光電変換半導体素子１が実装される領域に
おけるシグナルライン４とグランドライン５との間隔を
より広げることで、光電変換半導体素子１をコプレナ基
板２に実装する際の特性インピーダンスの変動を大幅に
抑制することができる。
【００４８】特にこの光電変換半導体装置の場合、光電
変換半導体素子１が実装される領域に位置するシグナル
ライン４の幅が光電変換半導体素子１が実装されない領
域に位置するシグナルライン４の幅と実質的に同じであ
り、シグナルライン４の幅が狭められていないことで、
特性インピーダンスのばらつきを抑制することができ
る。
変換半導体素子１が実装される領域に位置するシグナル
ライン４の幅が光電変換半導体素子１が実装されない領
域に位置するシグナルライン４の幅と実質的に同じであ
り、シグナルライン４の幅が狭められていないことで、
特性インピーダンスのばらつきを抑制することができ
る。
【００４９】これについて説明する。シグナルラインの
種々の幅に対して、シグナルラインとグランドラインと
の間隔と特性インピーダンスには、図９に示すような相
関関係がある。図９に示すように、シグナルラインの幅
が狭くなるにしたがって、シグナルラインとグランドラ
インとの間隔と特性インピーダンスの相関関係を示すグ
ラフの傾きが急峻になる傾向があるため、コプレナ基板
の製造誤差に伴って特性インピーダンスの値が大きくば
らつくことが想定される。
種々の幅に対して、シグナルラインとグランドラインと
の間隔と特性インピーダンスには、図９に示すような相
関関係がある。図９に示すように、シグナルラインの幅
が狭くなるにしたがって、シグナルラインとグランドラ
インとの間隔と特性インピーダンスの相関関係を示すグ
ラフの傾きが急峻になる傾向があるため、コプレナ基板
の製造誤差に伴って特性インピーダンスの値が大きくば
らつくことが想定される。
【００５０】そこで、シグナルライン４の幅を狭めるこ
となくシグナルライン４とグランドライン５との間隔を
広げることで、このような、コプレナ基板の製造誤差に
伴う特性インピーダンスのばらつきを抑えて、特性イン
ピーダンスを給電側インピーダンスの値と実質的に同じ
値に設定することができる。
となくシグナルライン４とグランドライン５との間隔を
広げることで、このような、コプレナ基板の製造誤差に
伴う特性インピーダンスのばらつきを抑えて、特性イン
ピーダンスを給電側インピーダンスの値と実質的に同じ
値に設定することができる。
【００５１】その結果、光電変換半導体素子１をコプレ
ナ基板２に実装した状態で特性インピーダンスの値が他
の２つのインピーダンスと実質的に同じ値になって、光
電変換半導体装置の電気的特性の劣化を防止することが
できる。
ナ基板２に実装した状態で特性インピーダンスの値が他
の２つのインピーダンスと実質的に同じ値になって、光
電変換半導体装置の電気的特性の劣化を防止することが
できる。
【００５２】実施の形態３ 本発明の実施の形態３に係る光電変換半導体装置につい
て説明する。コプレナ基板に実装される光電変換半導体
素子においては、グランドラインに接触するバンプ電極
間を電気的に接続する給電電極が設けられた形態のもの
がある。ここでは、そのような給電電極を有する光電変
換半導体素子を含む光電変換半導体装置について説明す
る。
て説明する。コプレナ基板に実装される光電変換半導体
素子においては、グランドラインに接触するバンプ電極
間を電気的に接続する給電電極が設けられた形態のもの
がある。ここでは、そのような給電電極を有する光電変
換半導体素子を含む光電変換半導体装置について説明す
る。
【００５３】図１０に示すように、この光電変換半導体
装置では、光電変換半導体素子１が実装される領域に位
置するシグナルライン４とグランドライン５との間隔Ｗ
が、光電変換半導体素子１が実装されない領域に位置す
るシグナルライン４とグランドライン５との間隔よりも
広くなっており、光電変換半導体素子１が実装される領
域に位置するシグナルライン４の幅が、光電変換半導体
素子１が実装されない領域に位置するシグナルライン４
の幅よりも狭くなっている。
装置では、光電変換半導体素子１が実装される領域に位
置するシグナルライン４とグランドライン５との間隔Ｗ
が、光電変換半導体素子１が実装されない領域に位置す
るシグナルライン４とグランドライン５との間隔よりも
広くなっており、光電変換半導体素子１が実装される領
域に位置するシグナルライン４の幅が、光電変換半導体
素子１が実装されない領域に位置するシグナルライン４
の幅よりも狭くなっている。
【００５４】なお、これ以外の構成については実施の形
態１において説明した図１に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
態１において説明した図１に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
【００５５】特に、この光電変換半導体素子のように給
電電極７を有している場合、光電変換半導体素子をコプ
レナ基板２に実装するとシグナルライン４と給電電極７
との間に寄生容量が生じることになる。このため、この
寄生容量に起因して光電変換半導体素子１をコプレナ基
板２に実装する際に、特性インピーダンスが給電側イン
ピーダンスの値からずれてしまい、光電変換半導体装置
の電気的特性が劣化することが想定される。
電電極７を有している場合、光電変換半導体素子をコプ
レナ基板２に実装するとシグナルライン４と給電電極７
との間に寄生容量が生じることになる。このため、この
寄生容量に起因して光電変換半導体素子１をコプレナ基
板２に実装する際に、特性インピーダンスが給電側イン
ピーダンスの値からずれてしまい、光電変換半導体装置
の電気的特性が劣化することが想定される。
【００５６】そこで、この光電変換半導体素子１が実装
される領域に位置するシグナルライン４の幅をより狭め
ることで、シグナルライン４と給電電極７との間の寄生
容量を低減することができ、光電変換半導体素子１をコ
プレナ基板２に実装する際の特性インピーダンスの変動
を効果的に抑制して、光電変換半導体装置の電気的特性
の劣化を抑制することができる。
される領域に位置するシグナルライン４の幅をより狭め
ることで、シグナルライン４と給電電極７との間の寄生
容量を低減することができ、光電変換半導体素子１をコ
プレナ基板２に実装する際の特性インピーダンスの変動
を効果的に抑制して、光電変換半導体装置の電気的特性
の劣化を抑制することができる。
【００５７】特に、実施の形態１において説明した給電
電極を有しない光電変換半導体素子を含む光電変換半導
体装置の場合と比べると、本光電変換半導体装置ではシ
グナルライン４と給電電極７との間の寄生容量を低減し
なければならないため、シグナルライン４の幅をより狭
めることが望ましい。
電極を有しない光電変換半導体素子を含む光電変換半導
体装置の場合と比べると、本光電変換半導体装置ではシ
グナルライン４と給電電極７との間の寄生容量を低減し
なければならないため、シグナルライン４の幅をより狭
めることが望ましい。
【００５８】なお、この光電変換半導体装置では、終端
抵抗３は光電変換半導体素子１が実装される領域に配置
していないことで、終端抵抗３によって発生する熱が直
接光電変換半導体素子１に伝わるのが抑制されて、熱に
よる影響を低減することができる。
抵抗３は光電変換半導体素子１が実装される領域に配置
していないことで、終端抵抗３によって発生する熱が直
接光電変換半導体素子１に伝わるのが抑制されて、熱に
よる影響を低減することができる。
【００５９】実施の形態４ 本発明の実施の形態４に係る光電変換半導体装置につい
て説明する。本光電変換半導体装置では、図１１に示す
ように、光電変換半導体素子が給電電極を有し、光電変
換半導体素子１が実装される領域に位置するシグナルラ
イン４の幅が、光電変換半導体素子１が実装されない領
域に位置するシグナルライン４の幅と実質的に同じであ
り、光電変換半導体素子１が実装される領域に位置する
シグナルライン４とグランドライン５との間隔Ｗが、光
電変換半導体素子１が実装されない領域に位置するシグ
ナルライン４とグランドライン５との間隔よりも広い。
て説明する。本光電変換半導体装置では、図１１に示す
ように、光電変換半導体素子が給電電極を有し、光電変
換半導体素子１が実装される領域に位置するシグナルラ
イン４の幅が、光電変換半導体素子１が実装されない領
域に位置するシグナルライン４の幅と実質的に同じであ
り、光電変換半導体素子１が実装される領域に位置する
シグナルライン４とグランドライン５との間隔Ｗが、光
電変換半導体素子１が実装されない領域に位置するシグ
ナルライン４とグランドライン５との間隔よりも広い。
【００６０】なお、これ以外の構成については実施の形
態１において説明した図８に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
態１において説明した図８に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
【００６１】この光電変換半導体装置では、実施の形態
２において説明したように、シグナルライン４の幅を狭
めることなくシグナルライン４とグランドライン５との
間隔を広げることで、コプレナ基板の製造誤差に伴う特
性インピーダンスのばらつきを抑えて、特性インピーダ
ンスを給電側インピーダンスの値と実質的に同じ値に設
定することができる。
２において説明したように、シグナルライン４の幅を狭
めることなくシグナルライン４とグランドライン５との
間隔を広げることで、コプレナ基板の製造誤差に伴う特
性インピーダンスのばらつきを抑えて、特性インピーダ
ンスを給電側インピーダンスの値と実質的に同じ値に設
定することができる。
【００６２】また、実施の形態３において説明したよう
に、シグナルライン４と給電電極７との間に生じる寄生
容量に起因して光電変換半導体素子１をコプレナ基板２
に実装する際に、特性インピーダンスが給電側インピー
ダンスの値からずれてしまうことが想定される。
に、シグナルライン４と給電電極７との間に生じる寄生
容量に起因して光電変換半導体素子１をコプレナ基板２
に実装する際に、特性インピーダンスが給電側インピー
ダンスの値からずれてしまうことが想定される。
【００６３】しかし、この光電変換半導体装置では、実
施の形態２の場合よりもシグナルライン４とグランドラ
イン５との間隔をより広く設定することで、光電変換半
導体素子１をコプレナ基板２に実装する際の特性インピ
ーダンスの変動が効果的に抑制されて、光電変換半導体
装置の電気的特性の劣化を抑制することができる。
施の形態２の場合よりもシグナルライン４とグランドラ
イン５との間隔をより広く設定することで、光電変換半
導体素子１をコプレナ基板２に実装する際の特性インピ
ーダンスの変動が効果的に抑制されて、光電変換半導体
装置の電気的特性の劣化を抑制することができる。
【００６４】また、この光電変換半導体装置では、終端
抵抗３は光電変換半導体素子１が実装される領域に配置
していないことで、終端抵抗３によって発生する熱が直
接光電変換半導体素子１に伝わるのが抑制されて、熱に
よる影響を低減することができる。
抵抗３は光電変換半導体素子１が実装される領域に配置
していないことで、終端抵抗３によって発生する熱が直
接光電変換半導体素子１に伝わるのが抑制されて、熱に
よる影響を低減することができる。
【００６５】実施の形態５ 本発明の実施の形態５に係る光電変換半導体装置につい
て説明する。この光電変換半導体装置では、図１２に示
すように、光電変換半導体素子１が実装される領域に位
置するシグナルライン４とグランドライン５との間隔Ｗ
が、光電変換半導体素子１が実装されない領域に位置す
るシグナルライン４とグランドライン５との間隔よりも
広く、光電変換半導体素子１が実装される領域に位置す
るシグナルライン４の幅が、光電変換半導体素子１が実
装されない領域に位置するシグナルライン４の幅よりも
狭くなっている。
て説明する。この光電変換半導体装置では、図１２に示
すように、光電変換半導体素子１が実装される領域に位
置するシグナルライン４とグランドライン５との間隔Ｗ
が、光電変換半導体素子１が実装されない領域に位置す
るシグナルライン４とグランドライン５との間隔よりも
広く、光電変換半導体素子１が実装される領域に位置す
るシグナルライン４の幅が、光電変換半導体素子１が実
装されない領域に位置するシグナルライン４の幅よりも
狭くなっている。
【００６６】そして、この光電変換半導体装置では、シ
グナルライン４の幅が変化する部分が光電変換半導体素
子１のコプレナ基板２への実装の際のマーキングに利用
されている。すなわち、シグナルライン４の幅が変化す
る部分に合わせて光電変換半導体素子１がコプレナ基板
２に実装されることで、実装位置が明確になって、実装
精度が向上する。
グナルライン４の幅が変化する部分が光電変換半導体素
子１のコプレナ基板２への実装の際のマーキングに利用
されている。すなわち、シグナルライン４の幅が変化す
る部分に合わせて光電変換半導体素子１がコプレナ基板
２に実装されることで、実装位置が明確になって、実装
精度が向上する。
【００６７】その結果、光電変換半導体素子１の実装位
置の変動に伴う特性インピーダンスの変動が抑制され
て、光電変換半導体装置の電気的特性の劣化を防止する
ことができる。
置の変動に伴う特性インピーダンスの変動が抑制され
て、光電変換半導体装置の電気的特性の劣化を防止する
ことができる。
【００６８】実施の形態６ 本発明の実施の形態６に係る光電変換半導体装置につい
て説明する。本光電変換半導体装置では、図１３および
図１４に示すように、光電変換半導体素子１が実装され
る領域において、コプレナ基板２の部分に窪み８が形成
されている。その窪み８にシグナルライン４が形成され
ることで、光電変換半導体素子１が実装される領域にお
いて、シグナルライン４とグランドライン５とがそれぞ
れ異なる面に形成されることになる。
て説明する。本光電変換半導体装置では、図１３および
図１４に示すように、光電変換半導体素子１が実装され
る領域において、コプレナ基板２の部分に窪み８が形成
されている。その窪み８にシグナルライン４が形成され
ることで、光電変換半導体素子１が実装される領域にお
いて、シグナルライン４とグランドライン５とがそれぞ
れ異なる面に形成されることになる。
【００６９】そして、光電変換半導体素子１が実装され
る領域に位置するシグナルライン４の幅は、光電変換半
導体素子１が実装されない領域に位置するシグナルライ
ン４の幅と実質的に同じである。
る領域に位置するシグナルライン４の幅は、光電変換半
導体素子１が実装されない領域に位置するシグナルライ
ン４の幅と実質的に同じである。
【００７０】なお、これ以外については実施の形態４に
おいて説明した図１１に示す光電変換半導体装置と実質
的に同様なので、同一部材には同一符号を付しその説明
を省略する。
おいて説明した図１１に示す光電変換半導体装置と実質
的に同様なので、同一部材には同一符号を付しその説明
を省略する。
【００７１】コプレナ基板２においては、シグナルライ
ン４とグランドライン５とによって電界が閉じ込められ
ることになる。このため、シグナルライン４とグランド
ライン５とがそれぞれ形成される面の位置関係によって
もコプレナ基板の特性インピーダンスが決められる。
ン４とグランドライン５とによって電界が閉じ込められ
ることになる。このため、シグナルライン４とグランド
ライン５とがそれぞれ形成される面の位置関係によって
もコプレナ基板の特性インピーダンスが決められる。
【００７２】そこで、この光電変換半導体装置では、こ
の性質を利用して光電変換半導体素子が実装される領域
にシグナルライン４を形成する面と、グランドライン５
を形成する面とを異ならせることによって、光電変換半
導体素子１をコプレナ基板２に実装する際の特性インピ
ーダンスの変動を大幅に抑制することができる。
の性質を利用して光電変換半導体素子が実装される領域
にシグナルライン４を形成する面と、グランドライン５
を形成する面とを異ならせることによって、光電変換半
導体素子１をコプレナ基板２に実装する際の特性インピ
ーダンスの変動を大幅に抑制することができる。
【００７３】その結果、光電変換半導体素子１をコプレ
ナ基板２に実装した状態で特性インピーダンスの値が他
の２つのインピーダンスと実質的に同じ値になって、光
電変換半導体装置の電気的特性の劣化を防止することが
できる。
ナ基板２に実装した状態で特性インピーダンスの値が他
の２つのインピーダンスと実質的に同じ値になって、光
電変換半導体装置の電気的特性の劣化を防止することが
できる。
【００７４】なお、この実施の形態では、シグナルライ
ン４を窪み８に形成させたが、反対にグランドライン５
を窪みに形成させるようにしてもよい。
ン４を窪み８に形成させたが、反対にグランドライン５
を窪みに形成させるようにしてもよい。
【００７５】実施の形態７ 本発明の実施の形態７に係る光電変換半導体装置につい
て説明する。前述した光電変換半導体装置においては、
シグナルラインの幅を変える場合には比較的急峻にその
幅を変える場合について説明した。
て説明する。前述した光電変換半導体装置においては、
シグナルラインの幅を変える場合には比較的急峻にその
幅を変える場合について説明した。
【００７６】この光電変換半導体装置では、図１５に示
すように、シグナルライン４において幅の広い部分から
幅の狭い部分にかけて滑らかにその幅が変化し、光電変
換半導体素子が実装される領域におけるシグナルライン
４の幅は光電変換半導体素子１が実装されない領域のシ
グナルライン４の幅よりも狭くなっている。
すように、シグナルライン４において幅の広い部分から
幅の狭い部分にかけて滑らかにその幅が変化し、光電変
換半導体素子が実装される領域におけるシグナルライン
４の幅は光電変換半導体素子１が実装されない領域のシ
グナルライン４の幅よりも狭くなっている。
【００７７】なお、これ以外の構成については実施の形
態１において説明した図１に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
態１において説明した図１に示す光電変換半導体装置の
同様なので、同一部材には同一符号を付しその説明を省
略する。
【００７８】ＡＣ信号をコプレナ基板２に印加した場
合、反射により印加した信号の一部が戻ってくることに
なる。たとえば、反射の程度が３ｄＢ（５０％）である
と仮定すると、３Ｖ印加した場合には１．５Ｖ分が反射
によって戻ってくることになって、実質的には１．５Ｖ
しか印加されていない状態になる。
合、反射により印加した信号の一部が戻ってくることに
なる。たとえば、反射の程度が３ｄＢ（５０％）である
と仮定すると、３Ｖ印加した場合には１．５Ｖ分が反射
によって戻ってくることになって、実質的には１．５Ｖ
しか印加されていない状態になる。
【００７９】また、コプレナ基板等により特定の周波数
だけ反射が大きくなったりあるいはその反対に小さくな
る場合がある。その場合にはその特定の周波数だけ印加
電圧が低下したりあるいは上昇して、光電変換後の信号
が劣化するという不具合が生じることになる。
だけ反射が大きくなったりあるいはその反対に小さくな
る場合がある。その場合にはその特定の周波数だけ印加
電圧が低下したりあるいは上昇して、光電変換後の信号
が劣化するという不具合が生じることになる。
【００８０】そこで、シグナルライン４において幅の広
い部分から幅の狭い部分にかけて滑らかにその幅を変化
させることで、シグナルラインにおける反射が抑制され
て上述した不具合を解消することができて、光電変換半
導体装置の電気的特性の劣化を防止することができる。
い部分から幅の狭い部分にかけて滑らかにその幅を変化
させることで、シグナルラインにおける反射が抑制され
て上述した不具合を解消することができて、光電変換半
導体装置の電気的特性の劣化を防止することができる。
【００８１】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【００８２】
【発明の効果】本発明に係る光電変換半導体装置によれ
ば、光電変換半導体素子が実装される領域に位置するシ
グナルラインおよびグランドラインの配置関係が、光電
変換半導体素子が実装されない領域に位置するシグナル
ラインおよびグランドラインの配置関係と異なっている
ことで、光電変換半導体素子を基板に実装する際のイン
ピーダンスの変動が抑制されてインピーダンスを給電部
のインピーダンスと実質的に同じインピーダンスに設定
することができる。その結果、光電変換半導体装置にお
ける電気的特性の劣化を防止することができる。
ば、光電変換半導体素子が実装される領域に位置するシ
グナルラインおよびグランドラインの配置関係が、光電
変換半導体素子が実装されない領域に位置するシグナル
ラインおよびグランドラインの配置関係と異なっている
ことで、光電変換半導体素子を基板に実装する際のイン
ピーダンスの変動が抑制されてインピーダンスを給電部
のインピーダンスと実質的に同じインピーダンスに設定
することができる。その結果、光電変換半導体装置にお
ける電気的特性の劣化を防止することができる。
【００８３】具体的には、光電変換半導体素子が実装さ
れない領域に位置するシグナルラインおよびグランドラ
インは間隔として第１の間隔を隔ててそれぞれ延び、光
電変換半導体素子が実装される領域に位置するシグナル
ラインおよびグランドラインは第１の間隔よりも広い第
２の間隔を隔ててそれぞれ延びている。
れない領域に位置するシグナルラインおよびグランドラ
インは間隔として第１の間隔を隔ててそれぞれ延び、光
電変換半導体素子が実装される領域に位置するシグナル
ラインおよびグランドラインは第１の間隔よりも広い第
２の間隔を隔ててそれぞれ延びている。
【００８４】基板に光電変換半導体素子を近づけると、
シグナルラインとグランドラインとの間隔と特性インピ
ーダンスの相関関係は、基板単体の場合と比べてシフト
することになる。このとき、光電変換半導体素子が実装
される領域に位置するシグナルラインおよびグランドラ
インの間隔を第１の間隔よりも広い第２の間隔とするこ
とで、光電変換半導体素子を基板に実装する際の特性イ
ンピーダンスの変動を抑制することができて、特性イン
ピーダンスの値を給電側インピーダンスの値と実質的に
同じ値に設定することができる。
シグナルラインとグランドラインとの間隔と特性インピ
ーダンスの相関関係は、基板単体の場合と比べてシフト
することになる。このとき、光電変換半導体素子が実装
される領域に位置するシグナルラインおよびグランドラ
インの間隔を第１の間隔よりも広い第２の間隔とするこ
とで、光電変換半導体素子を基板に実装する際の特性イ
ンピーダンスの変動を抑制することができて、特性イン
ピーダンスの値を給電側インピーダンスの値と実質的に
同じ値に設定することができる。
【００８５】さらに具体的には、光電変換半導体素子が
実装される領域に位置するシグナルラインは、光電変換
半導体素子が実装されない領域に位置するシグナルライ
ンの幅よりも狭い所定の幅を有していることで、光電変
換半導体素子が実装される領域ではシグナルラインとグ
ランドラインとの間隔が光電変換半導体素子が実装され
ない領域における間隔よりも実質的に広がることになっ
て、光電変換半導体素子を基板に実装する際の特性イン
ピーダンスの変動を抑制することができて、特性インピ
ーダンスの値を給電側インピーダンスの値と実質的に同
じ値に設定することができる。
実装される領域に位置するシグナルラインは、光電変換
半導体素子が実装されない領域に位置するシグナルライ
ンの幅よりも狭い所定の幅を有していることで、光電変
換半導体素子が実装される領域ではシグナルラインとグ
ランドラインとの間隔が光電変換半導体素子が実装され
ない領域における間隔よりも実質的に広がることになっ
て、光電変換半導体素子を基板に実装する際の特性イン
ピーダンスの変動を抑制することができて、特性インピ
ーダンスの値を給電側インピーダンスの値と実質的に同
じ値に設定することができる。
【００８６】また具体的には、シグナルラインが延びる
方向に沿ってグランドラインが位置する側とは反対側に
配置され、グランドラインと電気的に接続される他のグ
ランドラインを含み、光電変換半導体素子が実装される
領域に位置するグランドラインと他のグランドラインと
の間隔は、光電変換半導体素子が実装されない領域に位
置するグランドラインと他のグランドラインとの間隔よ
りも広いことで、この場合にも、光電変換半導体素子が
実装される領域ではシグナルラインとグランドラインと
の間隔が光電変換半導体素子が実装されない領域におけ
る間隔よりも実質的に広がることになって、光電変換半
導体素子を基板に実装する際の特性インピーダンスの変
動を抑制することができて、特性インピーダンスの値を
給電側インピーダンスの値と実質的に同じ値に設定する
ことができる。
方向に沿ってグランドラインが位置する側とは反対側に
配置され、グランドラインと電気的に接続される他のグ
ランドラインを含み、光電変換半導体素子が実装される
領域に位置するグランドラインと他のグランドラインと
の間隔は、光電変換半導体素子が実装されない領域に位
置するグランドラインと他のグランドラインとの間隔よ
りも広いことで、この場合にも、光電変換半導体素子が
実装される領域ではシグナルラインとグランドラインと
の間隔が光電変換半導体素子が実装されない領域におけ
る間隔よりも実質的に広がることになって、光電変換半
導体素子を基板に実装する際の特性インピーダンスの変
動を抑制することができて、特性インピーダンスの値を
給電側インピーダンスの値と実質的に同じ値に設定する
ことができる。
【００８７】また、シグナルラインが延びる方向に沿っ
てグランドラインが位置する側とは反対側に配置され、
グランドラインと電気的に接続される他のグランドライ
ンを含み、光電変換半導体素子はグランドラインと他の
グランドラインとの間を電気的に接続する電極部を有し
ている場合では、シグナルラインの幅は所定の幅よりも
さらに狭いことが好ましく、これにより、シグナルライ
ンと電極部との寄生容量に基づく特性インピーダンスの
変動を抑えることができて、特性インピーダンスの値を
給電側インピーダンスの値と実質的に同じ値に設定する
ことができる。
てグランドラインが位置する側とは反対側に配置され、
グランドラインと電気的に接続される他のグランドライ
ンを含み、光電変換半導体素子はグランドラインと他の
グランドラインとの間を電気的に接続する電極部を有し
ている場合では、シグナルラインの幅は所定の幅よりも
さらに狭いことが好ましく、これにより、シグナルライ
ンと電極部との寄生容量に基づく特性インピーダンスの
変動を抑えることができて、特性インピーダンスの値を
給電側インピーダンスの値と実質的に同じ値に設定する
ことができる。
【００８８】また、光電変換半導体素子が実装される領
域に位置するシグナルラインから光電変換半導体素子が
実装されない領域に位置するシグナルラインにかけてそ
の幅が急峻に変化し、幅が急峻に変化する部分に合わせ
て光電変換半導体素子が実装されていることが好まし
く、これにより、シグナルラインの幅が変化する部分に
合わせて光電変換半導体素子が基板に実装されること
で、実装位置が明確になって実装精度が向上する結果、
光電変換半導体素子の実装位置の変動に伴う特性インピ
ーダンスの変動が抑制されて、光電変換半導体装置の電
気的特性の劣化を防止することができる。
域に位置するシグナルラインから光電変換半導体素子が
実装されない領域に位置するシグナルラインにかけてそ
の幅が急峻に変化し、幅が急峻に変化する部分に合わせ
て光電変換半導体素子が実装されていることが好まし
く、これにより、シグナルラインの幅が変化する部分に
合わせて光電変換半導体素子が基板に実装されること
で、実装位置が明確になって実装精度が向上する結果、
光電変換半導体素子の実装位置の変動に伴う特性インピ
ーダンスの変動が抑制されて、光電変換半導体装置の電
気的特性の劣化を防止することができる。
【００８９】あるいは、光電変換半導体素子が実装され
る領域に位置するシグナルラインから光電変換半導体素
子が実装されない領域に位置するシグナルラインにかけ
てその幅が滑らかに変化することも好ましく、この場合
には、シグナルラインにおける反射が抑制されて反射に
伴う不具合を解消することができて、光電変換半導体装
置の電気的特性の劣化を防止することができる。
る領域に位置するシグナルラインから光電変換半導体素
子が実装されない領域に位置するシグナルラインにかけ
てその幅が滑らかに変化することも好ましく、この場合
には、シグナルラインにおける反射が抑制されて反射に
伴う不具合を解消することができて、光電変換半導体装
置の電気的特性の劣化を防止することができる。
【００９０】さらに、光電変換半導体素子が実装されな
い領域に位置するシグナルラインおよびグランドライン
は同一平面に配置され、光電変換半導体素子が実装され
る領域に位置するシグナルラインおよびグランドライン
はそれぞれ異なる平面に配置されていることが好まし
く、この場合にも、光電変換半導体素子を基板に実装す
る際の特性インピーダンスの変動を大幅に抑制すること
ができ、光電変換半導体素子を基板に実装した状態で特
性インピーダンスの値が他の２つのインピーダンスと実
質的に同じ値になって、光電変換半導体装置の電気的特
性の劣化を防止することができる。
い領域に位置するシグナルラインおよびグランドライン
は同一平面に配置され、光電変換半導体素子が実装され
る領域に位置するシグナルラインおよびグランドライン
はそれぞれ異なる平面に配置されていることが好まし
く、この場合にも、光電変換半導体素子を基板に実装す
る際の特性インピーダンスの変動を大幅に抑制すること
ができ、光電変換半導体素子を基板に実装した状態で特
性インピーダンスの値が他の２つのインピーダンスと実
質的に同じ値になって、光電変換半導体装置の電気的特
性の劣化を防止することができる。
【図１】 本発明の実施の形態１に係る光電変換半導体
装置の一平面図である。
装置の一平面図である。
【図２】 同実施の形態において、図１に示す光電変換
半導体装置の断面線ＩＩ−ＩＩにおける一断面図であ
る。
半導体装置の断面線ＩＩ−ＩＩにおける一断面図であ
る。
【図３】 同実施の形態において、コプレナ基板のイン
ピーダンスを説明するためのブロック図である。
ピーダンスを説明するためのブロック図である。
【図４】 同実施の形態において、コプレナ基板のイン
ピーダンスを説明するための各部の構成を示す図であ
る。
ピーダンスを説明するための各部の構成を示す図であ
る。
【図５】 同実施の形態において、光電変換半導体装置
の動作を説明するためのブロック図である。
の動作を説明するためのブロック図である。
【図６】 同実施の形態において、光電変換半導体装置
の動作を説明するための、半導体素子の出力光強度の光
透過特性および変調信号の依存性を示す図である。
の動作を説明するための、半導体素子の出力光強度の光
透過特性および変調信号の依存性を示す図である。
【図７】 同実施の形態において、シグナルラインとグ
ランドラインとの間隔と特性インピーダンスの相関関係
を示すグラフである。
ランドラインとの間隔と特性インピーダンスの相関関係
を示すグラフである。
【図８】 本発明の実施の形態２に係る光電変換半導体
装置の一平面図である。
装置の一平面図である。
【図９】 同実施の形態において、種々のシグナルライ
ンの幅に対するシグナルラインとグランドラインとの間
隔と特性インピーダンスの相関関係を示すグラフであ
る。
ンの幅に対するシグナルラインとグランドラインとの間
隔と特性インピーダンスの相関関係を示すグラフであ
る。
【図１０】 本発明の実施の形態３に係る光電変換半導
体装置の一平面図である。
体装置の一平面図である。
【図１１】 本発明の実施の形態４に係る光電変換半導
体装置の一平面図である。
体装置の一平面図である。
【図１２】 本発明の実施の形態５に係る光電変換半導
体装置の一平面図である。
体装置の一平面図である。
【図１３】 本発明の実施の形態６に係る光電変換半導
体装置の一平面図である。
体装置の一平面図である。
【図１４】 同実施の形態において、図１３に示す光電
変換半導体装置の断面線ＸＩＶ−ＸＩＶにおける一断面
図である。
変換半導体装置の断面線ＸＩＶ−ＸＩＶにおける一断面
図である。
【図１５】 本発明の実施の形態７に係る光電変換半導
体装置の一平面図である。
体装置の一平面図である。
【図１６】 従来の光電変換半導体装置の一平面図であ
る。
る。
１ 光電変換半導体素子、２ コプレナ基板、３ 終端
抵抗、４、４ａ シグナルライン、５ グランドライ
ン、６ａ〜６ｄ バンプ。
抵抗、４、４ａ シグナルライン、５ グランドライ
ン、６ａ〜６ｄ バンプ。
Claims (8)
- 【請求項１】 基板と、 前記基板に形成されて延在するシグナルラインと、 前記基板に形成され、前記シグナルラインと間隔を隔て
て延びるグランドラインと、 前記基板に形成され、前記シグナルラインと前記グラン
ドラインとを電気的に接続する抵抗部と、 前記シグナルラインと前記グランドラインを覆うように
前記基板に実装され、前記シグナルラインと前記グラン
ドラインとに電気的に接続されて、変調信号を送るため
の給電部から送られたその変調信号を受けることで、受
光した光を変調して出力する光電変換半導体素子とを有
する光電変換半導体装置であって、 インピーダンスが前記給電部のインピーダンスと実質的
に同じであり、 前記光電変換半導体素子を前記基板に実装する際のイン
ピーダンスの変動を抑制するために、前記光電変換半導
体素子が実装される領域に位置する前記シグナルライン
および前記グランドラインの配置関係が、前記光電変換
半導体素子が実装されない領域に位置する前記シグナル
ラインおよび前記グランドラインの配置関係と異なって
いる、光電変換半導体装置。 - 【請求項２】 前記光電変換半導体素子が実装されない
領域に位置する前記シグナルラインおよび前記グランド
ラインは前記間隔として第１の間隔を隔ててそれぞれ延
び、 前記光電変換半導体素子が実装される領域に位置する前
記シグナルラインおよび前記グランドラインは前記第１
の間隔よりも広い第２の間隔を隔ててそれぞれ延びてい
る、請求項１記載の光電変換半導体装置。 - 【請求項３】 前記光電変換半導体素子が実装される領
域に位置する前記シグナルラインは、前記光電変換半導
体素子が実装されない領域に位置する前記シグナルライ
ンの幅よりも狭い所定の幅を有する、請求項１または２
に記載の光電変換半導体装置。 - 【請求項４】 前記シグナルラインが延びる方向に沿っ
て前記グランドラインが位置する側とは反対側に配置さ
れ、前記グランドラインと電気的に接続される他のグラ
ンドラインを含み、 前記光電変換半導体素子が実装される領域に位置する前
記グランドラインと前記他のグランドラインとの間隔
は、前記光電変換半導体素子が実装されない領域に位置
する前記グランドラインと前記他のグランドラインとの
間隔よりも広い、請求項１または２に記載の光電変換半
導体装置。 - 【請求項５】 前記シグナルラインが延びる方向に沿っ
て前記グランドラインが位置する側とは反対側に配置さ
れ、前記グランドラインと電気的に接続される他のグラ
ンドラインを含み、 前記光電変換半導体素子は前記グランドラインと前記他
のグランドラインとの間を電気的に接続する電極部を有
し、 前記シグナルラインの幅は前記所定の幅よりもさらに狭
い、請求項２記載の光電変換半導体装置。 - 【請求項６】 前記光電変換半導体素子が実装される領
域に位置する前記シグナルラインから前記光電変換半導
体素子が実装されない領域に位置する前記シグナルライ
ンにかけてその幅が急峻に変化し、幅が急峻に変化する
部分に合わせて前記光電変換半導体素子が実装されてい
る、請求項２〜５のいずれかに記載の光電変換半導体装
置。 - 【請求項７】 前記光電変換半導体素子が実装される領
域に位置する前記シグナルラインから前記光電変換半導
体素子が実装されない領域に位置する前記シグナルライ
ンにかけてその幅が滑らかに変化する、請求項２〜５の
いずれかに記載の光電変換半導体装置。 - 【請求項８】 前記光電変換半導体素子が実装されない
領域に位置する前記シグナルラインおよび前記グランド
ラインは同一平面に配置され、 前記光電変換半導体素子が実装される領域に位置する前
記シグナルラインおよび前記グランドラインはそれぞれ
異なる平面に配置された、請求項１記載の光電変換半導
体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153380A JP2002350793A (ja) | 2001-05-23 | 2001-05-23 | 光電変換半導体装置 |
| US09/985,545 US6552365B2 (en) | 2001-05-23 | 2001-11-05 | Photoelectric converting semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153380A JP2002350793A (ja) | 2001-05-23 | 2001-05-23 | 光電変換半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002350793A true JP2002350793A (ja) | 2002-12-04 |
Family
ID=18997906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153380A Pending JP2002350793A (ja) | 2001-05-23 | 2001-05-23 | 光電変換半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6552365B2 (ja) |
| JP (1) | JP2002350793A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005091417A (ja) * | 2003-09-12 | 2005-04-07 | Furukawa Electric Co Ltd:The | 光変調器用信号伝送線路及び光モジュール |
| JP2016180779A (ja) * | 2015-03-23 | 2016-10-13 | 日本電信電話株式会社 | 光回路 |
| JPWO2016152152A1 (ja) * | 2015-03-23 | 2017-09-14 | 日本電信電話株式会社 | 高周波伝送線路および光回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088489B2 (en) * | 2002-10-04 | 2006-08-08 | Jds Uniphase Corporation | Launch interface electrode structure for suppressing coupling to substrate modes for electro-optic modulator |
| CN1751412A (zh) * | 2003-02-21 | 2006-03-22 | 松下电器产业株式会社 | 高频电路 |
| US12027824B2 (en) * | 2018-09-04 | 2024-07-02 | Ams Sensors Asia Pte. Ltd. | Linear VCSEL arrays |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035967A (ja) * | 1999-07-22 | 2001-02-09 | Kyocera Corp | 高周波半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669491A (ja) * | 1992-08-18 | 1994-03-11 | Fujitsu Ltd | 光送受信装置 |
| JP3357435B2 (ja) | 1993-11-24 | 2002-12-16 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0837339A (ja) * | 1994-07-21 | 1996-02-06 | Nec Corp | 反射光防止型半導体レーザダイオード装置 |
-
2001
- 2001-05-23 JP JP2001153380A patent/JP2002350793A/ja active Pending
- 2001-11-05 US US09/985,545 patent/US6552365B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035967A (ja) * | 1999-07-22 | 2001-02-09 | Kyocera Corp | 高周波半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005091417A (ja) * | 2003-09-12 | 2005-04-07 | Furukawa Electric Co Ltd:The | 光変調器用信号伝送線路及び光モジュール |
| JP2016180779A (ja) * | 2015-03-23 | 2016-10-13 | 日本電信電話株式会社 | 光回路 |
| JPWO2016152152A1 (ja) * | 2015-03-23 | 2017-09-14 | 日本電信電話株式会社 | 高周波伝送線路および光回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6552365B2 (en) | 2003-04-22 |
| US20020175388A1 (en) | 2002-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7366215B2 (en) | Optical module | |
| JP3553222B2 (ja) | 光変調器モジュール | |
| CN107430293B (zh) | 光电路 | |
| US8218973B2 (en) | Optical transmitter device and optical transmitter module | |
| US7130100B2 (en) | Optical module | |
| US7011458B2 (en) | Optical module | |
| EP1655630B1 (en) | Optical module | |
| US20240176172A1 (en) | Broadband Electro-Absorption Optical Modulator Using On-Chip RF Input Signal Termination | |
| US6831767B2 (en) | Traveling wave optical modular | |
| JP4017352B2 (ja) | 光モジュール | |
| US11811191B2 (en) | Optical semiconductor device and carrier | |
| JP2002350793A (ja) | 光電変換半導体装置 | |
| US12015242B2 (en) | Optical module | |
| US10541510B2 (en) | Semiconductor light-emitting device | |
| JP2005050896A (ja) | 光送信モジュール | |
| US6549321B2 (en) | Optical modulator | |
| JP2885218B2 (ja) | 光制御デバイス | |
| JP4601161B2 (ja) | 光電変換半導体装置 | |
| US6788447B2 (en) | Off-chip matching circuit for electroabsorption optical modulator | |
| JP2015005587A (ja) | 半導体光集積素子、光送信モジュールおよび光送信集積モジュール | |
| US11398866B2 (en) | Optical semiconductor device, optical transmission module, and optical transceiver | |
| CN115912045A (zh) | 电吸收调制激光器芯片及激光器芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |