JP4601161B2 - 光電変換半導体装置 - Google Patents
光電変換半導体装置 Download PDFInfo
- Publication number
- JP4601161B2 JP4601161B2 JP2000394220A JP2000394220A JP4601161B2 JP 4601161 B2 JP4601161 B2 JP 4601161B2 JP 2000394220 A JP2000394220 A JP 2000394220A JP 2000394220 A JP2000394220 A JP 2000394220A JP 4601161 B2 JP4601161 B2 JP 4601161B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion semiconductor
- signal line
- width
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換半導体装置に関し、特に、よりチップサイズの小さい光電変換半導体素子を搭載できる光電変換半導体装置に関するものである。
【０００２】
【従来の技術】
従来の光電変換半導体装置について説明する。図１５に示すように、光電変換半導体装置は、光電変換半導体素子１０１、変調信号電圧（以下、「ＲＦ信号」と記す。）を光電変換半導体素子１０１に給電するためのコプレナウェーブガイド（coplanar wave guide）基板１０２（以下、「コプレナ基板」と記す。）、インピーダンス整合用の終端抵抗１０３および入出力用の結合光学系（図示せず）を備えている。
【０００３】
コプレナ基板１０２には、シグナルライン１０４とグランドライン１０５が形成されている。光電変換半導体素子１０１は、シグナルライン１０４およびグランドライン１０５とバンプ電極１０６ａ〜１０６ｅを介して電気的に接続されている。シグナルライン１０４とグランドライン１０５とは、終端抵抗１０３を介して電気的に接続されている。
【０００４】
次に、光電変換半導体装置の動作について説明する。たとえば、光電変換半導体素子１０１が電界吸収型半導体光変調器素子（以下、「光変調器素子」と記す。）である場合には、光変調器素子では、コプレナ基板１０２を経由して印加される電圧に応じてレーザ光の吸収量が変化する。このため、コプレナ基板１０２に変調信号電圧を印加することで、光変調器素子から出射されるレーザ光には信号電圧に対応した強度変調が施されることになり、出射側の結合光学系に効率よく結合される。
【０００５】
従来の光電変換半導体装置は上記のように構成され、動作する。特に、この光電変換半導体装置では、ＲＦ信号を送る側のインピーダンス（給電側インピーダンス）にコプレナ基板１０２の特性インピーダンスを合わせるために、コプレナ基板１０２のシグナルライン１０４の幅およびシグナルライン１０４とグランドライン１０５との間隔（以下、「ギャップ」と記す。）は、それぞれ一定の幅ＷとギャップＬに設定されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の光電変換半導体装置では、次のような問題があった。給電のためのＲＦ信号は、コネクタを介したり他の基板からワイヤを介してコプレナ基板１０２に送られる。コネクタを使用する場合には、コネクタのピンの径よりもシグナルライン１０４の幅を太くする必要がある。また、ワイヤを使用する場合では、ワイヤの径よりもシグナルライン１０４の幅を太くする必要がある。さらに、シグナルライン１０４上に光電変換半導体素子１０１を実装する必要がある。このような制約から、コプレナ基板１０２に形成するシグナルライン１０４の幅が規定されることになる。
【０００７】
また、同様に、グランドライン１０５についても、ＲＦ信号を劣化させないということと、グランドライン１０５上に光電変換半導体素子１０１を実装するということからその幅が規定されることになる。
【０００８】
このことより、コプレナ基板１０２に実装可能な光電変換半導体素子１０１のサイズが制限されてしまうという問題があった。
【０００９】
本発明は、上記問題点を解決するためになされたものであり、さまざまなサイズの光電変換半導体素子をコプレナ基板に実装することのできる光電変換半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る光電変換半導体装置は、基板と抵抗部と給電部とを備えた光電変換半導体装置である。基板には、幅を有して延びるシグナルラインと、そのシグナルラインと間隔を隔てられて延びるグランドラインと、変調信号を受けることで、受光した光を変調して出力する光電変換半導体素子とがそれぞれ形成されている。抵抗部は基板に形成され、シグナルラインとグランドラインとを電気的に接続する。給電部はシグナルラインとグランドラインとに電気的に接続されて、光電変換半導体素子へ変調信号を送る。基板に基づくインピーダンスが、給電部のインピーダンスおよび抵抗部の抵抗値と同じ値となる条件のもとで、シグナルラインとグランドラインとの間隔がシグナルラインに沿って変化し、シグナルラインの幅が、シグナルラインが延びる方向に沿って変化する。シグナルラインは、第１の幅を有して延びる部分と、第１の幅よりも狭い第２の幅を有して延びる部分とを含んでいる。光電変換半導体素子は、第２の幅を有して延びる部分を覆うように配置されている。
【００１１】
この光電変換半導体装置によれば、基板に基づくインピーダンス、すなわち、基板の誘電率、基板の厚さ、シグナルラインの幅およびシグナルラインとグランドラインとの間隔に基づいて決定されるインピーダンスが、給電部のインピーダンスおよび抵抗部の抵抗値と同じ値であることで、インピーダンスの整合性が保持されて電気的特性の劣化を抑制できる。また、そのようなインピーダンスとなる条件のもとで、シグナルラインとグランドラインとの間隔がシグナルラインに沿って変化し、シグナルラインの幅が、シグナルラインが延びる方向に沿って変化することで、光電変換半導体素子のサイズに合わせて基板において実装可能な領域を最適化することができる。さらに、シグナルラインは、第１の幅を有して延びる部分と、第１の幅よりも狭い第２の幅を有して延びる部分とを含み、光電変換半導体素子は、第２の幅を有して延びる部分を覆うように配置されていることで、光電変換半導体素子とシグナルラインとは、径のより小さい電極（たとえば、バンプ電極）により接続することができて、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になる。なお、基板に基づくインピーダンスは、後述するように、光電変換半導体素子およびその素子と基板とを接続する電極の影響を含む。
【００１４】
また好ましくは、光電変換半導体素子は抵抗部を覆わないように配置されている。
【００１５】
この場合には、光電変換半導体装置の動作時に抵抗部によって発せられる熱の影響を直接受けることがなくなる。
【００１６】
さらに好ましくは、光電変換素子は第２の幅を有して延びる部分のみを覆うように配置されている。
【００１７】
この場合には、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になるとともに、シグナルラインを伝播する信号が所定の接続部分以外のところで電気的につながる電気的干渉を低減することができる。
【００１８】
好ましくは、第２の幅を有して延びる部分は基板の内部に形成された部分を含む。
【００１９】
この場合には、グランドラインの領域を限られた領域の中で広げることができ、これに合わせて電極の数を増やしたり電極の径を大きくすることができる。これにより、基板と光電変換半導体素子との取付け強度を向上することができる。
【００２０】
また好ましくは、基板では、シグナルラインが延びる方向に沿ってその幅が変化する。
【００２１】
この場合には、特に基板の幅として狭い部分が設けられることで、光電変換半導体装置そのものの小型化を図ることができる。
【００２２】
さらに好ましくは、光電変換半導体素子は、シグナルラインが延びる方向と略直交する方向に外部からの光を受けて透過する入出力部分を含み、入出力部分は、入出力部分が位置する側の基板の側部と略同一面上にあるか、または、その側部より突出している。
【００２３】
この場合には、たとえば、光ファイバー等の光学系と光電変換半導体素子における入出力部とを容易に接近させることができて、光電変換半導体素子と光ファイバーとを効率よく結合させることができる。
【００２４】
また、好ましくは、上記間隔と幅とは、シグナルラインに沿って滑らかに変化する部分を含む。
【００２５】
この場合には、滑らかに変化する部分を含まない場合と比べて、電気的特性の劣化をさらに抑制することができる。
【００２６】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る光電変換半導体装置について説明する。図１および図２に示すように、本光電変換半導体装置は、光電変換半導体素子１、ＲＦ信号をその光電変換半導体素子１に給電するためのコプレナ基板２、インピーダンス整合用の終端抵抗３および入出力用の結合光学系（図示せず）を備えている。
【００２７】
コプレナ基板２には、シグナルライン４とグランドライン５ａ、５ｂとが形成されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。シグナルライン４とグランドライン５とは、終端抵抗３を介して電気的に接続されている。コプレナ基板２は、たとえばアルミナから形成されている。また、シグナルライン４とグランドライン５は、たとえば金メッキ等の導電体から形成されている。
【００２８】
特に、本光電変換半導体装置では、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００２９】
このように、本光電変換半導体装置では、シグナルライン４の幅とギャップが一定ではなく変化している。このシグナルライン４の幅とギャップは、コプレナ基板２のインピーダンス（特性インピーダンス）に基づいて設定されている。このことについて説明する。
【００３０】
まず、基本的にインピーダンスは電流、電圧とは次のような関係にある。図３に示すように、インピーダンスＺのブラックボックスに電流Ｉを流す場合、両端間の電圧ＶはインピーダンスＺと電流Ｉとの積で表される。本光電変換半導体装置の場合、図４に示すように、インピーダンスとしては、コプレナ基板２に給電する給電部２０側のインピーダンス、コプレナ基板２に基づくインピーダンスおよび終端抵抗に基づくインピーダンスの３つのインピーダンスがある。なお、コプレナ基板２に基づくインピーダンスは、光電変換半導体素子１およびその素子１とコプレナ基板２とを接続するバンプ電極６ａ〜６ｃの影響を含む。
【００３１】
これら３つのインピーダンスの値が異なっていると、結果的に電気的特性が劣化するため、各インピーダンスの値は同じ値になるように設計される。つまり、インピーダンスの整合性が保たれるように設計される。
【００３２】
３つのインピーダンスのうち特性インピーダンスは、コプレナ基板２の誘電率、厚さ、シグナルラインの幅およびギャップによって決定される。そこで、本光電変換半導体装置では、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。すなわち、インピーダンスの整合性を保持した状態でシグナルライン４の幅とギャップとが変えられている。この場合、コプレナ基板２の誘電率と厚さとが一定であるため、シグナルライン４の幅が狭くなることでギャップも狭くなっている。
【００３３】
次に、本光電変換半導体装置の動作について説明する。図５に示すように、たとえば、光電変換半導体装置２２における光電変換半導体素子１が光変調器素子の場合には、光変調器素子では、コプレナ基板２を経由して印加される変調信号電圧に応じて連続レーザ光源２１から出射されたレーザ光の吸収量が変化する。つまり、図６に示すように、コプレナ基板２に変調信号電圧を印加することで、その電圧と光変調器素子の光透過特性とに基づいて、光変調器素子から出射されるレーザ光には変調信号電圧に対応した強度変調が施されて、強度変調されたレーザ光が出射されることになる。なお、実際には、光電変換半導体素子は入射レーザ光の一部を吸収して残りのレーザ光を出射することになる。
【００３４】
このように、本光電変換半導体装置では、光電変換半導体素子がレーザ光を受光し、変調信号電圧に基づくレーザ光が光電変換半導体素子から出射されることになる。レーザ光の強度が変調されることで、光通信において信号の変調器として本光電変換半導体装置を用いることができる。
【００３５】
上述したように、本光電変換半導体装置では、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００３６】
これにより、光電変換半導体素子が実装される領域のシグナルライン４の幅とギャップを狭めることができて、従来の光電変換半導体装置と比べると、光電変換半導体素子１との配線が可能な領域であって光電変換半導体素子１を固定することが可能である領域（実装可能領域）を光電変換半導体素子１のサイズに合わせて最適にすることができる。
【００３７】
その結果、光電変換半導体素子１のチップサイズの制限が緩和されて、さまざまなサイズの光電変換半導体素子をコプレナ基板２上に搭載することができる。
【００３８】
実施の形態２
本発明の実施の形態２に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図７に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００３９】
特に、光電変換半導体素子１は、シグナルライン４のうち、相対的に小さい幅を有して延びる部分を覆うように実装されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６を介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｃ、６ｄを介して電気的に接続されている。また、バンプ電極６ｂ、６ｅは光電変換半導体素子１をコプレナ基板２に固定することにのみ用いられている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００４０】
シグナルライン４の幅とギャップとは、実施の形態１において説明したように、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００４１】
特に、本光電変換半導体装置では、光電変換半導体素子はシグナルライン４とは相対的に小さい幅を有して延びる部分において接続される。これにより、バンプ電極として径のより小さいものを適用することができて、チップサイズのより小さい光電変換半導体素子を実装することが可能になる。
【００４２】
また、光電変換半導体素子１は、シグナルライン４のうち小さい幅を有して延びる部分の上に実装されることで、シグナルライン４を伝播する信号が所定の部分以外のところで電気的につながる（電気的干渉）のを低減することができる。
【００４３】
このようにして、本光電変換半導体装置では、光電変換半導体素子としてチップサイズのより小さいものを実装可能にすることができ、また、電気的干渉を低減することができる。
【００４４】
実施の形態３
本発明の実施の形態３に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図８に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００４５】
特に、光電変換半導体素子１は、終端抵抗３とは離れた位置においてシグナルライン４の相対的に大きい幅を有して延びる部分と小さい幅を有して延びる部分とを覆うように実装されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００４６】
シグナルライン４の幅とギャップとは、実施の形態１において説明したように、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００４７】
特に、本光電変換半導体装置では、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、光電変換半導体素子が終端抵抗３とは離れた位置に実装されていることで、終端抵抗３が発する熱が直接光電変換半導体素子に伝わるのを抑制して、熱による影響を低減することができる。
【００４８】
実施の形態４
本発明の実施の形態４に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図９に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００４９】
特に、光電変換半導体素子１は、終端抵抗３とは離れた位置にシグナルライン４の相対的に幅の小さい部分を覆うように実装されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ〜６ｅを介して電気的に接続されている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００５０】
シグナルライン４の幅とギャップとは、実施の形態１において説明したように、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００５１】
特に、本光電変換半導体装置では、光電変換半導体素子１が終端抵抗３とは離れた位置に実装されていることで、終端抵抗３が発する熱が直接光電変換半導体素子に伝わるのを抑制して、熱による影響を低減することができる。
【００５２】
また、光電変換半導体素子１はシグナルライン４とは相対的に幅の狭い部分において接続される。これにより、バンプ電極として径のより小さいものを適用することができて、チップサイズのより小さい光電変換半導体素子を実装することが可能になる。
【００５３】
さらに、光電変換半導体素子１は、シグナルライン４のうち幅の狭い部分の上に実装されることで、シグナルライン４を伝播する信号が所定の部分以外のところで電気的につながる（電気的干渉）のを低減することができる。
【００５４】
実施の形態５
本発明の実施の形態５に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１０に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００５５】
特に、図１０および図１１に示すように、シグナルライン４の相対的に小さい幅の部分がコプレナ基板２の内部を経て終端抵抗３に接続されている。そして、光電変換半導体素子１は、終端抵抗３とは離れた位置にシグナルライン４の相対的に幅の小さい部分を覆うように実装されている。
【００５６】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｃ、６ｄを介して電気的に接続されている。また、バンプ電極６ｂ、６ｆは光電変換半導体素子１をコプレナ基板２に固定することにのみ用いられている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００５７】
特に、本光電変換半導体装置では、シグナルライン４の一部がコプレナ基板２の内部を通っていることで、グランドライン５の領域を広げることができるので、これに合わせてバンプ電極の数を増やしたりその径を大きくすることができる。これにより、光電変換半導体素子のコプレナ基板１への取付け強度を高めることができる。
【００５８】
また、光電変換半導体素子１は、シグナルライン４のうち幅の狭い部分の上に実装されることで、シグナルライン４を伝播する信号が所定の部分以外のところで電気的につながる（電気的干渉）のを低減することができる。
【００５９】
さらに、本光電変換半導体装置では、光電変換半導体素子１が終端抵抗３とは離れた位置に実装されていることで、終端抵抗３が発する熱が直接光電変換半導体素子に伝わるのを抑制して、熱による影響を低減することができる。なお、この終端抵抗３は、光電変換半導体素子１が実装される面に設けられているが、この素子１が実装される面とは異なる面に設けられていてもよい。
【００６０】
また、光電変換半導体素子１はシグナルライン４とは相対的に幅の狭い部分において接続される。これにより、バンプ電極として径のより小さいものを適用することができて、チップサイズのより小さい光電変換半導体素子を実装することが可能になる。
【００６１】
実施の形態６
本発明の実施の形態６に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１２に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００６２】
光電変換半導体素子１は、終端抵抗３とは離れた位置に、シグナルライン４の相対的に幅の小さい部分と大きい部分とを覆うように実装されている。そして、本光電変換半導体装置では、コプレナ基板２において相対的に幅（Ｗ１）の狭い部分が設けられている。
【００６３】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００６４】
コプレナ基板２における特性インピーダンスは、コプレナ基板２の誘電率、厚さ、シグナルライン４の幅およびギャップにより決定されるため、コプレナ基板２の幅を変えることに伴うインピーダンスの変動はないものと考えられる。また、コプレナ基板の幅を変えることでインピーダンスの値が変動したとしても、所定のインピーダンスになるように、シグナルライン４の幅とギャップとを調整することで可能である。
【００６５】
本光電変換半導体装置では、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、コプレナ基板２においてより幅の狭い部分が設けられていることで、光電変換半導体装置そのものの小型化を図ることができる。
【００６６】
実施の形態７
本発明の実施の形態７に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１３に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００６７】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。そして、光電変換半導体素子１における入出力部分がコプレナ基板２の長辺側の端部よりも突出している。
【００６８】
なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００６９】
本光電変換半導体装置では、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、光電変換半導体素子１における入出力部分がコプレナ基板２の長辺側の端部よりも突出していることで、光ファイバー等の光学系と光電変換半導体素子における入出力部分とを接近させることができて、光電変換半導体素子と光ファイバーとを効率よく結合させることができる。
【００７０】
なお、この実施の形態では、光電変換半導体素子１における入出力部分がコプレナ基板２の長辺側の端部よりも突出している場合について説明したが、その入出力部分がコプレナ基板の長辺側の端部の位置と略一致するように実装されている場合でも、実質的に同様の効果を得ることができる。
【００７１】
実施の形態８
本発明の実施の形態８に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１４に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備え、相対的に大きい幅４４ａを有して延びる部分からその幅が滑らかに変わる部分を経て小さい幅４４ｂを有して延びる部分へと繋がっている。
【００７２】
また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００７３】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。
【００７４】
本光電変換半導体装置では、実施の形態１において説明した効果に加えて、次のような効果が得られる。すなわち、シグナルライン４において、相対的に大きい幅４４ａを有して延びる部分からその幅が滑らかに変わる部分を経て小さい幅４４ｂを有して延びる部分へと繋がっていることで、そのような滑らかに幅が変化する部分を有していない場合と比べると、電気的特性の劣化を抑制することができる。
【００７５】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７６】
【発明の効果】
本発明に係る光電変換半導体装置によれば、基板に基づくインピーダンス、すなわち、基板の誘電率、基板の厚さ、シグナルラインの幅およびシグナルラインとグランドラインとの間隔に基づいて決定されるインピーダンスが、給電部のインピーダンスおよび抵抗部の抵抗値と同じ値であることで、インピーダンスの整合性が保持されて電気的特性の劣化を抑制できる。また、そのようなインピーダンスとなる条件のもとで、シグナルラインとグランドラインとの間隔がシグナルラインに沿って変化し、シグナルラインの幅が、シグナルラインが延びる方向に沿って変化することで、光電変換半導体素子のサイズに合わせて基板において実装可能な領域を最適化することができる。さらに、シグナルラインは、第１の幅を有して延びる部分と、第１の幅よりも狭い第２の幅を有して延びる部分とを含み、光電変換半導体素子は、第２の幅を有して延びる部分を覆うように配置されていることで、光電変換半導体素子とシグナルラインとは、径のより小さい電極（たとえば、バンプ電極）により接続することができて、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になる。
【００７８】
また好ましくは、光電変換半導体素子は抵抗部を覆わないように配置されていることで、光電変換半導体装置の動作時に抵抗部によって発せられる熱の影響を直接受けることがなくなる。
【００７９】
さらに好ましくは、光電変換素子は第２の幅を有して延びる部分のみを覆うように配置されていることで、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になるとともに、シグナルラインを伝播する信号が所定の接続部分以外のところで電気的につながる電気的干渉を低減することができる。
【００８０】
好ましくは、第２の幅を有して延びる部分は基板の内部に形成された部分を含むことで、グランドラインの領域を限られた領域の中で広げることができて、電極の数を増やしたり電極の径を大きくすることができ、基板と光電変換半導体素子との取付け強度を向上することができる。
【００８１】
また好ましくは、基板では、シグナルラインが延びる方向に沿ってその幅が変化することで、特に基板の幅として狭い部分が設けられることによって、光電変換半導体装置そのものの小型化を図ることができる。
【００８２】
さらに好ましくは、光電変換半導体素子は、シグナルラインが延びる方向と略直交する方向に外部からの光を受けて透過する入出力部分を含み、入出力部分は、入出力部分が位置する側の基板の側部と略同一面上にあるか、または、その側部より突出していることで、たとえば、光ファイバー等の光学系と光電変換半導体素子における入出力部とを容易に接近させることができて、光電変換半導体素子と光ファイバーとを効率よく結合させることができる。
【００８３】
また、好ましくは、上記間隔と幅とは、シグナルラインに沿って滑らかに変化する部分を含むことで、そのような部分を含まない場合と比べて、電気的特性の劣化をさらに抑制することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る光電変換半導体装置の一平面図である。
【図２】 同実施の形態において、図１に示す光電変換半導体装置の一断面図である。
【図３】 同実施の形態において、コプレナ基板のインピーダンスを説明するためのブロック図である。
【図４】 同実施の形態において、コプレナ基板のインピーダンスを説明するための各部の構成を示す図である。
【図５】 同実施の形態において、光電変換半導体装置の動作を説明するためのブロック図である。
【図６】 同実施の形態において、光電変換半導体装置の動作を説明するための、半導体素子の出力光強度の光透過特性および変調信号の依存性を示す図である。
【図７】 本発明の実施の形態２に係る光電変換半導体装置の一平面図である。
【図８】 本発明の実施の形態３に係る光電変換半導体装置の一平面図である。
【図９】 本発明の実施の形態４に係る光電変換半導体装置の一平面図である。
【図１０】 本発明の実施の形態５に係る光電変換半導体装置の一平面図である。
【図１１】 同実施の形態において、図１０に示す光電変換半導体装置の一断面図である。
【図１２】 本発明の実施の形態６に係る光電変換半導体装置の一平面図である。
【図１３】 本発明の実施の形態７に係る光電変換半導体装置の一平面図である。
【図１４】 本発明の実施の形態８に係る光電変換半導体装置の一平面図である。
【図１５】 従来の光電変換半導体装置の一平面図である。
【符号の説明】
１ 光電変換半導体素子、２ コプレナ基板、３ 終端抵抗、４、４ａ シグナルライン、５、５ａ、５ｂ グランドライン、６ａ〜６ｆ バンプ。
【発明の属する技術分野】
本発明は、光電変換半導体装置に関し、特に、よりチップサイズの小さい光電変換半導体素子を搭載できる光電変換半導体装置に関するものである。
【０００２】
【従来の技術】
従来の光電変換半導体装置について説明する。図１５に示すように、光電変換半導体装置は、光電変換半導体素子１０１、変調信号電圧（以下、「ＲＦ信号」と記す。）を光電変換半導体素子１０１に給電するためのコプレナウェーブガイド（coplanar wave guide）基板１０２（以下、「コプレナ基板」と記す。）、インピーダンス整合用の終端抵抗１０３および入出力用の結合光学系（図示せず）を備えている。
【０００３】
コプレナ基板１０２には、シグナルライン１０４とグランドライン１０５が形成されている。光電変換半導体素子１０１は、シグナルライン１０４およびグランドライン１０５とバンプ電極１０６ａ〜１０６ｅを介して電気的に接続されている。シグナルライン１０４とグランドライン１０５とは、終端抵抗１０３を介して電気的に接続されている。
【０００４】
次に、光電変換半導体装置の動作について説明する。たとえば、光電変換半導体素子１０１が電界吸収型半導体光変調器素子（以下、「光変調器素子」と記す。）である場合には、光変調器素子では、コプレナ基板１０２を経由して印加される電圧に応じてレーザ光の吸収量が変化する。このため、コプレナ基板１０２に変調信号電圧を印加することで、光変調器素子から出射されるレーザ光には信号電圧に対応した強度変調が施されることになり、出射側の結合光学系に効率よく結合される。
【０００５】
従来の光電変換半導体装置は上記のように構成され、動作する。特に、この光電変換半導体装置では、ＲＦ信号を送る側のインピーダンス（給電側インピーダンス）にコプレナ基板１０２の特性インピーダンスを合わせるために、コプレナ基板１０２のシグナルライン１０４の幅およびシグナルライン１０４とグランドライン１０５との間隔（以下、「ギャップ」と記す。）は、それぞれ一定の幅ＷとギャップＬに設定されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の光電変換半導体装置では、次のような問題があった。給電のためのＲＦ信号は、コネクタを介したり他の基板からワイヤを介してコプレナ基板１０２に送られる。コネクタを使用する場合には、コネクタのピンの径よりもシグナルライン１０４の幅を太くする必要がある。また、ワイヤを使用する場合では、ワイヤの径よりもシグナルライン１０４の幅を太くする必要がある。さらに、シグナルライン１０４上に光電変換半導体素子１０１を実装する必要がある。このような制約から、コプレナ基板１０２に形成するシグナルライン１０４の幅が規定されることになる。
【０００７】
また、同様に、グランドライン１０５についても、ＲＦ信号を劣化させないということと、グランドライン１０５上に光電変換半導体素子１０１を実装するということからその幅が規定されることになる。
【０００８】
このことより、コプレナ基板１０２に実装可能な光電変換半導体素子１０１のサイズが制限されてしまうという問題があった。
【０００９】
本発明は、上記問題点を解決するためになされたものであり、さまざまなサイズの光電変換半導体素子をコプレナ基板に実装することのできる光電変換半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る光電変換半導体装置は、基板と抵抗部と給電部とを備えた光電変換半導体装置である。基板には、幅を有して延びるシグナルラインと、そのシグナルラインと間隔を隔てられて延びるグランドラインと、変調信号を受けることで、受光した光を変調して出力する光電変換半導体素子とがそれぞれ形成されている。抵抗部は基板に形成され、シグナルラインとグランドラインとを電気的に接続する。給電部はシグナルラインとグランドラインとに電気的に接続されて、光電変換半導体素子へ変調信号を送る。基板に基づくインピーダンスが、給電部のインピーダンスおよび抵抗部の抵抗値と同じ値となる条件のもとで、シグナルラインとグランドラインとの間隔がシグナルラインに沿って変化し、シグナルラインの幅が、シグナルラインが延びる方向に沿って変化する。シグナルラインは、第１の幅を有して延びる部分と、第１の幅よりも狭い第２の幅を有して延びる部分とを含んでいる。光電変換半導体素子は、第２の幅を有して延びる部分を覆うように配置されている。
【００１１】
この光電変換半導体装置によれば、基板に基づくインピーダンス、すなわち、基板の誘電率、基板の厚さ、シグナルラインの幅およびシグナルラインとグランドラインとの間隔に基づいて決定されるインピーダンスが、給電部のインピーダンスおよび抵抗部の抵抗値と同じ値であることで、インピーダンスの整合性が保持されて電気的特性の劣化を抑制できる。また、そのようなインピーダンスとなる条件のもとで、シグナルラインとグランドラインとの間隔がシグナルラインに沿って変化し、シグナルラインの幅が、シグナルラインが延びる方向に沿って変化することで、光電変換半導体素子のサイズに合わせて基板において実装可能な領域を最適化することができる。さらに、シグナルラインは、第１の幅を有して延びる部分と、第１の幅よりも狭い第２の幅を有して延びる部分とを含み、光電変換半導体素子は、第２の幅を有して延びる部分を覆うように配置されていることで、光電変換半導体素子とシグナルラインとは、径のより小さい電極（たとえば、バンプ電極）により接続することができて、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になる。なお、基板に基づくインピーダンスは、後述するように、光電変換半導体素子およびその素子と基板とを接続する電極の影響を含む。
【００１４】
また好ましくは、光電変換半導体素子は抵抗部を覆わないように配置されている。
【００１５】
この場合には、光電変換半導体装置の動作時に抵抗部によって発せられる熱の影響を直接受けることがなくなる。
【００１６】
さらに好ましくは、光電変換素子は第２の幅を有して延びる部分のみを覆うように配置されている。
【００１７】
この場合には、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になるとともに、シグナルラインを伝播する信号が所定の接続部分以外のところで電気的につながる電気的干渉を低減することができる。
【００１８】
好ましくは、第２の幅を有して延びる部分は基板の内部に形成された部分を含む。
【００１９】
この場合には、グランドラインの領域を限られた領域の中で広げることができ、これに合わせて電極の数を増やしたり電極の径を大きくすることができる。これにより、基板と光電変換半導体素子との取付け強度を向上することができる。
【００２０】
また好ましくは、基板では、シグナルラインが延びる方向に沿ってその幅が変化する。
【００２１】
この場合には、特に基板の幅として狭い部分が設けられることで、光電変換半導体装置そのものの小型化を図ることができる。
【００２２】
さらに好ましくは、光電変換半導体素子は、シグナルラインが延びる方向と略直交する方向に外部からの光を受けて透過する入出力部分を含み、入出力部分は、入出力部分が位置する側の基板の側部と略同一面上にあるか、または、その側部より突出している。
【００２３】
この場合には、たとえば、光ファイバー等の光学系と光電変換半導体素子における入出力部とを容易に接近させることができて、光電変換半導体素子と光ファイバーとを効率よく結合させることができる。
【００２４】
また、好ましくは、上記間隔と幅とは、シグナルラインに沿って滑らかに変化する部分を含む。
【００２５】
この場合には、滑らかに変化する部分を含まない場合と比べて、電気的特性の劣化をさらに抑制することができる。
【００２６】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る光電変換半導体装置について説明する。図１および図２に示すように、本光電変換半導体装置は、光電変換半導体素子１、ＲＦ信号をその光電変換半導体素子１に給電するためのコプレナ基板２、インピーダンス整合用の終端抵抗３および入出力用の結合光学系（図示せず）を備えている。
【００２７】
コプレナ基板２には、シグナルライン４とグランドライン５ａ、５ｂとが形成されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。シグナルライン４とグランドライン５とは、終端抵抗３を介して電気的に接続されている。コプレナ基板２は、たとえばアルミナから形成されている。また、シグナルライン４とグランドライン５は、たとえば金メッキ等の導電体から形成されている。
【００２８】
特に、本光電変換半導体装置では、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００２９】
このように、本光電変換半導体装置では、シグナルライン４の幅とギャップが一定ではなく変化している。このシグナルライン４の幅とギャップは、コプレナ基板２のインピーダンス（特性インピーダンス）に基づいて設定されている。このことについて説明する。
【００３０】
まず、基本的にインピーダンスは電流、電圧とは次のような関係にある。図３に示すように、インピーダンスＺのブラックボックスに電流Ｉを流す場合、両端間の電圧ＶはインピーダンスＺと電流Ｉとの積で表される。本光電変換半導体装置の場合、図４に示すように、インピーダンスとしては、コプレナ基板２に給電する給電部２０側のインピーダンス、コプレナ基板２に基づくインピーダンスおよび終端抵抗に基づくインピーダンスの３つのインピーダンスがある。なお、コプレナ基板２に基づくインピーダンスは、光電変換半導体素子１およびその素子１とコプレナ基板２とを接続するバンプ電極６ａ〜６ｃの影響を含む。
【００３１】
これら３つのインピーダンスの値が異なっていると、結果的に電気的特性が劣化するため、各インピーダンスの値は同じ値になるように設計される。つまり、インピーダンスの整合性が保たれるように設計される。
【００３２】
３つのインピーダンスのうち特性インピーダンスは、コプレナ基板２の誘電率、厚さ、シグナルラインの幅およびギャップによって決定される。そこで、本光電変換半導体装置では、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。すなわち、インピーダンスの整合性を保持した状態でシグナルライン４の幅とギャップとが変えられている。この場合、コプレナ基板２の誘電率と厚さとが一定であるため、シグナルライン４の幅が狭くなることでギャップも狭くなっている。
【００３３】
次に、本光電変換半導体装置の動作について説明する。図５に示すように、たとえば、光電変換半導体装置２２における光電変換半導体素子１が光変調器素子の場合には、光変調器素子では、コプレナ基板２を経由して印加される変調信号電圧に応じて連続レーザ光源２１から出射されたレーザ光の吸収量が変化する。つまり、図６に示すように、コプレナ基板２に変調信号電圧を印加することで、その電圧と光変調器素子の光透過特性とに基づいて、光変調器素子から出射されるレーザ光には変調信号電圧に対応した強度変調が施されて、強度変調されたレーザ光が出射されることになる。なお、実際には、光電変換半導体素子は入射レーザ光の一部を吸収して残りのレーザ光を出射することになる。
【００３４】
このように、本光電変換半導体装置では、光電変換半導体素子がレーザ光を受光し、変調信号電圧に基づくレーザ光が光電変換半導体素子から出射されることになる。レーザ光の強度が変調されることで、光通信において信号の変調器として本光電変換半導体装置を用いることができる。
【００３５】
上述したように、本光電変換半導体装置では、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００３６】
これにより、光電変換半導体素子が実装される領域のシグナルライン４の幅とギャップを狭めることができて、従来の光電変換半導体装置と比べると、光電変換半導体素子１との配線が可能な領域であって光電変換半導体素子１を固定することが可能である領域（実装可能領域）を光電変換半導体素子１のサイズに合わせて最適にすることができる。
【００３７】
その結果、光電変換半導体素子１のチップサイズの制限が緩和されて、さまざまなサイズの光電変換半導体素子をコプレナ基板２上に搭載することができる。
【００３８】
実施の形態２
本発明の実施の形態２に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図７に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００３９】
特に、光電変換半導体素子１は、シグナルライン４のうち、相対的に小さい幅を有して延びる部分を覆うように実装されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６を介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｃ、６ｄを介して電気的に接続されている。また、バンプ電極６ｂ、６ｅは光電変換半導体素子１をコプレナ基板２に固定することにのみ用いられている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００４０】
シグナルライン４の幅とギャップとは、実施の形態１において説明したように、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００４１】
特に、本光電変換半導体装置では、光電変換半導体素子はシグナルライン４とは相対的に小さい幅を有して延びる部分において接続される。これにより、バンプ電極として径のより小さいものを適用することができて、チップサイズのより小さい光電変換半導体素子を実装することが可能になる。
【００４２】
また、光電変換半導体素子１は、シグナルライン４のうち小さい幅を有して延びる部分の上に実装されることで、シグナルライン４を伝播する信号が所定の部分以外のところで電気的につながる（電気的干渉）のを低減することができる。
【００４３】
このようにして、本光電変換半導体装置では、光電変換半導体素子としてチップサイズのより小さいものを実装可能にすることができ、また、電気的干渉を低減することができる。
【００４４】
実施の形態３
本発明の実施の形態３に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図８に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００４５】
特に、光電変換半導体素子１は、終端抵抗３とは離れた位置においてシグナルライン４の相対的に大きい幅を有して延びる部分と小さい幅を有して延びる部分とを覆うように実装されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００４６】
シグナルライン４の幅とギャップとは、実施の形態１において説明したように、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００４７】
特に、本光電変換半導体装置では、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、光電変換半導体素子が終端抵抗３とは離れた位置に実装されていることで、終端抵抗３が発する熱が直接光電変換半導体素子に伝わるのを抑制して、熱による影響を低減することができる。
【００４８】
実施の形態４
本発明の実施の形態４に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図９に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００４９】
特に、光電変換半導体素子１は、終端抵抗３とは離れた位置にシグナルライン４の相対的に幅の小さい部分を覆うように実装されている。光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ〜６ｅを介して電気的に接続されている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００５０】
シグナルライン４の幅とギャップとは、実施の形態１において説明したように、コプレナ基板２における誘電率と厚さとを一定としたうえで、特性インピーダンスの値が他の２つのインピーダンスと同じ値になる条件のもとでシグナルライン４の幅とギャップとが変えられている。
【００５１】
特に、本光電変換半導体装置では、光電変換半導体素子１が終端抵抗３とは離れた位置に実装されていることで、終端抵抗３が発する熱が直接光電変換半導体素子に伝わるのを抑制して、熱による影響を低減することができる。
【００５２】
また、光電変換半導体素子１はシグナルライン４とは相対的に幅の狭い部分において接続される。これにより、バンプ電極として径のより小さいものを適用することができて、チップサイズのより小さい光電変換半導体素子を実装することが可能になる。
【００５３】
さらに、光電変換半導体素子１は、シグナルライン４のうち幅の狭い部分の上に実装されることで、シグナルライン４を伝播する信号が所定の部分以外のところで電気的につながる（電気的干渉）のを低減することができる。
【００５４】
実施の形態５
本発明の実施の形態５に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１０に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００５５】
特に、図１０および図１１に示すように、シグナルライン４の相対的に小さい幅の部分がコプレナ基板２の内部を経て終端抵抗３に接続されている。そして、光電変換半導体素子１は、終端抵抗３とは離れた位置にシグナルライン４の相対的に幅の小さい部分を覆うように実装されている。
【００５６】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｃ、６ｄを介して電気的に接続されている。また、バンプ電極６ｂ、６ｆは光電変換半導体素子１をコプレナ基板２に固定することにのみ用いられている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００５７】
特に、本光電変換半導体装置では、シグナルライン４の一部がコプレナ基板２の内部を通っていることで、グランドライン５の領域を広げることができるので、これに合わせてバンプ電極の数を増やしたりその径を大きくすることができる。これにより、光電変換半導体素子のコプレナ基板１への取付け強度を高めることができる。
【００５８】
また、光電変換半導体素子１は、シグナルライン４のうち幅の狭い部分の上に実装されることで、シグナルライン４を伝播する信号が所定の部分以外のところで電気的につながる（電気的干渉）のを低減することができる。
【００５９】
さらに、本光電変換半導体装置では、光電変換半導体素子１が終端抵抗３とは離れた位置に実装されていることで、終端抵抗３が発する熱が直接光電変換半導体素子に伝わるのを抑制して、熱による影響を低減することができる。なお、この終端抵抗３は、光電変換半導体素子１が実装される面に設けられているが、この素子１が実装される面とは異なる面に設けられていてもよい。
【００６０】
また、光電変換半導体素子１はシグナルライン４とは相対的に幅の狭い部分において接続される。これにより、バンプ電極として径のより小さいものを適用することができて、チップサイズのより小さい光電変換半導体素子を実装することが可能になる。
【００６１】
実施の形態６
本発明の実施の形態６に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１２に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００６２】
光電変換半導体素子１は、終端抵抗３とは離れた位置に、シグナルライン４の相対的に幅の小さい部分と大きい部分とを覆うように実装されている。そして、本光電変換半導体装置では、コプレナ基板２において相対的に幅（Ｗ１）の狭い部分が設けられている。
【００６３】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００６４】
コプレナ基板２における特性インピーダンスは、コプレナ基板２の誘電率、厚さ、シグナルライン４の幅およびギャップにより決定されるため、コプレナ基板２の幅を変えることに伴うインピーダンスの変動はないものと考えられる。また、コプレナ基板の幅を変えることでインピーダンスの値が変動したとしても、所定のインピーダンスになるように、シグナルライン４の幅とギャップとを調整することで可能である。
【００６５】
本光電変換半導体装置では、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、コプレナ基板２においてより幅の狭い部分が設けられていることで、光電変換半導体装置そのものの小型化を図ることができる。
【００６６】
実施の形態７
本発明の実施の形態７に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１３に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備えている。また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００６７】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。そして、光電変換半導体素子１における入出力部分がコプレナ基板２の長辺側の端部よりも突出している。
【００６８】
なお、これ以外については実施の形態１において説明した図１に示す光電変換半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００６９】
本光電変換半導体装置では、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、光電変換半導体素子１における入出力部分がコプレナ基板２の長辺側の端部よりも突出していることで、光ファイバー等の光学系と光電変換半導体素子における入出力部分とを接近させることができて、光電変換半導体素子と光ファイバーとを効率よく結合させることができる。
【００７０】
なお、この実施の形態では、光電変換半導体素子１における入出力部分がコプレナ基板２の長辺側の端部よりも突出している場合について説明したが、その入出力部分がコプレナ基板の長辺側の端部の位置と略一致するように実装されている場合でも、実質的に同様の効果を得ることができる。
【００７１】
実施の形態８
本発明の実施の形態８に係る光電変換半導体装置について説明する。本光電変換半導体装置では、図１４に示すように、シグナルライン４は、相対的に大きい幅４４ａを有して延びる部分と小さい幅４４ｂを有して延びる部分とを備え、相対的に大きい幅４４ａを有して延びる部分からその幅が滑らかに変わる部分を経て小さい幅４４ｂを有して延びる部分へと繋がっている。
【００７２】
また、シグナルライン４とグランドライン５ａ、５ｂとのギャップも、相対的に大きいギャップ１０ａの部分と相対的に小さいギャップ１０ｂの部分がある。
【００７３】
光電変換半導体素子１は、シグナルライン４とはバンプ電極６ａを介して電気的に接続され、グランドライン５ａ、５ｂとはバンプ電極６ｂ、６ｃを介して電気的に接続されている。
【００７４】
本光電変換半導体装置では、実施の形態１において説明した効果に加えて、次のような効果が得られる。すなわち、シグナルライン４において、相対的に大きい幅４４ａを有して延びる部分からその幅が滑らかに変わる部分を経て小さい幅４４ｂを有して延びる部分へと繋がっていることで、そのような滑らかに幅が変化する部分を有していない場合と比べると、電気的特性の劣化を抑制することができる。
【００７５】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７６】
【発明の効果】
本発明に係る光電変換半導体装置によれば、基板に基づくインピーダンス、すなわち、基板の誘電率、基板の厚さ、シグナルラインの幅およびシグナルラインとグランドラインとの間隔に基づいて決定されるインピーダンスが、給電部のインピーダンスおよび抵抗部の抵抗値と同じ値であることで、インピーダンスの整合性が保持されて電気的特性の劣化を抑制できる。また、そのようなインピーダンスとなる条件のもとで、シグナルラインとグランドラインとの間隔がシグナルラインに沿って変化し、シグナルラインの幅が、シグナルラインが延びる方向に沿って変化することで、光電変換半導体素子のサイズに合わせて基板において実装可能な領域を最適化することができる。さらに、シグナルラインは、第１の幅を有して延びる部分と、第１の幅よりも狭い第２の幅を有して延びる部分とを含み、光電変換半導体素子は、第２の幅を有して延びる部分を覆うように配置されていることで、光電変換半導体素子とシグナルラインとは、径のより小さい電極（たとえば、バンプ電極）により接続することができて、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になる。
【００７８】
また好ましくは、光電変換半導体素子は抵抗部を覆わないように配置されていることで、光電変換半導体装置の動作時に抵抗部によって発せられる熱の影響を直接受けることがなくなる。
【００７９】
さらに好ましくは、光電変換素子は第２の幅を有して延びる部分のみを覆うように配置されていることで、チップサイズとしてより小さい光電変換半導体素子を実装することが可能になるとともに、シグナルラインを伝播する信号が所定の接続部分以外のところで電気的につながる電気的干渉を低減することができる。
【００８０】
好ましくは、第２の幅を有して延びる部分は基板の内部に形成された部分を含むことで、グランドラインの領域を限られた領域の中で広げることができて、電極の数を増やしたり電極の径を大きくすることができ、基板と光電変換半導体素子との取付け強度を向上することができる。
【００８１】
また好ましくは、基板では、シグナルラインが延びる方向に沿ってその幅が変化することで、特に基板の幅として狭い部分が設けられることによって、光電変換半導体装置そのものの小型化を図ることができる。
【００８２】
さらに好ましくは、光電変換半導体素子は、シグナルラインが延びる方向と略直交する方向に外部からの光を受けて透過する入出力部分を含み、入出力部分は、入出力部分が位置する側の基板の側部と略同一面上にあるか、または、その側部より突出していることで、たとえば、光ファイバー等の光学系と光電変換半導体素子における入出力部とを容易に接近させることができて、光電変換半導体素子と光ファイバーとを効率よく結合させることができる。
【００８３】
また、好ましくは、上記間隔と幅とは、シグナルラインに沿って滑らかに変化する部分を含むことで、そのような部分を含まない場合と比べて、電気的特性の劣化をさらに抑制することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る光電変換半導体装置の一平面図である。
【図２】 同実施の形態において、図１に示す光電変換半導体装置の一断面図である。
【図３】 同実施の形態において、コプレナ基板のインピーダンスを説明するためのブロック図である。
【図４】 同実施の形態において、コプレナ基板のインピーダンスを説明するための各部の構成を示す図である。
【図５】 同実施の形態において、光電変換半導体装置の動作を説明するためのブロック図である。
【図６】 同実施の形態において、光電変換半導体装置の動作を説明するための、半導体素子の出力光強度の光透過特性および変調信号の依存性を示す図である。
【図７】 本発明の実施の形態２に係る光電変換半導体装置の一平面図である。
【図８】 本発明の実施の形態３に係る光電変換半導体装置の一平面図である。
【図９】 本発明の実施の形態４に係る光電変換半導体装置の一平面図である。
【図１０】 本発明の実施の形態５に係る光電変換半導体装置の一平面図である。
【図１１】 同実施の形態において、図１０に示す光電変換半導体装置の一断面図である。
【図１２】 本発明の実施の形態６に係る光電変換半導体装置の一平面図である。
【図１３】 本発明の実施の形態７に係る光電変換半導体装置の一平面図である。
【図１４】 本発明の実施の形態８に係る光電変換半導体装置の一平面図である。
【図１５】 従来の光電変換半導体装置の一平面図である。
【符号の説明】
１ 光電変換半導体素子、２ コプレナ基板、３ 終端抵抗、４、４ａ シグナルライン、５、５ａ、５ｂ グランドライン、６ａ〜６ｆ バンプ。
Claims (7)
- 幅を有して延びるシグナルライン、前記シグナルラインと間隔を隔てられて延びるグランドラインおよび変調信号を受けることで、受光した光を変調して出力する光電変換半導体素子がそれぞれ形成された基板と、
前記基板に形成され、前記シグナルラインと前記グランドラインとを電気的に接続する抵抗部と、
前記シグナルラインと前記グランドラインとに電気的に接続され、前記光電変換半導体素子へ前記変調信号を送るための給電部と
を有する光電変換半導体装置であって、
前記基板に基づくインピーダンスが、前記給電部のインピーダンスおよび前記抵抗部の抵抗値と同じ値となる条件のもとで、前記シグナルラインと前記グランドラインとの前記間隔が前記シグナルラインに沿って変化し、前記シグナルラインの前記幅が前記シグナルラインが延びる方向に沿って変化し、
前記シグナルラインは、
第１の幅を有して延びる部分と、
前記第１の幅よりも狭い第２の幅を有して延びる部分と
を含み、
前記光電変換半導体素子は、前記第２の幅を有して延びる部分を覆うように配置されている、光電変換半導体装置。 - 前記光電変換半導体素子は、前記抵抗部を覆わないように配置されている、請求項１記載の光電変換半導体装置。
- 前記光電変換半導体素子は、前記第２の幅を有して延びる部分のみを覆うように配置されている、請求項１または２に記載の光電変換半導体装置。
- 前記第２の幅を有して延びる部分は前記基板の内部に形成された部分を含む、請求項１〜３のいずれかに記載の光電変換半導体装置。
- 前記基板では、前記シグナルラインが延びる方向に沿ってその幅が変化する、請求項１〜４のいずれかに記載の光電変換半導体装置。
- 前記光電変換半導体素子は、前記シグナルラインが延びる方向と略直交する方向に外部からの光を受けて透過する入出力部分を含み、
前記入出力部分は、前記入出力部分が位置する側の前記基板の側部と略同一面上にあるか、または、その側部より突出している、請求項１〜５のいずれかに記載の光電変換半導体装置。 - 前記間隔と前記幅とは、前記シグナルラインに沿って滑らかに変化する部分を含む、請求項１〜６のいずれかに記載の光電変換半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394220A JP4601161B2 (ja) | 2000-12-26 | 2000-12-26 | 光電変換半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394220A JP4601161B2 (ja) | 2000-12-26 | 2000-12-26 | 光電変換半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002196293A JP2002196293A (ja) | 2002-07-12 |
| JP4601161B2 true JP4601161B2 (ja) | 2010-12-22 |
Family
ID=18859878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394220A Expired - Fee Related JP4601161B2 (ja) | 2000-12-26 | 2000-12-26 | 光電変換半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4601161B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5367858B2 (ja) * | 2012-02-24 | 2013-12-11 | 日本オクラロ株式会社 | 光受信モジュールおよび光受信モジュールの製造方法 |
| JP6722155B2 (ja) * | 2017-08-23 | 2020-07-15 | 日本電信電話株式会社 | 終端回路および配線板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH085874A (ja) * | 1994-06-22 | 1996-01-12 | Nippon Telegr & Teleph Corp <Ntt> | 光素子モジュール |
| JPH10322028A (ja) * | 1997-05-19 | 1998-12-04 | Oki Electric Ind Co Ltd | 高周波電気配線用基板およびそれを用いた半導体光制御素子の実装構造 |
| JPH11287973A (ja) * | 1998-04-03 | 1999-10-19 | Toshiba Corp | 光変調器 |
| JP2000019473A (ja) * | 1998-07-06 | 2000-01-21 | Oki Electric Ind Co Ltd | 光モジュールの実装構造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276756A (en) * | 1991-12-06 | 1994-01-04 | Amoco Corporation | High speed electro-optical signal translator |
| JPH06230328A (ja) * | 1993-02-04 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | 電界吸収型光変調器の実装方法 |
| JP3438443B2 (ja) * | 1995-11-10 | 2003-08-18 | Ｋｄｄｉ株式会社 | 光デバイス |
| JPH1138372A (ja) * | 1997-07-24 | 1999-02-12 | Oki Electric Ind Co Ltd | 高周波回路、それを用いた光モジュール及びインピーダンス整合方法 |
-
2000
- 2000-12-26 JP JP2000394220A patent/JP4601161B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH085874A (ja) * | 1994-06-22 | 1996-01-12 | Nippon Telegr & Teleph Corp <Ntt> | 光素子モジュール |
| JPH10322028A (ja) * | 1997-05-19 | 1998-12-04 | Oki Electric Ind Co Ltd | 高周波電気配線用基板およびそれを用いた半導体光制御素子の実装構造 |
| JPH11287973A (ja) * | 1998-04-03 | 1999-10-19 | Toshiba Corp | 光変調器 |
| JP2000019473A (ja) * | 1998-07-06 | 2000-01-21 | Oki Electric Ind Co Ltd | 光モジュールの実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002196293A (ja) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107430293B (zh) | 光电路 | |
| US6437899B1 (en) | Opto-electric conversion semiconductor device | |
| US7011458B2 (en) | Optical module | |
| JP3553222B2 (ja) | 光変調器モジュール | |
| EP1655630B1 (en) | Optical module | |
| JP4199901B2 (ja) | 光送信モジュール | |
| US10965098B2 (en) | Transmitter optical subassembly and optical module comprising an impedance element to minimize a flow of an alternate current | |
| CN101305312B (zh) | 光调制器 | |
| JP4017352B2 (ja) | 光モジュール | |
| JP7339807B2 (ja) | 半導体発光装置 | |
| US7162107B2 (en) | Method and apparatus for improving frequency response in mode converters | |
| CN106133586B (zh) | 光波导元件模块 | |
| JP4601161B2 (ja) | 光電変換半導体装置 | |
| US20030193095A1 (en) | Optical module equipped with a wiring plate | |
| CN1287449A (zh) | 具有内部阻抗匹配的电光调制器 | |
| US6975780B2 (en) | Electro-optical component | |
| US6552365B2 (en) | Photoelectric converting semiconductor device | |
| US6549321B2 (en) | Optical modulator | |
| CN111936918A (zh) | 光调制器及光发送装置 | |
| KR20130056470A (ko) | 송신용 광 모듈 | |
| JP3823743B2 (ja) | 高周波信号入力端子付光送信モジュール | |
| US6788447B2 (en) | Off-chip matching circuit for electroabsorption optical modulator | |
| US11927839B2 (en) | Broadband electro-absorption optical modulator using on-chip RF input signal termination | |
| CN112997371A (zh) | 光模块 | |
| JP7051409B2 (ja) | 光送信モジュール及び光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |