JP2009536775A - パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法 - Google Patents

パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法 Download PDF

Info

Publication number
JP2009536775A
JP2009536775A JP2009510163A JP2009510163A JP2009536775A JP 2009536775 A JP2009536775 A JP 2009536775A JP 2009510163 A JP2009510163 A JP 2009510163A JP 2009510163 A JP2009510163 A JP 2009510163A JP 2009536775 A JP2009536775 A JP 2009536775A
Authority
JP
Japan
Prior art keywords
power
package
coupled
integrated circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009510163A
Other languages
English (en)
Other versions
JP4950285B2 (ja
Inventor
チュア−エオアン、ルー・ジー.
トムズ、トマス・アール.
アンドリーブ、ボリス・ディミトロブ
ガグネ、ジャスティン・ジョセフ・ロゼン
シ、チュンレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2009536775A publication Critical patent/JP2009536775A/ja
Application granted granted Critical
Publication of JP4950285B2 publication Critical patent/JP4950285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Description

本開示は、一般的には、回路内における配電のシステム及び方法に関するものである。本開示は、より具体的には、低抵抗パッケージ金属を用いて切り換えられた電力又は信号をシリコン基板の指定エリアに配分するシステム及び方法に関するものである。
技術の進歩は、より小型でより強力なパーソナル計算デバイスを生み出している。例えば、ポータブル無線電話、パーソナルデジタルアシスタント(PDA)、及びページング装置、等の無線計算デバイスを含む様々な携帯式パーソナル計算デバイスは、小型、軽量で、ユーザーによる持ち運びが容易である。より具体的には、携帯無線電話、例えばセル(アナログ及びデジタル)電話及びIP電話等、は、無線ネットワークを通じて音声及びデータパケットを通信することができる。さらに、多くの該無線電話は、組み入れられているその他の型のデバイスを含む。例えば、無線電話は、デジタルスチルカメラと、デジタルビデオカメラと、デジタルレコーダーと、オーディオファイルプレーヤーと、を含むこともできる。さらに該無線電話は、インターネットにアクセスするために用いることができるウェブインタフェースを含むことができる。従って、これらの無線電話は、重要な計算能力を含む。
該デバイス内においては、回路はより小型になってきており、回路による電力消費量が性能にとってますます重要になってきている。典型的集積回路は、複数の埋め込まれた回路構造を含むことができる基板と、前記基板に電気的に結合された1つ以上の集積回路デバイスと、を含む。入力/出力(I/O)回路を異なる場所に置くことができ、チップ周辺に限定されない設計を用いて大量の該回路デバイスが製造される。この型のデバイスは、フリップチップと呼ぶことができる。フリップチップ技術は、基板上の導電性パッド又はエリアに対応するパッケージ取り付けパッドの各々において隆起させた金属性の接合バンプを用いて、パッケージを反対にして表面を下に向けた状態で基板相互接続パターンに接合することによって集積回路デバイス又はパッケージを物理的に及び電気的に基板に結合させるのを可能にする。接合バンプ又はボールは、制御リフローはんだ技術又は導電性エポキシ技術を用いてパッケージの導電性パッドを基板上の導電エリアに接合する。
入力/出力(I/O)回路に関するフリップチップの物理的設計の一側面は、I/O回路を該当するオンチップ配電網に接続する配線のサイズの決定及びルーティングである。フリップチップ回路の電力ルーティングは、フリップチップの回路に電力を供給するためにフリップチップ回路の各I/Oピンの電力サービス端子を基板の配電網に接続するプロセスである。一般的には、電力サービス端子は、電力ルートと呼ぶことができる金属線又はトレースによって配電網に結合される。電力ルートの幅を制御することによって、電力ルートの有効抵抗及び電流密度を設計の電気的要求を満たすように制御することができる。
チップがますます小型化するのに伴い、シリコン基板内における金属層の抵抗が増大し、その一方で電力密度も増大してきている。増大した電力密度に対処するためには、電力再配電用に追加の厚い金属層を加えることで配電網内での抵抗損失を引き下げることができる。しかしながら、該設計は、ルーティング上の複雑さを増大させさらに基板上における構成要素の配置に関して利用可能な面積を減少させる。
従って、電力損失及び熱負荷を低減させさらに継続的なプロセススケーリングを考慮した改良された配電システム及び方法を提供するのが有利になる。
1つの特定の実施形態においては、集積回路は、パッケージと、前記パッケージに電気的に及び物理的に結合された基板と、を含む。前記パッケージは、第1のピンと、第2のピンと、前記第1のピンを前記第2のピンに結合させる金属化部分(metallization)と、を含む。前記基板は、前記第1のピン及び前記第2のピンを介して前記パッケージに結合される。前記基板は、複数の電力領域と、電力制御ユニットと、を含む。前記パッケージの前記第2のピンは、前記複数の電力領域のうちの特定の電力領域に結合される。前記電力制御ユニットは、論理と、スイッチと、を含み、前記スイッチは、電圧供給端子に結合された第1の端子と、前記論理に結合された制御端子と、前記パッケージの前記第1のピンに結合された第2の端子と、を含む。前記論理は、前記パッケージの前記金属化部分を介して前記特定の電力領域に電力を配電するために選択的に前記スイッチを起動させる。
一実施形態においては、前記特定の電力領域は、前記基板内に埋め込まれた処理ユニットを含む。他の実施形態においては、前記スイッチは、前記処理ユニットのピーク要求を満たすようなサイズに決められる。さらに他の実施形態においては、前記処理ユニットの前記ピーク要求は、前記処理ユニットの面積が乗じられたピーク電力密度よりも小さい。
さらに他の実施形態においては、前記スイッチは、複数の独立したトランジスタを含み、前記論理は、前記複数の独立したトランジスタを段階的に起動させ、前記段階の各々は、前記複数の独立したトランジスタのうちの少なくとも1つを含む。さらに他の実施形態においては、電力制御ユニットは、前記特定の電力領域と関連づけられたキャパシタンスを充電するための電力ランプを生成するように適合化される。さらに他の実施形態においては、前記論理は、前記特定の電力領域をリセットするための電力オンリセット信号を生成するように適合化される。他の特定の実施形態においては、前記特定の電力領域は、前記特定の電力領域からの出力を既知の論理状態にクランプするためのクランプ回路をさらに含み、前記論理は、前記クランプ回路を起動させるための出力クランプ信号を生成する。
他の実施形態においては、前記電源電圧端子は、第2のパッケージの出力端子を含む。さらに他の実施形態においては、前記基板は、パッケージの金属化部分と平行な電気的トレースを介して電気的構成要素に電力を配電するために前記第2の端子及び前記特定の電力領域の前記電気的構成要素に結合される前記電気的トレースをさらに含む。他の特定の実施形態においては、前記スイッチは、前記複数の特定の電力領域の負荷の各々の最大負荷の和よりも小さい最大単位負荷を供給するように構成される。
他の実施形態においては、方法は、基板内に埋め込まれたスイッチの制御端子においてスイッチ起動信号を受信することを含む。前記基板は、複数の領域を含み、前記スイッチは、前記複数の領域のうちの第1の領域内に配置される。前記方法は、前記スイッチ起動信号を受信するのに応じて前記スイッチを介して前記基板に結合されたパッケージの第1のピンに信号を切り換えることも含む。前記方法は、前記複数の領域のうちの第2の領域において前記パッケージの第2のピンから前記信号を受信することも含む。
他の実施形態においては、スイッチ起動信号を受信することは、前記スイッチの前記制御端子において電力制御論理から制御信号を受信することを含む。さらに他の実施形態においては、前記第1のピン及び前記第2のピンは、バンプを含み、前記パッケージは、前記バンプによって物理的に及び電気的に前記基板に結合されたフリップチップパッケージを含む。さらに他の実施形態においては、前記信号を切り換えることは、前記パッケージの金属化部分を介して前記信号をルーティングするために前記スイッチの端子を前記パッケージの前記第1のピンに選択的に結合することを含む。他の実施形態においては、前記信号は、電源電圧である。さらに他の実施形態においては、前記第2の領域は、プロセッサを含む。さらに他の実施形態においては、前記スイッチは、複数のトランジスタを含み、前記信号を切り換えることは、前記パッケージの前記第1のピンに印加されるランプ供給電圧を生成するために前記複数のトランジスタを幾つかのクロックサイクルにわたって段階的に起動させることを含み、各段階は、前記複数のトランジスタのうちの少なくとも1つのトランジスタを含む。
他の実施形態においては、シリコン切り換え電力配電システムは、基板の電力制御ユニットにおける電圧供給端子から電力供給を受け取るための手段と、制御信号を受信するための手段と、電圧供給端子から前記基板のローカル化された電力領域に配電するために電圧供給端子からフリップチップパッケージの第1の電力ピンに前記電力供給を切り換えるための手段と、を含む。前記フリップチップパッケージは、前記第1の電力ピンと、前記ローカル化された電力領域に結合された第2の電力ピンと、を含む。
1つの特定の実施形態においては、前記電圧供給端子は、前記パッケージ内の第1の金属化部分に結合された第3のピンであり、前記第1の金属化部分は、電力マネージャ集積回路に結合される。さらに他の実施形態においては、制御信号を受信するための前記手段は、トランジスタデバイスの制御端子を含む。さらに他の実施形態においては、前記切り換え電力引き渡しシステムは、ランプ電力供給を提供するために前記クロックの幾つかのサイクルにわたって前記スイッチを起動させるようにクロック信号を制御するための手段をさらに含む。
他の特定の実施形態においては、携帯デバイスは、集積回路パッケージを含む。前記集積回路パッケージは、電源電圧端子に結合された第1の電力入力と、第1の電力出力と、前記第1の電力入力を前記第1の電力出力に電気的に結合するための第1の金属化部分と、第2の電力入力と、第2の電力出力と、前記第2の電力入力及び前記第2の電力出力を電気的に結合するための第2の金属化部分と、を含む。前記携帯デバイスは、前記集積回路パッケージに電気的に及び物理的に結合された基板も含む。前記基板は、複数の電気的に絶縁された電力領域と、電力制御論理と、電源入力と、スイッチと、を同じく含む。前記電源入力は、前記第2の電力出力及び前記複数の電気的に絶縁された電力領域のうちの特定の電力領域に結合される。前記スイッチは、前記集積回路の前記第1の電力出力に結合された第1の端子と、制御端子と、前記集積回路パッケージの前記第2の電力入力に結合された第2の端子と、を含む。前記スイッチは、前記電力制御論理に応じて前記集積回路パッケージの前記第2の金属化部分を介して前記特定の電力領域に選択的に電力を切り換える。
特定の実施形態においては、前記携帯デバイスは、電源電圧を提供するために前記電源電圧端子に結合された電力モジュール集積回路も含む。電池は、前記電源電圧を供給することができる。他の特定の実施形態においては、前記電源電圧端子は、第2の集積回路パッケージの出力ピンを具備する。さらに他の特定の実施形態においては、前記スイッチは、並列の複数のトランジスタを含み、前記複数のトランジスタは、ランプ供給電圧を前記第2の端子に提供するために段階的に起動される。さらに他の特定の実施形態においては、前記携帯デバイスは、無線周波数信号を送信及び受信するための無線周波数トランシーバを含む。
他の特定の実施形態においては、集積回路デバイスは、コントローラと、電気的構成要素と、を有する。前記コントローラは、第1の入力端子と、オフ基板パッケージの金属化部分を通じて通信するための外部端子出力と、を含む。前記電気的構成要素は、共通基板に関して前記コントローラから絶縁されるサブ領域(subdomain)内に存在する。前記電気的構成要素は、前記オフ基板パッケージの前記金属化部分を介して前記外部端子出力に応答する。
1つの特定の実施形態においては、前記コントローラは、前記第1の入力端子を前記外部端子出力に選択的に接続するための前記第1の入力端子及び前記外部端子に結合されたスイッチを含む。他の実施形態においては、前記コントローラは、前記スイッチを選択的に起動させるための論理をさらに含む。他の実施形態においては、前記コントローラは、前記オフ基板パッケージの前記金属化部分を通じて前記電気的構成要素に信号を通信するように適合化される。さらに他の実施形態においては、前記コントローラは、前記電気的構成要素を起動させるために前記オフ基板パッケージの前記金属化部分を通じて電源電圧を通信するように適合化される。さらに他の実施形態においては、前記オフ基板パッケージは、バンプを介して前記共通基板に物理的に及び電気的に結合される集積回路を含む。
前記電力切り換え引き渡しシステム及び方法の実施形態によって提供される1つの特定の利点は、前記負荷回路が同じ基板エリアにおいて切り換えられた供給を生成する必要なしにグローバルシリコン配電網を利用できることである。このことは、シリコンオーバーヘッドの約3%乃至8%が負荷回路から排除されて前記負荷回路の総電力要求量を低減させる点で1つの利点を提供する。さらに、前記負荷回路の設計内の基板の金属資源を前記切り換え供給の生成専用にする必要がない。
他の利点は、電力制御を中央に集中させることによって及びスイッチを前記負荷回路から取り除くことによって、もはや入力電力を前記構成要素にルーティングする必要がなくさらに分散型スイッチ回路を通じて及びその周囲に複数の電力グリッドをルーティングする必要がもはやないため、前記基板上における構成要素の配置が単純化されるという点で提供される。
さらに他の特定の利点は、前記スイッチは前記処理ユニットのピーク要求を満たすようなサイズにできることであり、前記処理ユニットの前記ピーク要求は、前記処理ユニットの基板面積が乗じられたピーク電力密度よりも小さい。
追加の利点は、前記負荷回路の設計を電力切り換えから切り離し、それによって、前記スイッチがより低い電流漏れを有しさらにより高い電圧レベルで動作するより厚い酸化物デバイスから成る構造にすることができることを含む。
他の特定の利点は、前記負荷回路は、待機電力を低減させるための電力スイッチを設計内に組み込む必要なしに性能について設計できることである。
さらに他の利点は、総負荷回路の前記ピーク要求が、前記負荷回路の面積が乗じられた前記ピーク電力密度よりも小さいことである。従って、分散型スイッチは、前記ピーク電力密度を満たすように設計することができ、前記集中型供給スイッチは、負荷回路全体の前記ピーク要求を満たすことができる。前記負荷回路全体の前記ピーク要求は、前記負荷回路の面積が乗じられたピーク電力密度の1/2又は1/3のオーダーであることができる。従って、前記スイッチのサイズは、分散型スイッチの電圧損失を維持しながら同じ桁だけ小さくすることができる。
さらなる追加の利点は、前記電力スイッチの物理的サイズを前記分散型スイッチのサイズのほんのわずかな割合にまで小さくできるため、前記電力スイッチをサイクルさせるために利用される電流を低減させてより良く管理できることである。さらに、前記スイッチは、段階的に起動させ、電流レベルを制御すること及び前記スイッチの出力において出力供給電流の希望される一部分の電流を達成させるのをより容易にすることができる。
本開示のその他の側面、利点、及び特長は、以下の節、すなわち、図面の簡単な説明、発明を実施するための最良の形態、及び請求項を含む本出願全体を検討後に明確になるであろう。
本明細書において説明される実施形態の側面及び付随する利点は、以下の発明を実施するための最良の形態を添付された図面とともに参照することによってより容易に明確になるであろう。
パッケージと切り換え電力引き渡しシステムを有する基板とを含む集積回路デバイスの特定の実施形態を示したブロック図である。 電力管理集積回路を有するパッケージと切り換え電力引き渡しシステムを有する基板とを含む集積回路デバイスの特定の実施形態を示したブロック図である。 基板とフリップチップパッケージとを含む集積回路の横断面図である。 複数の電気的に絶縁された電力領域を含む基板の特定の実施形態を示したブロック図である。 電力管理システムの特定の実施形態を示したブロック図である。 図5の電力管理システムの信号の一部を示したタイミング図である。s 図1乃至5のシステム及び方法を用いることができるプロセッサ及びメモリを組み込んだ典型的携帯電話の一般図である。 図1乃至5のシステム及び方法を用いることができるプロセッサ及びメモリを組み込んだ典型的無線インターネットプロトコル電話の一般図である。 図1乃至5のシステム及び方法を用いることができるプロセッサ及びメモリを組み込んだ典型的ポータブルデジタルアシスタントの一般図である。 図1乃至5のシステム及び方法を用いることができるプロセッサ及びメモリを組み込んだ典型的オーディオファイルプレーヤーの一般図である。
特定の実施形態においては、基板の第1の領域内の制御ユニットは、オフ基板パッケージの金属化部分を利用して電力、信号、又はその組合せを第1の領域から電気的に絶縁された基板の第2の領域にルーティングすることができる。第2の領域は、例えば、電気的構成要素、例えばプロセッサ、メモリ、その他の集積回路資源、等を含むことができる。集積回路においては、電圧効率は、全体的な性能に対して有意な影響を有することがしばしばある。オフ基板パッケージを通じて電力及び信号をルーティングすることによって、制御ユニットは、典型的には基板内の金属トレースよりも低い電気抵抗を有するパッケージの金属化部分を利用することによって電圧損失を低減することができる。制御ユニットは、基板の構成要素を起動又は停止させるために選択された構成要素に電力をルーティングするか又は電力を遮断することができる。幾つかの事例においては、構成要素の起動及び停止は、非活動期間中は電力を保存するために用いることができる。
図1は、パッケージ102と切り換え電力引き渡しシステムを有する基板104とを含む集積回路デバイス100の特定の実施形態を示すブロック図である。回路デバイス100は、上から見た図であり、パッケージ102は、基板104の最上部に存在し、パッケージ102の一部であるデバイス及びトレースは、ファントム図であり、他方、基板104のデバイス及びトレースは、実線で示される。
基板104は、互いに電気的に絶縁された基板104の領域であることができるサブ領域06及び108を含む。サブ領域106は、電力制御ユニット(PCU)110を含み、電力制御ユニット(PCU)110は、論理112と、スイッチ114と、を含む。サブ領域108は、電気的構成要素116、例えば、プロセッサ、メモリ、他の回路構成要素、又はそのいずれかの組合せ、を含む。基板104は、電力マネージャ集積回路(PMIC)118も含み、電力マネージャ集積回路(PMIC)118は、その他のPMIC構成要素120、例えばキャパシタ、抵抗器、誘導子、又はそのいずれかの組合せ、に電気的に結合することができる。
一般的には、パッケージ102は、フリップチップ技術を介して基板104に接続することができる。パッケージ102のピン122は、電源電圧を受け取るために電源電圧端子に結合される。パッケージピン122は、パッケージ102上のトレース124を介してバンプ126に結合される。バンプ126は、基板104上又は基板104内のトレース128を介してPMIC118に結合される。PMIC118は、電源電圧を集積回路100に提供するためにオフチップ構成要素、例えばその他のPMIC構成要素120、を利用するように適合化することができる。該事例においては、PMIC118は、バンプ132に接続する出力トレース130を含む。バンプ132は、パッケージトレース134を介してパッケージ102の出力ピン136に接続される。出力ピン136は、その他のPMIC構成要素120に結合される。パッケージの入力ピン138は、その他のPMIC構成要素120に結合され、パッケージトレース140を介して基板104のバンプ142に結合される。バンプ142は、基板104上の又は基板104内のトレース144を介してPMIC118に接続される。
PMIC118は、基板トレース145によってバンプ146に接続される。バンプ146は、パッケージトレース148を介してバンプ150に接続される。PCU110は、基板トレース149を介してバンプ150に接続される。スイッチ114は、基板トレース151によってバンプ152に接続される。バンプ152は、パッケージトレース154に接続され、パッケージトレース154は、バンプ156に接続される。バンプ156は、基板トレース157を介してサブ領域108の構成要素116に接続される。
動作の際には、PMIC118は、電力制御ユニット(PCU)110に電力を提供し、電力制御ユニット(PCU)110は、PCU論理112及びスイッチ114を用いて、基板トレース151、バンプ152、パッケージトレース154、バンプ156及びトレース157を介して構成要素116を含むサブ領域108に選択的に電力を提供する。PCU110は、基板104のシリコン基板のその他のエリアに電源電圧を再配分するためにパッケージ金属、例えばトレース154、の非常により低い抵抗を利用するために用いることができる。PCU110は、複数のスイッチ、例えばスイッチ114、を含むことができ、各スイッチは、パッケージ102内の金属化トレースを介して基板104の特定のサブ領域に電力を供給するために論理112によって別々に起動させることができる。換言すると、基板104のグローバル電力グリッドを通じて電力をルーティングする代わりに、スイッチ114を介してパッケージ102の金属化部分、例えばワイヤトレース、を通じて基板104の電気的に絶縁されたサブ領域、例えばサブ領域108、にルーティングすることができる。この技術は、信号に対しても拡大でき、基板104のより高い抵抗の金属トレースを通る代わりに、パッケージ102のはるかに抵抗が低い金属化部分を介してルーティングできることも理解されるべきである。
PCU110は、パッケージ102の低抵抗ルーティングを用いて、基板104のフロアプランに電力を配電するため、PCU110の設計は、パッケージ102及び基板104の両方と密接に結合される。一実施形態においては、PCU110は、第1の電力領域、例えばサブ領域106、内の1つ以上のフリップチップバンプと接続し、第2の電力領域、例えばサブ領域108、の1つ以上のバンプに結合される。電力損失を低く維持するために、PCU110は、第2の電力領域の近くに置くことができる。
図2は、電力管理集積回路218を有するパッケージ202と切り換え電力引き渡しシステムを有する基板204とを含む集積回路デバイス200の特定の実施形態を示すブロック図である。特定の実施形態においては、パッケージ202は、基板204をカプセル化することができる。ブロック図は、パッケージ202を通じて上から見た図であり、パッケージ202の構成要素及びトレースがファントムで示される。
パッケージ202は、電力マネージャ集積回路218を含む。基板204は、論理212とスイッチ214とを有する電力制御ユニット(PCU)210を含む。基板204は、複数のサブ領域又は絶縁された領域、例えばサブ領域206(PCU210を含む)と、サブ領域207と、サブ領域208と、を同じく含む。基板は、特定のサブ領域内の処理ユニット216を含む。基板204は、1つ以上の電力グリッド、例えば電力グリッド264、を含むこともできる。
PMIC218は、パッケージトレース224を介してパッケージピン222から電源電圧を受け取る。PMIC218は、オフチップ又はオフパッケージであることができるその他のPMIC構成要素220を利用して、電源電圧をその他の集積回路構成要素への配電のためにより低いレベルに引き下げること、電源電圧を平滑化又は整流すること、等ができる。PMIC218は、パッケージトレース234、パッケージピン236、パッケージピン238及びパッケージトレース240を介してその他のPMIC構成要素に接続することができる。PMIC218は、パッケージトレース260及びバンプ262によって電力グリッド264に接続することもできる。PMIC218は、パッケージトレース248及びバンプ250を介してPCU210に接続され、パッケージトレース248及びバンプ250は、PCU210のローカル電源端子又は基板トレース(示されていない)に接続することができる。スイッチ212は、パッケージ202のトレース(又は金属化部分)254に接続されるバンプ252に結合された出力251を含む。トレース254は、処理ユニット216と関連づけられたサブ領域内のバンプ256に結合される。
動作の際には、論理212は、出力251、バンプ252、パッケージトレース254、及びバンプ256を介して処理ユニット216に電源電圧を引き渡すために選択的にスイッチ214を起動させる。従って、PCU210は、論理212及びスイッチ214を介して、プロセッサ216に選択的に電力をルーティングし、プロセッサ216は、デジタル信号プロセッサ、高度縮小命令セット計算(RISC)機(ARM)プロセッサ、汎用プロセッサ、アナログ信号プロセッサ、又はその組合せであることができる。代替として、特定のサブ領域は、その他の何らかの電気的構成要素、例えばメモリ、他のスイッチ、コントローラ、等を含むことができる。
典型的には基板のトレースにおけるワイヤ抵抗は高いことが理解されるべきである。この高い抵抗は、スイッチ214の希望されるオンインピーダンスを達成させるために用いることができる。損失及び熱放散を防止するため、PCU210は、スイッチ214が論理212によって起動されたときに基板204の金属資源の大きな割合を利用してスイッチ214に電流を引き渡し、次にパッケージ202に電流を戻す。PCU210は、基板204の最上層金属までの金属化部分を最高100%及び最上層金属のほとんどを消費することができるため、PCU210は、基板204のワイヤルートがほとんどないエリアに置く必要がある場合がある。幾つかの実施形態においては、PCU210は、例えばPMIC218に接続するためのバンプを含むことができる。これらのバンプ、例えばバンプ250、は、静電放電(ESD)事象にさらされることがある。従って、幾つかの事例においては、PCU210のための追加のESD保護を含めることが望ましい場合がある。代替として、スイッチ214は、例えば、パッケージ202及び基板204の両方を介して特定の電力領域に電力を引き渡すためにパッケージ202のトレース254と平行な基板204上のワイヤトレース(示されていない)を介して処理ユニット216に接続することができる。
図3は、フリップチップパッケージ302と基板304とを含む回路300の横断面図であり、パッケージ302は、基板304をカプセル化する。回路300は、PMIC318も含む。パッケージ302は、金属化部分306と307とを含む。基板304は、処理ユニット308と、電力制御ユニット(PCU)論理310と、スイッチ312と、処理ユニット314と、を含む。PMIC318は、ピン316及びインターコネクト317を介してパッケージ302に接続される。ピン316は、トレース320によって金属化部分306に結合される。パッケージ302は、代表的なバンプ322、324、328、336及び340を介して基板304に物理的に及び電気的に接続される。バンプ324は、トレース326を介してパッケージ302の金属化部分306を処理ユニット308に結合する。バンプ328は、トレース330を介してパッケージ302の金属化部分306をPCU論理310に結合する。バンプ322は、トレース334を介してパッケージ302の金属化部分306をスイッチ312に結合する。スイッチ312は、バンプ336及びバンプ336に結合されるトレース338を介してパッケージ302の金属化部分307に接続される。バンプ340は、トレース342を介してパッケージ302の金属化部分307を処理ユニット314に結合する。
動作の際には、PMIC318は、ピン316を介してパッケージに電力を引き渡し、ピン316は、トレース320を介して金属化部分306に電力を提供する。処理ユニット308は、バンプ324及びワイヤトレース326を介して金属化部分から電力を引き出す。処理ユニット308は、スイッチ312を起動させるために電力イネーブル信号等の制御信号をPCU論理310に提供することもできる。PCU論理310は、スイッチ312を通じてバンプ322及びトレース334を介して金属化部分306から及びバンプ336及びトレース338を介して金属化部分307に電力を切り換えるためにスイッチ312を選択的に起動させることができる。これで、金属化部分307は、処理ユニット314を含む基板304のサブ領域に電力を提供することができる。この方法により、特定のサブ領域、特定の構成要素、又はその組合せに電力を提供するためにパッケージ302の金属化部分306及び金属化部分307を介して選択的に電力をルーティングすることができる。
PMIC318は、パッケージ302に電気的に及び物理的に結合された第2のパッケージであることができることが当業者によって理解されるであろう。代替として、PMIC318は、基板304に電気的に及び物理的に結合することができ、基板304を介してパッケージ302のピンに接続することができる。
図4は、複数の電気的に絶縁された電力領域を含む基板400の特定の実施形態を示すブロック図である。基板400は、電力制御論理402と、電力領域VC1Z1404と、配電電力領域(distributed power domain)406と、電力領域VC1Z3408と、配電電力領域410と、電力領域VCC1414と、配電電力領域416及び418と、電力領域VC1Z2420と、電力領域VC2Z1422と、電力領域VCC2424と、を含む。さらに、基板は、電力制御論理402に接続される、電力領域スイッチVC1Z1426と、電力領域スイッチVC2Z1430と、電力領域スイッチVC1Z2434と、電力領域スイッチVC1Z3438と、を含む。矢印428、432、436及び440は、スイッチ226、430、434、及び438と電力制御論理402との間における論理的接続を示す。
一般的には、配電電力領域406、410、416、及び418は、電力オフ状態と電力オン状態との間で切り換えるための分散型スイッチ(示されていない)を含むことができ、電源電圧(VDD_C1)又は電源電圧(VDD_C2)のいずれかが例えば特定の領域に提供される。対照的に、電力領域404、408、420及び422は、隣接するスイッチ426、438、434、又は430、例えば図1乃至3に関して説明されるスイッチ、をそれぞれ介して電源電圧を受け取る。電力制御論理402は、スイッチ426、438、434、及び430を起動及び停止させるように適合化される。電力領域414は、スイッチを有さないことができ、電源電圧端子VCC1から電力を引き出すことができる。
動作の際には、電力領域VCC1414は、例えば図1乃至3に示されるような電力マネージャ集積回路(PMIC)から電源電圧を受け取る。電力領域VCC1414は、電力領域スイッチVC1Z1426に、電力領域スイッチVC1Z2434に、及び電力領域スイッチVC1Z3 438に電源電圧を提供する。電力制御論理402は、PCU402から論理的接続428、436及び/又は440を介して送信された制御信号に従って各々のローカル電力領域に切り換えられた電源電圧(VDD_C1Z1、VDD_C1Z2、又はVDD_C1Z3)を引き渡すために電力領域スイッチVC1Z1426、電力領域スイッチVC1Z2434、電力領域スイッチVC1Z3438、又はその組合せを選択的に起動させることができる。同様に、電力領域VCC2424は、PMICから電源電圧を受け取り、切り換えられた電源電圧(VDD_C2Z1)を電力領域スイッチVC2Z1430に提供する。電力制御論理402は、電力領域VC2Z1408に電力を引き渡すために論理的接続432を介して電力領域スイッチVC2Z1408を選択的に起動又は停止させることができる。
示されるように、電力領域スイッチ426、438、434、及び430が基板400内の電力領域に隣接する場合は、基板を介してパッケージルーティングに平行に電力をルーティングすることが望ましいことがある。
一般的には、パッケージを利用して配電することによって、切り換え供給電力を発生させる回路は、オンシリコン金属資源を自由に用いることができる。負荷回路、例えばプロセッサ、は、同じ基板エリアにおいて切り換え供給を生成する必要なしにグローバルシリコン電力配電網を利用することができる。このことは、シリコンオーバーヘッドの約3%乃至8%が負荷回路から取り除かれて負荷回路の総電力要求を低減させるという点での利点を提供する。さらに、電力制御を中央に集中させることによって及び負荷回路からスイッチを取り除くことによって、もはや構成要素の少なくとも一部には入力電力をルーティングする必要がないため、チップ上に置ける構成要素の配置が単純化される。さらに、分散型スイッチ回路を通じて及びその周囲に複数の電力グリッドをルーティングする必要がもはやない。さらに、基板の金属資源を切り換え供給の生成専用にする必要がない。
パッケージを通じて電力をルーティングすることによって提供される他の利点は、回路設計の切り離しを含む。スイッチ回路は、負荷回路の面積が乗じられたピーク電荷密度ではなく負荷回路が要求する電流に備える必要があるだけであるため、スイッチは、より低い電流漏れを有しさらにより高い電圧レベルで動作するより厚い酸化物デバイスから成る構造にすることができる。さらに、負荷回路は、待機電力を低減させるための電力スイッチを設計内に組み込む必要なしに性能について設計することができる。
さらに他の利点は、総負荷回路のピーク要求は、負荷回路の基板面積によって乗じられたピーク電力密度よりも低いことである。従って、分散型スイッチは、単位面積当たりのピーク電力密度を満たすように設計しなければならない一方で、集中型供給スイッチは、負荷回路全体のピーク要求を満たさなければならないことである。負荷回路全体のピーク要求は、負荷の面積が乗じられたピーク電力密度の1/2又は1/3のオーダーであることができる。従って、スイッチのサイズは、分散型スイッチの電圧損失を維持しながら同じ桁だけ小さくすることができる。
さらなる利点は、電力スイッチの物理的サイズを分散型スイッチのサイズのほんのわずかな割合にまで小さくできるため、電力スイッチをサイクルさせるために用いられる電流を低減させてより良く管理できることである。1つの特定の実施形態においては、スイッチは、分散型スイッチのインターコネクト/制御が集中型スイッチの面積の20乃至40倍であるエリアにルーティングされる一方で、分散型スイッチの面積の和の約1/2乃至1/4にまでサイズが小さくされる。
図5は、電力管理システム500の特定の実施形態を示すブロック図である。電力管理システム500は、PCU論理504と、PCUスイッチ506と、クロックデバイダ508とを含む電力制御ユニット(PCU)502を含む。クロックデバイダ508は、示されるようにNクロックによる分割(divide)であることができ又はクロック信号の遅延バージョンをPCU論理504に提供するための遅延選択デバイスであることができる。代替として、PCU504は、自己でタイミングを計ることが可能であり、その場合は、クロックデバイダ508は、省略することができる。
PCU502は、電源電圧端子510と、クロック端子512と、電力イネーブル入力端子516と、試験端子518と、スキャンチェーン入力端子520と、を含む。電源電圧端子510は、PCUスイッチ506に結合される。クロック端子512は、クロックデバイダ508に接続され、クロックデバイダ508は、分割されたクロック信号(D_clock)をPCU504及び出力端子524に提供するための出力514を含む。電力イネーブル端子516、試験端子518及びスキャンチェーン入力端子520は、PCU論理504に接続される。試験入力端子518は、PCU論理504を試験モードにするためのモード設定入力を提供し、スキャンチェーン入力端子520は、回路設計者が論理504を試験するための試験信号を提供するのを可能にする。さらに、試験端子518及びスキャンチェーン入力端子520は、PCU論理504を構成するために利用することができる。
PCUスイッチ506は、並列に配置された1つ以上のpチャネルトランジスタ(1乃至M)530及び532を含む。例えばpチャネルトランジスタ530は、第1の端子536と、制御端子538と、第2の端子540と、を含む。第1の端子536は、電源端子510に接続される。制御端子538は、PCU論理504の電力オンイネーブル端子522に接続される。第2の端子540は、電源出力端子534に接続される。pチャネルトランジスタ530及び532は、バイポーラ接合トランジスタ、界効果トランジスタ、絶縁ゲート界効果トランジスタ、等であることができる。PCU論理504は、例えば図4の電力領域VC1Z1等の電力領域に関する供給電圧VDD_C1Zであることができる電源電圧を電源出力端子534に提供するために1つ以上のトランジスタ530及び532のうちの各々を選択的に起動させるための電力オンイネーブル出力522を含む。一般的には、論理504は、電源出力端子534においてランプ出力電圧(VDD_C1Z)を生成するために段階的にPCUスイッチ506のトランジスタを選択的に起動させることができる。
動作の際には、PCU論理504は、電力イネーブル信号端子516において電力イネーブル信号を受信する。電力イネーブル信号は、構成レジスタ、例えば図1の構成レジスタ132、内に格納された論理的“1”又は論理的高値であることができる。代替として、電力イネーブル信号は、基板の電力領域内の構成要素から直接受信することができる。他の実施形態においては、電力イネーブル信号は、基板に結合されたパッケージの入力ピンから受信することができる。電力イネーブル信号を受信することに応答して、PCU論理504は、トランジスタ530乃至532を段階的に、又は出力端子534において出力供給電圧VDD_C1Zを生成するために特定の順序で逐次的に、起動させるために電力オンイネーブル出力端子522において電力オン信号を生成する。
一般的には、PCUスイッチ506は、独立して起動させることができる、並列に配置された複数のpチャネルトランジスタ(1乃至M)を含む。複数のpチャネルトランジスタの各々を段階的に起動させることによって、ここで、各段階は、少なくとも1つのpチャネルトランジスタを含み、出力供給電圧は、希望されるレベルの粒度まで、ランプ信号のように徐々に増大させることができる。各pチャネルトランジスタ及び各インターコネクトは、寄生キャパシタンスを導入するため、トランジスタは、VDD_C1Zキャパシタンスを徐々に充電することによって電流ランプを制限するために段階的に起動させることができる。
PCU論理504は、関連づけられた電力領域のプロセッサによる処理を開始する前に関連づけられた電力領域をリセットするために電力オンリセット端子528において電力オンリセット信号をアサートすることができる。さらに、PCU504が非アクティブである間に又は電力オンリセット信号をアサートしている間に、PCU論理504は、その他の電力領域への浮動入力を防止するためにクランプ論理(示されていない)を起動させて関連づけられた電力領域の出力を強制的に既知の論理状態にするために出力クランプ端子において出力クランプ信号をアサートすることができる。特定の実施形態においては、出力を強制的に既知の論理状態にするためのクランプ論理は、出力クランプ信号を入力として受信する電力領域によって電力が供給される。
図6は、図5の電力管理システムの信号の一部を示すタイミング図600である。タイミング図600は、クロック信号と、電力イネーブル信号と、電力オンイネーブル信号と、クランプ論理信号と、電力オンリセット信号と、を含む。この特定の例においては、最初は、電力イネーブル信号は論理ハイレベルにあり、電力オンイネーブル信号、論理的クランプ信号、及び電力オンリセット信号は、論理ローレベルにある。
この例においては、第2のクロックサイクルの立ち下がりエッジにおいて、電力イネーブル入力端子516における電力イネーブル信号は、論理ハイレベルから論理ローレベルに変化する。応答して、PCU論理504は、参照数字602によって示されるように、同時並行して、クランプ論理出力端子におけるクランプ論理信号を論理ローレベルから論理ハイレベルに変更する。次のクロックサイクルの立ち下がりエッジにおいて、PCU論理504は、参照数字604において電力オンイネーブル信号を論理ローレベルから論理ハイレベルに変更し、例えば図5の出力VDD_C1Zへの電力をオフにする。1つ以上のクロックサイクル後に、電力イネーブル入力端子516における電力イネーブル信号が、参照数字605によって示されるように、論理ローレベルに戻る。一般的には、603において示されるクロックサイクルは、特定の実装に依存して複数のクロックサイクルを含むことができる。次のクロックサイクルの立ち下がりエッジにおいては、電力オンイネーブル端子522における電力オンイネーブル信号が、pチャネルトランジスタを一度に1つ又は段階的に起動させるために少量ずつ低減される。図5のPCUスイッチ506のトランジスタのうちの少なくとも1つが起動されるため、この低減は、参照数字606によって示される。幾つかのクロックサイクルにわたり、論理電圧レベルが論理ロー電圧レベルに戻されるまで、電力オンイネーブル信号の論理レベルが、段階608、610、612、及び614において論理電圧レベルをステップダウンさせるためにPCUスイッチ506のトランジスタを段階的に起動させることによって徐々に下げられる。(616における)次のクロックサイクルの立ち下がりエッジにおいて、PCU論理504は、電力オンリセット信号を論理ローレベルから論理ハイレベルに切り換える。電力オンリセット信号の論理ハイレベルは、VDD_C1Z領域をリセットするために幾つかのクロックサイクルの間保持される。幾つかのクロックサイクル後に、PCU論理504は、(参照数字618において)電力オンリセット信号が論理ローレベルまで低下するのを可能にする。引き続き、PCU論理504は、(参照数字620において)クランプ論理信号を論理ハイレベルから論理ローレベルまで低下させる。この段階において、PCU論理504は、パッケージ金属化部分を介して選択された電力領域に電力を引き渡すためにスイッチ506を完全に起動させている。
一般的には、PCU論理504は、段階数及び/又は段階間でのサイクル数を変更することによってスイッチを素早く起動させる方法を制御することができる。回路設計コンパイラアプリケーション内のVerilog符号においては、スイッチ506のランプ制御を16進値として反映させることができる。例えば、最初は、電力オンイネーブル信号の16進値は“00”である。604において、電力オンイネーブル信号の値は、“1F”の値に増大し、次に、例えば606、608、610、612及び614においてそれぞれ、1Fから1Eに、1Eから17に、17から14に、14から10に、及び10から00に段階的に低下することができる。スイッチ504内のトランジスタ数は、電力オン信号に関するステップダウンの粒度を決定する。例えば、16のpチャネルトランジスタを含むスイッチは、信号において16の段階を提供することができる。対照的に、16のpチャネルトランジスタは、4つの段階をランプ信号に提供するために4つのトランジスタから成る組で選択的に起動させることができる。特定の実装に依存して、あらゆる数のpチャネルトランジスタをスイッチにおいて提供することができる。
一般的には、集積回路(IC)は、電子パッケージ内に組み入れることができ、1つ以上のICパッケージを物理的に及び電子的に結合させて電子アセンブリを生産することができる。電子アセンブリは、限定されることなしに、計算デバイス(デスクトップコンピュータ、ポータブルコンピュータ、パーソナルデジタルアシスタント、ハンドヘルドデバイス、サーバーデバイス、等)、無線通信デバイス(携帯電話、デジタル電話、ページャー、等)、周辺装置(プリンタ、スキャナ、モニター、デジタルカメラ)、表示装置(テレビ、コンピュータディプレイ、液晶ディスプレイ(LCD)、等)、又はその組合せを含む様々な電子デバイス内に組み入れることができる。
図7は、一般的には700で示されるポータブル通信デバイスの典型的な制限しない実施形態を示す。図7に示されるように、ポータブル通信デバイスは、汎用プロセッサ、デジタル信号プロセッサ、高度縮小命令セットマシンプロセッサ、又はその組合せであることができる処理ユニット710を含むオンチップシステム722を含む。図7は、処理ユニット710及びディスプレイ728に結合されるディスプレイコントローラ726も示す。さらに、入力デバイス730が、処理ユニット710に結合される。示されるように、メモリ732は、処理ユニット710に結合される。さらに、符号器/復号器(CODEC)734を、処理ユニット710に結合することができる。スピーカー736及びマイク738を、CODEC730に結合することができる。特定の実施形態においては、処理ユニット710、ディスプレイコントローラ726、メモリ732、CODEC734、その他の構成要素、又はその組合せは、例えば図1乃至5において示されさらに本明細書に説明されるような、電力制御ユニット757を介した切り換え電源からオフ基板パッケージ金属化部分を介して電力を受け取ることができる。
図7は、無線コントローラ740を処理ユニット710及び無線アンテナ742に結合できることも示す。特定の実施形態においては、電源744がオンチップシステム722に結合される。さらに、特定の実施形態においては、図7に示されるように、ディスプレイ728、入力デバイス730、スピーカー736、マイク738、無線アンテナ742、及び電源744は、オンチップシステム722の外部に存在する。しかしながら、各々は、オンチップシステム722の構成要素に結合される。
特定の実施形態においては、処理ユニット710は、ポータブル通信デバイス700の様々な構成要素によって要求される機能及び動作を実行するために必要なプログラムと関連づけられた命令を処理することができる。例えば、無線通信セッションが無線アンテナを介して確立されたときには、ユーザーは、マイク738内に話すことができる。ユーザーの声を表す電子信号は、符号化するためにCODEC734に送信することができる。処理ユニット710は、CODEC734がマイクからの電子信号を符号化するためのデータ処理を行うことができる。さらに、無線アンテナ742を介して受信された着信信号は、復号してスピーカー736に送信するために無線コントローラ740によってCODEC734に送信することができる。処理ユニット710は、無線アンテナ742を介して受信された信号を復号するときにCODEC734に関するデータ処理を行うこともできる。
さらに、無線通信セッション前、無線通信セッション中、及び無線通信セッション後に、処理ユニット710は、入力デバイス730から受け取られた入力を処理することができる。例えば、無線通信セッション中においては、ユーザーは、ポータブル通信デバイス700のメモリ732内に埋め込まれているウェブブラウザを介してインターネットをサーフィンするために入力デバイス730及びディスプレイ728を使用中であることができる。プログラムと関連づけられた命令の多くは、1つ以上のクロックサイクル中に同時並行して実行することができる。ポータブル通信デバイス700は、図1乃至6に関して上述されるような、その他の構成要素のうちの1つ以上の構成要素への電力をオフ基板パッケージ金属化部分を介して選択的に起動させるために電源744に結合された電力制御ユニット757を含むことができる。
図8に関して、無線電話の典型的な、制限しない実施形態が示され、一般的には800によって示される。示されるように、無線電話800は、ひとつに結合されたデジタルベースバンドプロセッサ810とアナログベースバンドプロセッサ826とを含むオンチップシステム822を含む。無線電話800は、代替として、デジタル又はアナログ信号処理、及びその他の動作を行うためのプロセッサによって読み取り可能な命令を実行するように適合化された汎用プロセッサを含むことができる。図8に示されるように、ディスプレイコントローラ828及びタッチ画面コントローラ830が、デジタルベースバンドプロセッサ810に結合される。他方、オンチップシステム822の外部のタッチ画面ディスプレイ832が、ディスプレイコントローラ828及びタッチ画面コントローラ830に結合される。特定の実施形態においては、デジタルベースバンドプロセッサ810、アナログベースバンドプロセッサ826、ディスプレイコントローラ828、タッチ画面コントローラ830、その他の構成要素、又はその組合せは、例えば図1乃至5において示されさらに本明細書に説明されるような、電力制御ユニット857を介しての切り換え電源からオフ基板パッケージ金属化部分を介して電力を受け取ることができる。
図8は、映像符号器834、例えば、位相反転走査線(PAL)符号器、順次式カラーメモリ(SECAM)符号器、又は全米テレビジョン放送方式標準化委員会(NTSC)符号器、がデジタルベースバンドプロセッサ810に結合されることをさらに示す。さらに、映像増幅器836が、映像符号器834及びタッチ画面ディスプレイ832に結合される。さらに、映像ポート838が映像増幅器836に結合される。図8において描かれるように、ユニバーサルシリアルバス(USB)コントローラ840がデジタルベースバンドプロセッサ810に結合される。さらに、USBポート842がUSBコントローラ840に結合される。メモリ844及び加入者アイデンティティモジュール(SIM)カード846もデジタルベースバンドプロセッサ810に結合することができる。さらに、図8に示されるように、デジタルカメラ848をデジタルベースバンドプロセッサ810に結合することができる。典型的実施形態においては、デジタルカメラ848は、電荷結合素子(CCD)カメラ又は相補型金属酸化物半導体(CMOS)カメラである。
図8においてさらに示されるように、ステレオオーディオCODEC850をアナログベースバンドプロセッサ826に結合することが可能である。さらに、オーディオ増幅器852をステレオオーディオCODEC880に結合することができる。典型的実施形態においては、第1のステレオスピーカー854及び第2のステレオスピーカー856がオーディオ増幅器852に結合される。図8は、マイク増幅器858をステレオオーディオCODEC850に結合できることも示す。さらに、マイク860を、マイク増幅器858に結合することができる。特定の実施形態においては、周波数変調(FM)ラジオチューナー862を、ステレオオーディオCODEC850に結合することができる。さらに、FMアンテナ864がFMラジオチューナー862に結合される。さらに、ステレオヘッドフォン866を、ステレオオーディオCODEC850に結合することができる。
図8は、無線周波数(RF)トランシーバ868をアナログベースバンドプロセッサ826に結合できることをさらに示す。RFスイッチ870を、RFトランシーバ868及びRFアンテナ872に結合することができる。図8に示されるように、キーパッド874をアナログベースバンドプロセッサ826に結合することができる。さらに、マイクを備えたモノヘッドセット876を、アナログベースバンドプロセッサ826に結合することができる。さらに、バイブレータデバイス878を、アナログベースバンドプロセッサ826に結合することができる。図8は、電源880をオンチップシステム822に結合できることも示す。特定の実施形態においては、電源880は、電力を要求する無線電話800の様々な構成要素に電力を提供する直流(DC)電源である。さらに、特定の実施形態においては、電源は、充電可能なDC電池又はAC電源に接続される交流(AC)・DC変換器から引き出されるDC電源である。
特定の実施形態においては、図8に描かれるように、タッチ画面ディスプレイ832、映像ポート838、USBポート842、カメラ848、第1のステレオスピーカー854、第2のステレオスピーカー856、マイク860、FMアンテナ864、ステレオヘッドフォン866、RFスイッチ870、RFアンテナ872、キーパッド874、モノヘッドセット876、バイブレータ878、及び電源880は、オンチップシステム822の外部に存在する。無線電話800は、例えば図1乃至6に関して上述されるような、その他の構成要素のうちの1つ以上の構成要素への電力をオフ基板パッケージ金属化部分を介して選択的に起動させるための電源880に結合された電力制御ユニット857を含むことができる。
図9に関して、無線インターネットプロトコル(IP)電話の典型的な、制限しない実施形態が示され、一般的には900で示される。示されるように、無線IP電話900は、処理ユニット904を含むオンチップシステム902を含む。処理ユニット904は、デジタル信号プロセッサ、汎用プロセッサ、高度縮小命令セット計算機プロセッサ、アナログ信号プロセッサ、プロセッサによって読み取り可能な命令セットを実行するためのプロセッサ、又はその組合せであることができる。図9に示されるように、ディスプレイコントローラ906が処理ユニット904に結合され、ディスプレイ908がディスプレイコントローラ906に結合される。典型的実施形態においては、ディスプレイ908は、液晶ディスプレイ(LCD)である。図9は、キーパッド910を処理ユニット904に結合できることをさらに示す。特定の実施形態においては、処理ユニット904、ディスプレイコントローラ906、その他の構成要素、又はその組合せは、例えば図1乃至5に示されさらに本明細書において説明されるような、電力制御ユニット957を介しての切り換え電源からオフ基板パッケージ金属化部分を介して電力を受け取ることができる。
図9においてさらに描かれるように、フラッシュメモリ912を、処理ユニット904に結合することができる。同期ダイナミックランダムアクセスメモリ(SDRAM)914、スタティックランダムアクセスメモリ(SRAM)916、及び電気的消去可能プログラマブル読み取り専用メモリ(EEPROM)918も処理ユニット904に結合することができる。図9は、発光ダイオード(LED)920を処理ユニット904に結合できることも示す。さらに、特定の実施形態においては、音声CODEC922を処理ユニット904に結合することができる。増幅器924を、音声CODEC922に結合することができ、モノスピーカー926を、増幅器924に結合することができる。図9は、モノヘッドセット928も音声CODEC922に結合可能であることをさらに示す。特定の実施形態においては、モノヘッドセット928は、マイクを含む。
図9は、無線ローカルエリアネットワーク(WLAN)ベースバンドプロセッサ930を処理ユニット904に結合可能であることも示す。RFトランシーバ932を、WLANベースバンドプロセッサ930に結合することができ、RFアンテナ934を、RFトランシーバ932に結合することができる。特定の実施形態においては、Bluetooth(登録商標)コントローラ936も処理ユニット904に結合することができ、Bluetoothアンテナ938を、コントローラ936に結合することができる。図9は、USBポート940を処理ユニット904に結合できることも示す。さらに、電源942がオンチップシステム902に結合され、オンチップシステム902を介して無線IP電話900の様々な構成要素に電力を提供する。
特定の実施形態においては、図9に示されるように、ディスプレイ908、キーパッド910、LED920、モノスピーカー926、モノヘッドセット928、RFアンテナ934、Bluetoothアンテナ938、USBポート940、及び電源942は、オンチップシステム902の外部に存在する。しかしながら、これらの構成要素の各々は、オンチップシステムの1つ以上の構成要素に結合される。無線VoIPデバイス900は、例えば図1乃至6に関して上述されるような、その他の構成要素のうちの1つ以上の構成要素への電力をオフ基板金属化部分を介して選択的に起動させるために電源942に結合された電力制御ユニット957を含むことができる。
図10は、一般的には1000で示されるポータブルデジタルアシスタント(PDA)の典型的な、制限しない実施形態を示す。示されるように、PDA1000は、処理ユニット1004を含むオンチップシステム1002を含む。図10において描かれるように、タッチ画面コントローラ1006及びディスプレイコントローラ1008が、処理ユニット1004に結合される。さらに、タッチ画面ディスプレイ1010が、タッチ画面コントローラ1006及びディスプレイコントローラ1008に結合される。図10は、キーパッド1012を処理ユニット1004に結合できることも示す。特定の実施形態においては、処理ユニット1004、タッチ画面コントローラ1006、ディスプレイコントローラ1008、その他の構成要素、又はその組合せは、例えば図1乃至5に示されさらに本明細書において説明されるような、電力制御ユニット1057を介しての切り換え電源からオフ基板パッケージ金属化部分を介して電力を受け取ることができる。
図10においてさらに描かれるように、フラッシュメモリ1014を、処理ユニット1004に結合することができる。処理ユニット1004は、デジタル信号プロセッサ(DSP)、汎用プロセッサ、高度縮小命令セット計算機、アナログ信号プロセッサ、プロセッサによって読み取り可能な命令セットを実行するように適合化されたプロセッサ、又はその組合せであることができる。さらに、読み取り専用メモリ(ROM)1016、ダイナミックランダムアクセスメモリ(DRAM)1018、及び電気的消去可能プログラマブル読み取り専用メモリ(EEPROM)1020を処理ユニット1004に結合することができる。図10は、赤外線データ協会(IrDA)ポート1022を処理ユニット1004に結合できることも示す。さらに、特定の実施形態においては、デジタルカメラ1024を処理ユニット1004に結合することができる。
図10に示されるように、特定の実施形態においては、ステレオオーディオCODEC1026を、処理ユニット1004に結合することが可能である。第1のステレオ増幅器1028を、ステレオオーディオCODEC1026に結合することができ、第1のステレオスピーカー1030を、第1のステレオ増幅器1028に結合することができる。さらに、マイク増幅器1032を、ステレオオーディオCODEC1026に結合することができ、マイク1034を、マイク増幅器1032に結合することができる。図10は、第2のステレオ増幅器1036をステレオオーディオCODEC1026に結合することができ、第2のステレオスピーカー1038を第2のステレオ増幅器1036に結合できることをさらに示す。特定の実施形態においては、ステレオヘッドフォン1040を、ステレオオーディオCODEC1026に結合することもできる。
図10は、802.11コントローラ1042を処理ユニット1004に結合することができ、802.11アンテナ1044を802.11コントローラ1042に結合できることも示す。さらに、Bluetoothコントローラ1046を、処理ユニット1004に結合することができ、Bluetoothアンテナ1048を、Bluetoothコントローラ1046に結合することができる。図10において描かれるように、USBコントローラ1050を、処理ユニット1004に結合することができ、USBポート1052を、USBコントローラ1050に結合することができる。さらに、スマートカード1054、例えばマルチメディアカード(MMC)又はセキュアデジタルカード(SD)を、処理ユニット1004に結合することができる。さらに、図10に示されるように、電源1056を、オンチップシステム1002に結合することができ、オンチップシステム1002を介してPDA1000の様々な構成要素に電力を提供することができる。
特定の実施形態においては、図10において示されるように、ディスプレイ1010、キーパッド1012、IrDAポート1022、デジタルカメラ1024、第1のステレオスピーカー1030、マイク1034、第2のステレオスピーカー1038、ステレオヘッドフォン1040、802.11アンテナ1044、Bluetoothアンテナ1048、USBポート1052、及び電源1056は、オンチップシステム1002の外部に存在する。しかしながら、これらの構成要素の各々は、オンチップシステム上の1つ以上の構成要素に結合される。PDA1000は、図1乃至6に関して上述されるような、その他の構成要素のうちの1つ以上の構成要素への電力を選択的に起動させるために電源1056に結合された電力制御ユニット1057を含むことができる。
本明細書において開示される実施形態に関係させて説明される様々な例示的論理ブロック、構成、モジュール、回路、及びアルゴリズム上のステップは、電子ハードウェアとして、コンピュータソフトウェアとして、又は両方の組合せとして実装できることを当業者はさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、上記においては、様々な例示的構成要素、ブロック、構成、モジュール、回路、及びステップが、各々の機能の観点で一般的に説明されている。該機能がハードウェアとして又はソフトウェアとして実装されるかは、全体的システムに対する特定の用途上の及び設計上の制約事項に依存する。当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、これらの実装決定は、本発明の適用範囲からの逸脱を生じさせるものであるとは解釈すべきではない。 本明細書において開示される実施形態に関係して説明される方法又はアルゴリズムのステップは、ハードウェア内において直接具体化させること、プロセッサによって実行されるソフトウェアモジュール内において具体化させること、又はこれらの2つの組合せにおいて具体化させることができる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、PROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、取り外し可能なディスク、CD−ROM、又は当業において既知であるその他のあらゆる形態の記憶媒体内に常駐することができる。1つの典型的な記憶媒体をプロセッサに結合させ、プロセッサが記憶媒体から情報を読み出すようにすること及び記憶媒体に情報を書き込むようにすることができる。代替として、記憶媒体は、プロセッサと一体化させることができる。プロセッサ及び記憶媒体は、ASIC内に常駐することができる。ASICは、計算デバイス又はユーザー端末内に常駐することができる。代替として、プロセッサ及び記憶媒体は、計算デバイス又はユーザー端末内において個別構成要素として常駐することができる。
開示された実施形態に関する上記の説明は、当業者が本開示を製造又は使用できるようにすることを目的とするものである。これらの実施形態に対する様々な修正は、当業者にとって容易に明確になるであろう。さらに、本明細書において定められている一般原理は、本開示の精神及び適用範囲を逸脱しない形でその他の実施形態に対しても適用することができる。以上のように、本発明は、本明細書において示される実施形態に限定することを意図するものではなく、以下の請求項によって定義される原理及び斬新な特長に一致する限りにおいて最も広範な適用範囲が認められるべきである。

Claims (35)

  1. 集積回路であって、
    第1のピンと、第2のピンと、前記第1のピンを前記第2のピンに結合させる金属化部分と、を含むパッケージと、
    前記第1のピン及び前記第2のピンを介して前記パッケージに電気的に及び物理的に結合された基板であって、複数の電力領域と電力制御ユニットとを具備し、前記パッケージの前記第2のピンは、前記複数の電力領域のうちの特定の電力領域に結合され、前記電力制御ユニットは、論理とスイッチとを具備し、前記スイッチは、電圧供給端子に結合された第1の端子と、前記論理に結合された制御端子と、前記パッケージの前記第1のピンに結合された第2の端子と、を含み、前記論理は、前記パッケージの前記金属化部分を介して前記特定の電力領域に配電するために前記スイッチを選択的に起動させる基板と、を具備する、集積回路。
  2. 前記特定の電力領域は、前記基板内に埋め込まれた処理ユニットを具備する請求項1に記載の集積回路。
  3. 前記スイッチは、前記処理ユニットのピーク要求を満たすようにサイズが決められる請求項2に記載の集積回路。
  4. 前記処理ユニットの前記ピーク要求は、前記処理ユニットの基板面積が乗じられたピーク電力密度よりも小さい請求項3に記載の集積回路。
  5. 前記スイッチは、複数の独立したトランジスタを含み、
    前記論理は、前記複数の独立したトランジスタを段階的に起動させ、
    前記段階の各々は、前記複数の独立したトランジスタのうちの少なくとも1つを含む請求項1に記載の集積回路。
  6. 前記電力制御ユニットは、前記特定の電力領域と関連づけられたキャパシタンスを充電するために電流ランプを生成するように適合化される請求項1に記載の集積回路。
  7. 前記論理は、前記特定の電力領域をリセットするための電力オンリセット信号を生成するように適合化される請求項1に記載の集積回路。
  8. 前記特定の電力領域は、前記特定の電力領域からの出力を既知の論理状態にクランプするためのクランプ回路をさらに具備し、前記電力制御ユニットは、前記クランプ回路を起動させるための出力クランプ信号を生成する請求項1に記載の集積回路。
  9. 前記電圧供給端子は、第2のパッケージの出力端子を具備する請求項1に記載の集積回路。
  10. 前記基板は、前記パッケージの前記金属化部分と平行な電気的トレースを介して電気的構成要素に電力を配電するために前記第2の端子及び前記特定の電力領域の前記電気的構成要素に結合された前記電気的トレースをさらに具備する請求項1に記載の集積回路。
  11. 前記スイッチは、前記複数の特定の電力領域の最大負荷の和よりも小さい最大単位負荷を供給するように構成される請求項1に記載の集積回路。
  12. 方法であって、
    基板内に埋め込まれたスイッチの制御端子においてスイッチ起動信号を受信することであって、前記基板は、複数の領域を含み、前記スイッチは、前記複数の領域のうちの第1の領域に配置されることと、
    前記スイッチ起動信号を受信することに応じて前記基板の前記スイッチに結合されたパッケージの第1のピンに信号を切り換えることと、
    前記複数の領域のうちの第2の領域において前記パッケージの第2のピンから前記信号を受信すること、とを具備する、方法。
  13. スイッチ起動信号を受信することは、前記スイッチの前記制御端子において電力制御論理から制御信号を受信することを具備する請求項12に記載の方法。
  14. 前記第1のピン及び前記第2のピンは、バンプに結合され、前記パッケージは、前記バンプによって前記基板に物理的に及び電気的に結合されたフリップチップパッケージを具備する請求項12に記載の方法。
  15. 前記信号を切り換えることは、前記パッケージの金属化部分を介して前記信号をルーティングするために前記パッケージの前記第1のピンに前記スイッチの端子を選択的に結合することを具備する請求項12に記載の方法。
  16. 前記信号は、電源電圧を具備する請求項12に記載の方法。
  17. 前記第2の領域は、プロセッサを含む請求項12に記載の方法。
  18. 前記スイッチは、複数のトランジスタを具備し、前記信号を切り換えることは、
    前記パッケージの前記第1のピンに印加されるランプ供給電圧を生成するために幾つかのクロックサイクルにわたって段階的に前記複数のトランジスタを起動させることを具備し、前記段階の各々は、前記複数のトランジスタのうちの少なくとも1つのトランジスタの起動を含む請求項12に記載の方法。
  19. シリコン切り換え電力引き渡しシステムであって、
    基板の電力制御ユニットにおける電圧供給端子から電力供給を受け取るための手段と、
    制御信号を受信するための手段と、
    前記電圧供給端子から前記基板のローカル化された電力領域に電力を配電するために前記電圧供給端子からフリップチップパッケージの第1の電力ピンに前記電力供給を切り換えるための手段と、を具備し、前記フリップチップパッケージは、前記第1の電力ピンと、前記ローカル化された電力領域に結合された第2の電力ピンと、を含む、シリコン切り換え電力引き渡しシステム。
  20. 前記電圧供給端子は、前記パッケージ内の第1の金属化部分に結合された第3のピンを具備し、前記第1の金属化部分は、電力マネージャ集積回路に結合される請求項19に記載のシリコン切り換え電力引き渡しシステム。
  21. 前記電力マネージャ集積回路は、前記基板内に存在する請求項19に記載のシリコン切り換え電力引き渡しシステム。
  22. 前記電力マネージャ集積回路は、前記フリップチップパッケージの一部である請求項19に記載のシリコン切り換え電力引き渡しシステム。
  23. 制御信号を受信するための前記手段は、トランジスタデバイスの制御端子を具備する請求項19に記載のシリコン切り換え電力引き渡しシステム。
  24. ランプ電源を提供するために前記クロックの幾つかのサイクルにわたって前記スイッチを起動させるようにクロック信号を制御するための手段をさらに具備する請求項19に記載のシリコン切り換え電力引き渡しシステム。
  25. ポータブルデバイスであって、
    電源電圧端子に結合された第1の電力入力と、第1の電力出力と、前記第1の電力入力及び前記第1の電力出力を電気的に結合するための第1の金属化部分と、第2の電力入力と、第2の電力出力と、前記第2の電力入力及び前記第2の電力出力を電気的に結合するための第2の金属化部分と、を具備する集積回路パッケージと、
    前記集積回路パッケージに電気的に及び物理的に結合された基板であって、複数の電気的に絶縁された電力領域を含み、
    前記第2の電力出力及び前記複数の電気的に絶縁された電力領域のうちの特定の電力領域に結合された電源入力と、
    前記集積回路パッケージの前記第1の電力出力に結合された第1の端子と、制御端子と、前記集積回路パッケージの前記第2の電力入力に結合された第2の端子と、を含むスイッチであって、前記集積回路パッケージの前記第2の金属化部分を介して前記特定の電力領域に選択的に電力を切り換えるためのスイッチ、を具備する基板と、を具備する、ポータブルデバイス。
  26. 電源電圧を提供するために前記電源電圧端子に結合された電力モジュール集積回路であって、前記電源電圧は電池によって提供される電力モジュール集積回路、をさらに具備する請求項25に記載のポータブルデバイス。
  27. 前記電源電圧端子は、第2の集積回路パッケージの出力ピンを具備する請求項25に記載のポータブルデバイス。
  28. 前記スイッチは、並列な複数のトランジスタを具備し、前記複数のトランジスタは、ランプ供給電圧を前記第2の端子に提供するために段階的に起動される請求項25に記載のポータブルデバイス。
  29. 無線周波数信号を送信及び受信するための無線周波数トランシーバをさらに具備する請求項25に記載のポータブルデバイス。
  30. 集積回路デバイスであって、
    オフ基板パッケージの金属化部分を通じて通信するための第1の入力端子と外部端子出力とを有するコントローラと、
    共通の基板に関して前記コントローラから絶縁されたサブ領域内の電気的構成要素であって、前記オフ基板パッケージの前記金属化部分を介して前記外部端子出力に応答する電気的構成要素と、を具備する、集積回路デバイス。
  31. 前記コントローラは、
    前記第1の入力端子を前記外部端子出力に選択的に接続するために前記第1の入力端子及び前記外部端子出力に結合されたスイッチを具備する請求項30に記載の集積回路デバイス。
  32. 前記コントローラは、
    前記スイッチを選択的に起動させるための論理をさらに具備する請求項31に記載の集積回路デバイス。
  33. 前記コントローラは、前記オフ基板パッケージの前記金属化部分を通じて前記電気的構成要素に信号を通信するように適合化される請求項30に記載の集積回路デバイス。
  34. 前記コントローラは、前記電気的構成要素を起動させるために前記オフ基板パッケージの前記金属化部分を通じて電源電圧を通信するように適合化される請求項30に記載の集積回路デバイス。
  35. 前記オフ基板パッケージは、バンプを介して前記共通の基板に物理的に及び電気的に結合される集積回路を具備する請求項30に記載の集積回路デバイス。
JP2009510163A 2006-05-10 2007-05-09 パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法 Active JP4950285B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/431,790 2006-05-10
US11/431,790 US7902654B2 (en) 2006-05-10 2006-05-10 System and method of silicon switched power delivery using a package
PCT/US2007/068608 WO2007134135A2 (en) 2006-05-10 2007-05-09 System and method of silicon switched power delivery using a package

Publications (2)

Publication Number Publication Date
JP2009536775A true JP2009536775A (ja) 2009-10-15
JP4950285B2 JP4950285B2 (ja) 2012-06-13

Family

ID=38684352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510163A Active JP4950285B2 (ja) 2006-05-10 2007-05-09 パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法

Country Status (8)

Country Link
US (2) US7902654B2 (ja)
EP (1) EP2025060B1 (ja)
JP (1) JP4950285B2 (ja)
KR (1) KR101070564B1 (ja)
CN (3) CN101438496B (ja)
ES (1) ES2785055T3 (ja)
HU (1) HUE047514T2 (ja)
WO (1) WO2007134135A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902654B2 (en) * 2006-05-10 2011-03-08 Qualcomm Incorporated System and method of silicon switched power delivery using a package
US20080146281A1 (en) * 2006-12-19 2008-06-19 Broadcom Corporation, A California Corporation Cellular telephone IC and applications thereof
US7953439B2 (en) * 2006-12-19 2011-05-31 Broadcom Corporation Voice-data-RF integrated circuit
US7679216B2 (en) * 2007-07-20 2010-03-16 Infineon Technologies Ag Power supply scheme for reduced power compensation
US20090136076A1 (en) * 2007-11-26 2009-05-28 Hwa Yang Technology Co., Ltd. Portable inflatable and illuminative speaker
CN101924462A (zh) * 2009-06-12 2010-12-22 鸿富锦精密工业(深圳)有限公司 音频编码芯片供电电路
US8717093B2 (en) * 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
JP5685898B2 (ja) * 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP5703605B2 (ja) * 2010-06-28 2015-04-22 富士通セミコンダクター株式会社 半導体集積回路
US8400743B2 (en) * 2010-06-30 2013-03-19 Advanced Micro Devices, Inc. Electrostatic discharge circuit
CN103339676B (zh) * 2011-01-31 2016-12-14 飞思卡尔半导体公司 集成电路装置、电压调节电路和调节电压供应信号的方法
US8575993B2 (en) * 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
RU2494494C1 (ru) * 2012-04-20 2013-09-27 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") Способ изготовления корпуса мощного полупроводникового прибора свч
US9436940B2 (en) * 2012-07-09 2016-09-06 Maxim Integrated Products, Inc. Embedded secure element for authentication, storage and transaction within a mobile terminal
US9134778B2 (en) * 2012-11-21 2015-09-15 International Business Machines Corporation Power distribution management in a system on a chip
US9442503B2 (en) * 2013-01-28 2016-09-13 Qualcomm Incorporated Negative current sense feedback for reverse boost mode
CN104143969B (zh) * 2013-05-08 2017-02-08 博通集成电路(上海)有限公司 休眠模式电路和使电路进入休眠模式的方法
CN103716034B (zh) * 2013-12-31 2016-08-17 上海贝岭股份有限公司 一种芯片引脚复用电路
US20160034009A1 (en) * 2014-08-01 2016-02-04 Mediatek Inc. Thermal protection method for referring to thermal headroom to control selection of computing power setting of processor-based system and related machine readable medium
US9935052B1 (en) 2014-11-26 2018-04-03 Altera Corporation Power line layout in integrated circuits
GB2533421A (en) * 2014-12-19 2016-06-22 Nordic Semiconductor Asa Integrated circuits
KR20180119963A (ko) 2017-04-26 2018-11-05 에스케이하이닉스 주식회사 전원 관리 집적 회로를 포함하는 메모리 장치 및 메모리 모듈
CN107452316A (zh) * 2017-08-22 2017-12-08 京东方科技集团股份有限公司 一种选择输出电路及显示装置
US11113076B2 (en) * 2017-10-06 2021-09-07 North Sea Investment Co. Ltd. Coordinating power transitions between a smart interconnect and heterogeneous components
US20230386525A1 (en) * 2022-05-31 2023-11-30 Mediatek Inc. Semiconductor die having on-die power switch for selecting target operation voltage from operation voltages provided by different power sources
KR102671340B1 (ko) * 2023-01-02 2024-05-31 주식회사 잇다반도체 시스템 온 칩 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126827A (ja) * 1997-08-21 1999-05-11 Hitachi Ltd 半導体集積回路の設計方法および半導体集積回路
JP2003218472A (ja) * 2002-01-23 2003-07-31 Mitsubishi Electric Corp モジュールおよび表面実装モジュール
JP2004229193A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 半導体装置
JP2006012159A (ja) * 2001-08-07 2006-01-12 Renesas Technology Corp 半導体装置およびicカード

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382670B (en) * 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
JPH10201135A (ja) 1997-01-14 1998-07-31 Nec Home Electron Ltd 電源回路
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
JPH11306754A (ja) * 1998-04-15 1999-11-05 Nec Corp 半導体集積回路
JP2000013215A (ja) 1998-04-20 2000-01-14 Nec Corp 半導体集積回路
JP3947308B2 (ja) 1998-06-17 2007-07-18 沖電気工業株式会社 半導体集積回路
US6116328A (en) * 1999-07-29 2000-09-12 The United States Of America As Represented By The Secretary Of The Navy Fabrication of tile reinforced composite armor casting
US6305605B1 (en) * 1999-08-09 2001-10-23 John W. Goetz Multiple-casualty incident patient tracking
JP2002116237A (ja) 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6242896B1 (en) * 2000-10-20 2001-06-05 Hewlett-Packard Company Converting available electrical power to desirable electrical power
US6404172B1 (en) * 2000-11-20 2002-06-11 Sigmatel, Inc. Method and apparatus for providing integrated buck or boost conversion
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
JP3817446B2 (ja) 2001-02-15 2006-09-06 株式会社リコー 電源回路及びdc−dcコンバータの出力電圧制御方法
JP4910259B2 (ja) 2001-07-25 2012-04-04 日本テキサス・インスツルメンツ株式会社 半導体集積回路
JP3951773B2 (ja) * 2002-03-28 2007-08-01 富士通株式会社 リーク電流遮断回路を有する半導体集積回路
DE10356420A1 (de) * 2002-12-02 2004-06-24 Samsung Electronics Co., Ltd., Suwon Spannungsgeneratorschaltung
US6979982B2 (en) * 2003-05-23 2005-12-27 Edward Herbert Switched-current power converter
US7075280B2 (en) * 2003-07-02 2006-07-11 Sigmatel, Inc. Pulse-skipping PFM DC-DC converter using a voltage mode control loop
US6879142B2 (en) * 2003-08-20 2005-04-12 Broadcom Corporation Power management unit for use in portable applications
US7393604B2 (en) * 2003-09-15 2008-07-01 Intel Corporation Hybrid power system and method
GB0324292D0 (en) 2003-10-17 2003-11-19 Huggins Mark Embedded power supplies particularly for large scale integrated circuits
US7190210B2 (en) * 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
US7405497B2 (en) * 2004-04-13 2008-07-29 Electrovaya Inc. Integrated power supply system
TWI255088B (en) * 2004-05-24 2006-05-11 Anpec Electronics Corp DC converting controller with mode-switching and over-current protection by using multifunctional pin and its method
US7276932B2 (en) * 2004-08-26 2007-10-02 International Business Machines Corporation Power-gating cell for virtual power rail control
US20060061383A1 (en) 2004-08-31 2006-03-23 Yihe Huang On-chip power regulator for ultra low leakage current
US7187527B2 (en) * 2004-09-02 2007-03-06 Macronix International Co., Ltd. Electrostatic discharge conduction device and mixed power integrated circuits using same
US20060065962A1 (en) * 2004-09-29 2006-03-30 Intel Corporation Control circuitry in stacked silicon
JP2006217540A (ja) 2005-02-07 2006-08-17 Fujitsu Ltd 半導体集積回路および半導体集積回路の制御方法
US20070008011A1 (en) * 2005-06-29 2007-01-11 Paulette Thurston Distributed power and clock management in a computerized system
US7508686B2 (en) * 2005-06-29 2009-03-24 Sigmatel, Inc. System and method for configuring direct current converter
US7902654B2 (en) * 2006-05-10 2011-03-08 Qualcomm Incorporated System and method of silicon switched power delivery using a package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126827A (ja) * 1997-08-21 1999-05-11 Hitachi Ltd 半導体集積回路の設計方法および半導体集積回路
JP2006012159A (ja) * 2001-08-07 2006-01-12 Renesas Technology Corp 半導体装置およびicカード
JP2003218472A (ja) * 2002-01-23 2003-07-31 Mitsubishi Electric Corp モジュールおよび表面実装モジュール
JP2004229193A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
EP2025060A2 (en) 2009-02-18
WO2007134135A8 (en) 2008-03-20
ES2785055T3 (es) 2020-10-05
CN101479941B (zh) 2013-08-21
US20110111705A1 (en) 2011-05-12
EP2025060B1 (en) 2020-01-22
CN101479941A (zh) 2009-07-08
CN101438496A (zh) 2009-05-20
US7902654B2 (en) 2011-03-08
CN103441756B (zh) 2016-12-28
US20070262438A1 (en) 2007-11-15
HUE047514T2 (hu) 2020-04-28
JP4950285B2 (ja) 2012-06-13
CN103441756A (zh) 2013-12-11
US8193630B2 (en) 2012-06-05
WO2007134135A2 (en) 2007-11-22
CN101438496B (zh) 2013-06-05
KR20090009316A (ko) 2009-01-22
KR101070564B1 (ko) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4950285B2 (ja) パッケージを用いたシリコン切り換え電力引き渡しのシステム及び方法
US6853239B2 (en) Multiple circuit blocks with interblock control and power conservation
US7812582B2 (en) System and method of power distribution control of an integrated circuit
JP4480661B2 (ja) 半導体集積回路装置
US11784165B2 (en) Monolithic chip stacking using a die with double-sided interconnect layers
US11353900B2 (en) Integrated cross-domain power transfer voltage regulators
KR20140148179A (ko) 반도체 패키지 장치 및 이의 제조 방법
JP4897877B2 (ja) 集積回路の電力分配制御の方法及びシステム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110601

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4950285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250