JP5703605B2 - 半導体集積回路 - Google Patents

Description

本発明は、複数の回路領域を有し、少なくとも一部の回路領域への電源供給を制御する半導体集積回路に関する。

近年のプロセス技術の微細化に伴い、リーク電流が無視できなくなり、ＬＳＩ内部の不使用回路領域のリーク電力削減のために、各領域への電源供給を遮断するパワー・ゲーティング（ＰＧ）技術が適用されるようになってきている。ここで、電源供給をオン・オフする領域をドメインと称する。

ＰＧ技術を適用するに場合に、電源遮断したドメインから出力される信号がハイインピーダンス（Ｈｉ−Ｚ）となるため、アイソレータ(Isolator: ISO)セルによる固定化が必要となり、現状ではツール又は手作業によりＩＳＯセルの挿入を行っている。

図１は、半導体集積回路（ＬＳＩ）内部の２つのドメインの電源制御を、電力制御ユニット(Power Management Unit: PMU)を使って行う場合の概略構成図である。図１に示すように、ＬＳＩ１１には、電源ＩＣ１０から電源ＶＤＤが供給される。なお、図示していないが、ＬＳＩ１１は、グランドＧＮＤにも接続されている。

ＬＳＩ１１は、Ａ回路領域（ドメイン）１２Ａと、ドメイン１２Ａに含まれるＢ回路領域（ドメイン）１２Ｂと、電力制御ユニット(Power Management Unit: PMU)１３と、２個の電源スイッチ１４Ａおよび１４Ｂと、を有する。なお、ドメインは２個に限定されず、３個以上のドメインが設けられる場合もある。ＰＭＵ１３は、常時電源オンのドメイン内に配置されている。Ａドメイン１２ＡおよびＢドメイン１２Ｂは、ＰＧ技術により電源オン／オフ制御対象のドメインである。電源スイッチ１４Ａおよび１４Ｂは、電源ＩＣ１０からの電源ＶＤＤの供給ラインと、Ａドメイン１２ＡおよびＢドメイン１２Ｂの電源ラインとの間にそれぞれ配置され、ＰＭＵ１３からの制御信号ＣＴＬＡおよびＣＴＬＢにより制御される。なお、図１の例では、Ｂドメイン１２ＢはＡドメイン１２Ａ内に含まれるが、Ａドメイン１２ＡとＢドメイン１２Ｂが別々の場合もある。以下の説明では、図１のようにＢドメイン１２ＢがＡドメイン１２Ａ内に含まれる例を示すが、これに限定されるものではない。

図２は、図１におけるＢドメイン１２Ｂに着目して、Ａドメイン１２Ａとの間の信号の関係と、ＰＭＵ１３からの制御信号ＣＴＬＡおよびＣＴＬＢに関する説明図である。なお、図２では、電源スイッチ１４Ａおよび１４Ｂを、ＮＭＯＳトランジスタＴｒＡおよびＴｒＢで形成した場合を示しているが、ＰＮＯＳトランジスタなどで形成することも可能である。また、グランド側の電源ラインに電源スイッチを設けることも可能である。また、ＰＭＵ１３の電源供給などは、図示を省略している。

図２は、Ｂドメイン１２Ｂの電源をオフにした時に、Ｂドメイン１２Ｂ内の論理回路１５ＢからＡドメイン１２Ａ内の論理回路１５Ａへ出力される信号がＨｉ−Ｚになるため、ＩＳＯセル１７による固定化を行った例を示している。Ｂドメイン１２Ｂ内の出力回路１６からの出力を「低(Low)」へ固定する場合はＡＮＤタイプのＩＳＯセル１７２、「高(High)」へ固定する場合はＯＲタイプのＩＳＯセル１７１が使われるのが一般的である。

ＬＳＩは、高集積度化および高機能化に伴って動作試験を行うのが難しくなっている。そこで、ＬＳＩ内部にスキャンチェーン(SCAN CHAIN)を形成して、スキャンチェーンによりＬＳＩ内部の状態を所望の状態に設定した上で動作させ、動作後の状態をスキャンチェーンにより読み出すことが行われている。

図３は、スキャンチェーンを挿入したＬＳＩの例を示す図である。図３において、ＳＦＦ２０は、Ｂドメイン１２Ｂ内でスキャンチェーンを形成するスキャンフリップフロップ（ＳＦＦ）である。図３は、複数のスキャンチェーンを形成した例を示している。スキャン入力制御回路１８は、スキャンモード時に、スキャンチェーンのＳＦＦ２０へ入力するスキャンデータと、スキャンデータのＳＦＦ２０への取込みを制御する制御信号ＳＭＣを出力する。スキャン出力制御回路１９は、スキャンモード時にＳＦＦ２０から出力されたスキャンデータを受け入れ、外部に出力する。

ＳＦＦ２０は、ＳＭＣがＨｉｇｈの期間、信号入力端子ＳＩＮから入力されたスキャンデータを取り込み、ＳＭＣがＬｏｗの期間、取り込んだスキャンデータを保持して出力する。したがって、スキャンチェーンを形成するＳＦＦ２０は、シフトレジスタを形成することになり、ＳＦＦ２０スキャン入力制御回路１８からのスキャンデータが順次ＳＦＦ２０に設定される。これにより、Ｂドメイン１２Ｂを所望の状態に設定することができる。また、図示していないが、ＳＦＦ２０は、信号入力端子ＳＩＮに対応して配置されたスイッチを有し、通常モード時には、回路動作の信号を取り込める。スキャンモードにしてスキャンチェーンのＳＦＦ２０を所望の状態に設定した上で、ＳＭＣをＬｏｗに保持して通常モードにして、Ｂドメイン１２Ｂを動作させると、Ｂドメイン１２Ｂの状態が変化する。所望のクロック数分通常動作を行わせた後、スキャンモードにして、ＳＦＦ２０のデータ、すなわちＢドメイン１２Ｂの動作状態に関するデータを、スキャン出力制御回路１９に順次入力させる。これにより、Ｂドメイン１２Ｂの動作状態に関するデータを得ることができ、所望の動作試験を行える。

図３では、アイソレータ（ＩＳＯ）セル１７は、ＡＮＤタイプのＩＳＯセル１７４および１７６と、ＯＲタイプのＩＳＯセル１７３および１７５と、を有する。ＩＳＯセル１７３〜１７６は、Ｂドメイン１２Ｂへの電源供給を停止する時に、Ｂドメイン１２ＢからＡドメイン１２Ａへの出力ＯＳＩＧ０〜ＯＳＩＧ３を固定化する。ＯＳＩＧ０〜ＯＳＩＧ３は、スキャンチェーンの１つを形成するＳＦＦ２０の出力である。

図４は、図３のＬＳＩで、ＴｒＢをオフにして、Ｂドメイン１２Ｂの電源供給を停止する場合の動作フローチャートであり、図５は、その場合のタイムチャートである。

電源供給を停止する前には、ＰＭＵ１３は、ＩＳＯセル１７３〜１７６に入力される信号ＣＬＢとしてＬｏｗを出力している。これにより、ＩＳＯセル１７３〜１７６は、Ｂドメイン１２ＢのＡドメイン１２Ａへの出力ＯＳＩＧ０〜ＯＳＩＧ３を通過させる。

ステップＳ１１で、ＰＭＵ１３は、ＩＳＯセル１７３〜１７６に入力される信号ＣＬＢをアサートしてＨｉｇｈに切り換える。これにより、ＩＳＯセル１７３〜１７６の出力は、Ｈｉｇｈ、Ｌｏｗ、Ｈｉｇｈ、Ｌｏｗに固定される。言い換えれば、Ｂドメイン１２ＢからＡドメイン１２Ａへの出力ＯＳＩＧ０〜ＯＳＩＧ３が、固定される。

ステップＳ１２では、ＰＭＵ１３は、ＣＴＬＢをデアサートしてＬｏｗに切り換える。これにより、ＴｒＢがオフとなり、Ｂドメイン１２Ｂの電源が遮断される。

Ｂドメイン１２Ｂの電源供給を再開する時には、上記と逆の動作を行う。

特開２００３−０９８２２３号公報 特開２００８−０７８７５４号公報

図３に示したＬＳＩ１１では、電源をオフするＢドメイン１２Ｂから出力される信号を固定化するためにＩＳＯセル１７３〜１７６の挿入を行っているが、現状では、この挿入は、ツール又は手作業により行っている。しかし、ＩＳＯセルの挿入により、論理段数が増えることから、周波数(性能)が低下するという問題がある。また、電源を遮断するドメインから出力される全ての信号にＩＳＯセルが挿入されるため、ＩＳＯセル１７の回路規模(ゲート数)が増加してしまう。ゲート数の増加に伴い、ＩＳＯセルの挿入をツール又は手作業により行ったのでは、誤りが発生する可能性が高くなる。もし、間違ったデータ値でＩＳＯセルを挿入（ＨｉｇｈまたはＬｏｗに固定）し、さらにＬＳＩに組み込んでしまうと、電源遮断したときに誤動作することになる。

アイソレータ（ＩＳＯ）セルの回路規模が小さく、ＩＳＯセルでの動作が高速で、ＩＳＯセルの誤設定が発生しにくい半導体集積回路の実現が望まれていた。

発明の一観点によれば、 複数の回路領域と、複数の回路領域の少なくとも１つの回路領域へ、電源供給するか否かを切り替える少なくとも１つの電源スイッチと、少なくとも１つの電源スイッチの制御を行う電源制御回路と、少なくとも１つの回路領域から他の領域への出力が入力される複数のフリップフロップを有するクランプスキャンチェーンと、クランプスキャンチェーンの複数のフリップフロップを所定の出力状態に設定するクランプデータ制御回路と、を備える半導体集積回路が提供される。

上記の観点によれば、アイソレータ（ＩＳＯ）セルの回路規模が低減され、ＩＳＯセルでの動作が高速化され、誤設定しても容易に修正可能な半導体集積回路（ＬＳＩ）が実現される。

図１は、半導体集積回路（ＬＳＩ）内部の２つのドメインの電源制御を、電力制御ユニット(Power Management Unit: PMU)を使って行う場合の概略構成図である。 図２は、Ｂドメインの電源をオフにした時に、Ｂドメイン内の論理回路からＡドメイン内の論理回路へ出力される信号がＨｉ−Ｚになるため、ＩＳＯセルによる固定化を行った例を示す図である。 図３は、スキャンチェーンを挿入したＬＳＩの例を示す図である。 図４は、図３のＬＳＩで、電源スイッチトランジスタをオフにして、Ｂドメインの電源供給を停止する場合の動作フローチャートである。 図５は、図４の動作のタイムチャートである。 図６は、第１実施形態の半導体集積回路（ＬＳＩ）の構成を示す図である。 図７は、クランプスキャンチェーンを形成するＳＦＦの動作の真理値表である。 図８は、クランプ制御回路の概略構成を示す図である。 図９は、Ｂドメインの主部分１２Ｃの電源をオフにする動作を示すフローチャートである。 図１０は、Ｂドメインの主部分の電源をオフにする動作時のタイムチャートであり、（Ａ）がＬＳＩ全体のタイムチャートであり、（Ｂ）がＳＦＦのタイムチャートである。 図１１は、データ値を変更する動作のタイムチャートである。 図１２は、第２実施形態の半導体集積回路（ＬＳＩ）の構成を示す図である。

図６は、第１実施形態の半導体集積回路（ＬＳＩ）１１の構成を示す図である。

図６に示すように、第１実施形態のＬＳＩ１１は、Ａ回路領域（ドメイン）１２Ａと、ドメイン１２Ａに含まれるＢ回路領域（ドメイン）１２Ｂと、電力制御ユニット(Power Management Unit: PMU)１３と、電源スイッチとして動作するトランジスタＴｒＢと、スキャン入力制御回路１８と、スキャン出力制御回路１９と、セレクタ２２および２３と、ＯＲゲート２４と、インバータ２５と、クランプ制御回路３０と、を有する。

ＰＭＵ１３は、常時電源オンのドメイン内に配置されている。Ａドメイン１２Ａは、ＰＧ技術により電源オン／オフ制御対象のドメインであってもなくてもよい。

Ｂドメイン１２Ｂは、同一の論理階層で設計される部分である。Ｂドメイン１２Ｂは、主部分１２Ｃと、それ以外の出力部分に分けられ、主部分１２ＣがＰＧ技術により電源オン／オフ制御対象のドメインである。Ｂドメイン１２Ｂの出力部分は、Ａドメイン１２Ａが電源オン／オフ制御対象である場合には、Ａドメイン１２Ａと同じように電源供給が制御される。前述のように、Ｂドメイン１２Ｂは、Ａドメイン１２Ａから独立して別々に設けられてもよい。

ＴｒＢは、外部から供給される電源ＶＤＤとＢドメイン１２Ｂの主部分１２Ｃの電源ラインとの間に配置され、ＯＲゲート２４の出力により制御される。ＯＲゲート２４は、ＰＭＵ１３の出力する制御信号ＣＴＬＢと、クランプ制御回路３０の出力する制御信号ＣＡの反転信号の論理和を出力する。ＰＭＵ１３は、クランプデータＣＤＡＴＡの設定を制御する信号ＣＬＢを出力する。なお、図示していないが、主部分１２Ｃ以外のＬＳＩ１１のほかの部分にも電源ＶＤＤが供給される。また、ＬＳＩ１１は、グランドＧＮＤにも接続されている。さらに、前述のように、Ｂドメイン１２Ｂの主部分１２ＣとグランドＧＮＤの間に電源スイッチを設けて、Ｂドメイン１２Ｂへの電源供給を制御することも可能である。

Ｂドメイン１２Ｂの主部分１２Ｃは、複数のスキャンチェーンを含む。各スキャンチェーンは、直列に接続された複数のスキャンフリップフロップ（ＳＦＦ）２０を有し、シフトレジスタを形成する。ＳＦＦ２０は、ＳＭＣがＨｉｇｈの期間、信号入力端子ＳＩＮから入力されたスキャンデータを取り込み、ＳＭＣがＬｏｗの期間、取り込んだスキャンデータを保持して出力する。図示していないが、ＳＦＦ２０は、信号入力端子ＳＩＮに対応して配置されたスイッチを有し、通常モード時には、回路動作の信号を取り込める。

スキャン入力制御回路１８は、スキャンモード時に、スキャンチェーンのＳＦＦ２０へ入力するスキャンデータと、スキャンデータのＳＦＦ２０への取込みを制御する制御信号ＳＭＣを出力する。スキャン出力制御回路１９は、スキャンモード時にＳＦＦ２０から出力されたスキャンデータを受け入れ、外部に出力する。

Ｂドメイン１２Ｂの主部分１２Ｃ以外の出力部分は、クランプスキャンチェーンを有する。クランプスキャンチェーンは、直列に接続された複数のスキャンフリップフロップ（ＳＦＦ）２１を有し、シフトレジスタを形成する。ＳＦＦ２１は、スキャンデータを受ける信号入力端子ＳＩＮと、主部分１２Ｃの回路の出力（ここではＳＦＦの出力）を受ける信号入力端子ＤＩＮを有する。さらに、ＳＦＦ２１は、制御信号ＳＭＣおよびイネーブル信号ＥＮと、図示していないクロック信号ＣＬＫと、を受け、入力に応じた出力ＤＯＵＴを発生する。

図７は、クランプスキャンチェーンを形成するＳＦＦ２１の動作の真理値表である。ＳＦＦ２１は、ＥＮがＨｉｇｈでＳＭＣがＬｏｗの時は、ＣＬＫの立ち上がりに同期してＤＩＮからのデータＤＡＴＡを取り込み、ＤＯＵＴからＤＡＴＡを出力する。したがって、この状態では、主部分１２Ｃの回路の出力が、ＣＬＫに同期して、Ａドメイン１２Ａの論理回路１５Ａにそのまま入力する。

ＳＦＦ２１は、ＥＮがＬｏｗでＳＭＣがＬｏｗの時は、ＣＬＫが立ち上がってもその時の状態を保持し、出力は変化しない。

ＳＦＦ２１は、ＳＭＣがＨｉｇｈの時は、ＣＬＫの立ち上がりに同期してＳＩＮからのスキャンデータＳＤＡＴＡ（またはＣＤＡＴＡ）を取り込み、ＤＯＵＴからＳＤＡＴＡ（またはＣＤＡＴＡ）を出力する。この時、ＥＮはどちらの値でもよい。さらに、ＣＬＫの立ち下がりでは、ＳＦＦ２１は、変化しない。

ＳＦＦ２１は、ＤＩＮに入力される信号がＨｉ−Ｚになっても、動作上問題はない。

クランプスキャンチェーンのＳＦＦ２１の出力ＤＯＵＴが、Ａドメイン１２Ａ内の論理回路１５Ａに入力される。

図８は、クランプ制御回路３０の概略構成を示す図である。

図８に示すように、クランプ制御回路３０は、レジスタ３１と、カウンタ３２と、制御部３３と、を有する。レジスタ３１は、外部バスインターフェースＢＵＳ／ＩＦを介して入力されるクランプデータＣＤＡＴＡおよびその個数（データ数）を記憶する。レジスタ３１は、Ｂドメイン１２Ｂの主部分１２Ｃの電源を遮断する時に、制御部３３からのアクセスに応じてＣＤＡＴＡを出力すると共に、ＣＤＡＴＡのデータ数をカウンタ３２に出力する。カウンタ３２は、ダウンカウンタで、ＰＭＵ１３のＣＴＬＢがデアサートしてＬｏｗになると、カウント動作を開始し、カウント値を制御部３３に出力する。制御部３３は、カウント値に基づいてクランプアクノレッジ信号ＣＡおよびクランプライト信号ＣＷを生成して出力すると共に、ＣＤＡＴＡを出力する。

前述のように、クランプアクノレッジ信号ＣＡは、反転されてＯＲゲート２４に入力される。

セレクタ２２は、ＰＭＵ１３の出力するＣＬＢに応じて、スキャン入力制御回路１８の出力するスキャンデータＳＤＡＴＡと、クランプ制御回路３０の出力するクランプデータＣＤＡＴＡの一方を選択する。選択されたセレクタ２２の出力は、クランプスキャンチェーンの初段のＳＦＦ２１のＳＩＮ端子に入力する。セレクタ２３は、ＣＬＢに応じて、スキャン入力制御回路１８の出力するＳＭＣと、クランプ制御回路３０出力するＣＷの一方を選択する。選択されたセレクタ２３の出力は、クランプスキャンチェーンのすべてのＳＦＦ２１のＳＭＣ端子に入力する。ＰＭＵ１３の出力するＣＬＢは、インバータ２５で反転されて、クランプスキャンチェーンのすべてのＳＦＦ２１のＥＮ端子に入力する。

次に、第１実施形態のＬＳＩ１１において、Ｂドメイン１２Ｂの主部分１２Ｃの電源をオフにする動作を説明する。

図９は、主部分１２Ｃの電源をオフにする動作を示すフローチャートである。図１０は、主部分１２Ｃの電源をオフにする動作時のタイムチャートであり、（Ａ）がＬＳＩ１１全体のタイムチャートであり、（Ｂ）がＳＦＦのタイムチャートである。

ステップＳ２１では、ＰＭＵ１３が、ＣＬＢをアサートしてＨｉｇｈにする。これにより、セレクタ２２および２３によりＣＤＡＴＡおよびＣＷが選択されＳＦＦ２２のＳＩＮおよびＳＭＣへ入力され、同時にＳＦＦ２２のＥＮがデアサートされてＬｏｗになる。

ステップＳ２２では、ＰＭＵ１３が、ＣＴＬＢをデアサートしてＬｏｗにするが、ＣＡがＬｏｗであるためＯＲゲート２４の出力はＨｉｇｈのままであり、Ｂドメイン１２Ｂの電源はまだ遮断されない。

ステップＳ２３では、クランプ制御回路３０が、ＣＷをアサートしてＨｉｇｈにする。

ステップＳ２４では、ステップＳ２３と同時に、クランプ制御回路３０が、最後のＳＦＦ２１の固定したいデータ（Ｈｉｇｈ／Ｌｏｗ）をＣＤＡＴＡにセットする。図１０の（Ａ）のタイムチャートの例では、Ｈｉｇｈ（１）、Ｌｏｗ（０）、Ｈｉｇｈ（１）、Ｌｏｗ（０）の順番で値がセットされるから、最初はＨｉｇｈである。

ステップＳ２５では、クランプスキャンチェーンのすべてのＳＦＦ２１のデータ設定が終了したかを判定し、終了していなければステップＳ２３に戻り、ステップＳ２３からＳ２５を繰り返し、終了すればステップＳ２６に進む。この動作は、カウンタ３２をＳＦＦ２１の個数だけダウンカウント動作させて行う。これにより、ＳＦＦ２１のＤＯＵＴは、順番にＨｉｇｈ、Ｌｏｗ、Ｈｉｇｈ、Ｌｏｗになる。

ステップＳ２６では、すべてのＳＦＦ２１のデータ設定が終了したら、クランプ制御回路３０がＣＷをデアサートしてＬｏｗにする。

ステップＳ２７では、クランプ制御回路３０がＣＡをアサートしてＨｉｇｈにする。

ステップＳ２８では、ステップ２７と同時に、ＴｒＢがオフとなり、Ｂドメイン１２Ｂの主部分１２Ｃの電源が遮断される。この時、ＳＦＦ２１のＤＩＮにＨｉ−Ｚが入力されるが、ＳＦＦ２２のＥＮがデアサートされてＬｏｗであるため、ＤＩＮが無効となる。なお、前述のように、クランプスキャンチェーンが形成されるＢドメイン１２Ｂの主部分１２Ｃ以外の部分は、ＴｒＢにより電源に接続されていないので、クランプスキャンチェーンの電源はオフされず、動作状態である。

クランプスキャンチェーンは、既存のスキャンチェーンを使用して実現できる。既存のスキャンチェーンを使用して、電源をオフにするドメインからの出力を固定化するデータ値に設定できるため、第１実施形態１のＬＳＩ１１の製作後にデータ値（Ｈｉｇｈ／Ｌｏｗ）を変更することが可能である。データ値を変更する場合の具体例を、図１１のタイムチャートを参照して説明する。

図１１の（Ａ）は、ＡＭＢＡ（登録商標）ＡＰＢプロトコルを使った読み取り（リード）アクセスのタイムチャートである。ここで、マスタはＡドメイン１２Ａ内の論理回路１５Ａであり、スレーブはＢドメイン１２Ｂである。

スレーブは、ＰＣＬＫの４サイクル目にＰＲＥＡＤＹをアサートしてＨｉｇｈにし、この時ＰＳＬＶＥＲＲをデアサートしてＬｏｗにしているので、正常に転送されたことを示している。

図１１の（Ｂ）は、図１０の（Ａ）の動作で、スレーブの電源がオフされている時、ＰＳＬＶＥＲＲをＬｏｗ側に固定したときのタイムチャートである。電源をオフしたスレーブへアクセスしても、ハングアップしないようＰＲＥＡＤＹをアサートしてＨｉｇｈにし、ＰＳＬＶＥＲＲをデアサートして、Ｌｏｗに固定している。

図１１の（Ｃ）は、図１０の（Ａ）の動作で、スレーブの電源がオフされている時、ＰＳＬＶＥＲＲをＨｉｇｈ側に固定したときのタイムチャートである。電源をオフしたスレーブへアクセスしたときに、データが有効でないことを示すため、ＰＳＬＶＥＲＲをアサートしてＨｉｇｈに固定している。

以上のように、第１実施形態のＬＳＩ１１は、使い方や状況に応じて、電源をオフにするドメインからの出力を固定化するデータ値を変えることができる。

図１２は、第２実施形態の半導体集積回路（ＬＳＩ１１）の構成を示す図である。第２実施形態は、Ａドメイン１２Ａの論理回路にも、スキャンチェーンが形成され、Ｂドメイン１２Ｂの電源を遮断した時にＢドメイン１２Ｂからの出力を固定化するクランプスキャンチェーンが、Ａドメイン１２Ａに形成されていることが、第１実施形態と異なる。Ａドメイン１２Ａは、複数のスキャンチェーンを含み、各スキャンチェーンは、直列に接続された複数のＳＦＦ４０を有し、シフトレジスタを形成する。Ａドメイン１２Ａのスキャンチェーンは、スキャン入力制御回路１８およびスキャン出力制御回路１９に接続される。

さらに、クランプスキャンチェーンは、直列に接続された複数のＳＦＦ４１を有し、シフトレジスタを形成する。ＳＦＦ４１のＤＩＮ端子には、Ｂドメイン１２Ｂの出力ＯＳＩＧ０〜ＯＳＩＧ３が入力される。

第２実施形態のクランプスキャンチェーンの動作は第１実施形態と同じなので説明は省略する。

第２実施形態では、クランプスキャンチェーンをＡドメイン１２Ａの入力側スキャンチェーンを使用して実現している。そのため、第１実施形態のように、クランプスキャンチェーンを形成したＢドメイン１２Ｂの一部を、Ａドメイン１２Ａに含める必要がなく、Ｂドメイン１２Ｂ全体の電源を遮断できる。

以上説明したように、第１および第２実施形態では、出力または入力のＳＦＦのＥＮをデアサートしてＬｏｗにすることで、ＤＩＮが無効となるので、ＩＳＯセルを挿入する必要がなくなる。また、スキャンチェーンを使い、固定化する値を設定することが可能となる。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。

１０ 電源ＩＣ
１１ 半導体集積回路（ＬＳＩ）
１２Ａ Ａ回路領域（Ａドメイン）
１２Ｂ Ｂ回路領域（Ｂドメイン）
１３ 電源制御ユニット（ＰＭＵ）
１８ スキャン入力制御回路
１９ スキャン出力制御回路
２０ ２１ ４０ ４１ スキャンフリップフロップ（ＳＦＦ）
３０ クランプ制御回路
ＴｒＢ スイッチ（トランジスタ）

Claims (6)

1. 複数の回路領域と、
   前記複数の回路領域の少なくとも１つの回路領域へ、電源供給するか否かを切り替える少なくとも１つの電源スイッチと、
   前記少なくとも１つの電源スイッチの制御を行う電源制御回路と、
   前記少なくとも１つの回路領域から他の領域への出力が入力される複数のフリップフロップを有するクランプスキャンチェーンと、
   前記クランプスキャンチェーンの前記複数のフリップフロップを所定の出力状態に設定するクランプデータ制御回路と、を備え、
   前記少なくとも１つの回路領域は、試験を行うためのスキャンチェーンを備え、
   前記スキャンチェーンは、前記クランプスキャンチェーンを含み、
   前記少なくとも１つの回路領域は、
   前記スキャンチェーンへのデータ入力および動作を制御するスキャン入力制御回路と、
   前記スキャンチェーンからのデータ出力を受けるスキャン出力制御回路と、
   前記クランプデータ制御回路からの前記クランプスキャンチェーンの前記複数のフリップフロップを前記所定の出力状態に設定する設定制御信号と、前記スキャン入力制御回路からの動作制御信号との一方を選択して、前記クランプスキャンチェーンの前記複数のフリップフロップに入力する制御信号セレクタと、を備えることを特徴とする半導体集積回路。
2. 前記少なくとも１つの回路領域と前記クランプスキャンチェーンの前記複数のフリップフロップは、電源供給は別系統であるが、同じ論理階層であることを特徴とする請求項１記載の半導体集積回路。
3. 前記少なくとも１つの回路領域と前記クランプスキャンチェーンの前記複数のフリップフロップは、異なる論理階層であることを特徴とする請求項１記載の半導体集積回路。
4. 前記クランプデータ制御回路は、前記クランプスキャンチェーンの前記複数のフリップフロップの前記所定の出力状態に関するデータを記憶する設定データ記憶部を備える請求項１から３のいずれか１項に記載の半導体集積回路。
5. 前記設定データ記憶部は、外部端子を介して供給された前記クランプスキャンチェーンの前記複数のフリップフロップの前記所定の出力状態に関するデータを記憶する請求項４記載の半導体集積回路。
6. 前記クランプデータ制御回路は、前記クランプスキャンチェーンの前記複数のフリップフロップの個数をカウントするカウンタを備える請求項１から５のいずれか１項に記載の半導体集積回路。

Images