JPS61182236A - マイクロ波集積回路装置 - Google Patents

マイクロ波集積回路装置

Info

Publication number
JPS61182236A
JPS61182236A JP60022973A JP2297385A JPS61182236A JP S61182236 A JPS61182236 A JP S61182236A JP 60022973 A JP60022973 A JP 60022973A JP 2297385 A JP2297385 A JP 2297385A JP S61182236 A JPS61182236 A JP S61182236A
Authority
JP
Japan
Prior art keywords
microstrip line
semiconductor chip
chip element
conductor piece
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60022973A
Other languages
English (en)
Inventor
Koichi Ogawa
晃一 小川
Tomoki Ueno
伴希 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60022973A priority Critical patent/JPS61182236A/ja
Publication of JPS61182236A publication Critical patent/JPS61182236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の目的 産業上の利用分野 本発明は、マイクロ波帯あるいはミリ波帯の通信機やレ
ーダー等に用いられるマイクロ波集積回路装置に関する
ものである。
従来の技術 近年、マイクロ波帯あるいはミリ波帯の通信機やレーダ
ー等は、従来の導波管による構成から誘電体基板上に形
成したマイクロストリップラインを伝送路として用いる
マイクロ波集積回路に置き替わりつつある。マイクロ波
集積回路によって増幅器あるいは発信器等を構成する場
合、トランジスタあるいはダイオード等の半導体素子を
誘電体基板上に装着し、マイクロストリップラインと電
気的に接続する必要がある。この際、ケース入りの半導
体素子を用いるよりはチップ素子を基板に付着ｙせ、チ
ップ素子の電極とマイクロストリップラインをボンディ
ングワイヤーによって直接接続するほうが小型化、高効
率化、高信頼性等、装置の高性能化に有利である。
以下、図面に従って従来の半導体チップ素子とマイクロ
ストリップラインのボンディングワイヤーの接続構造に
ついて説明する。第７図は従来のマイクロ波集積回路に
おいて半導体チップ素子を付着させ、半導体チップ素子
の電極とマイクロストリップラインをボンディングワイ
ヤーによって電気的に接続した場合の斜視図である。こ
こで、９は誘電体基板、１０は誘電体基板の裏面全面に
金属薄膜を密着させて形成したアース面、１１は誘電体
基板の表面の一部に金属薄膜を密着させて形成したマイ
クロストリップライン、１２は半導体チップ素子、　１
３はボンディングワイヤーである。
第８図および第９図は、第７図における半導体チップ素
子１２の周辺の様子をわかりやすく拡大したところを示
す。第９図において、１４は半導体チップ素子の電極を
あられしている。これらの構成は、例えば、電子技術臨
時増刊号（マイクロ接合技術５８年７月号）にも見られ
る。
発明が解決しようとする問題点 しかしながら、上記のような構成では、ボンディングワ
イヤー１３はマイクロストリップラインｌｌの上に直接
ポンディングすることによって半導体チップ素子１２と
電気的に接続されているので、その長さは半導体チップ
素子１２の高さを考慮して設定しなければならない。加
えてマイクロストリップライン１１へのポンディングを
半導体チップ素子１２の近傍に行なうことができない場
合はボンディングワイヤー１３の長さは極めて長くなり
、ポンディングワイヤ−１３自体のインダクタンスおよ
び漂遊容量が大きくなるので、回路の動作に悪影響を及
ぼすようになる。
本発明は上記問題点に鑑み、半導体チップ素子とマイク
ロストリップラインあるいはアース面を極めて短いボン
ディングワイヤーによって接続することのできるマイク
ロ波集積回路装置を提供するものである。
（２）発明の構成 問題点を解決するための手段 上記問題点を解決するため、本発明のマイクロ波集積回
路装置は、誘電体基板の一面の全面に金属薄膜を密着さ
せたアース面と、前記誘電体基板の他面の一部に金属薄
膜を密着させたマイクロストリップラインと、このマイ
クロストリップライン上、または前記マイクロストリッ
プラインの近傍に形成された別のマイクロストリップラ
イン上、または前記マイクロストリップラインの近傍に
形成された別のアース面上、または前記マイクロストリ
ップラインの近傍の金属薄膜が存在しない前記誘電体基
板上のいずれかに装着した半導体チップ素子と、この半
導体チップ素子の近傍で前記マイクロストリップライン
上または前記別のアース面上に電気的に接続され、前記
マイクロストリップラインの幅と同程度あるいはそれ以
下の幅を有し、且つ前記半導体チップ素子の高さと同程
度の高さを有する金属導体片と、前記半導体チップ素子
の電極と前記金属導体片とを電気的に接続した１本また
は複数本のボンディングワイヤーとから成る手段を用い
た。
作　　用 上記手段において、マイクロストリップラインは半導体
チップ素子への回路上の配線を行なっている。マイクロ
波はインダクタンス等の悪影響を受けやすいので、半導
体チップ素子とマイクロストリップラインとを電気的に
接続する場合、ボンディングワイヤーはできるだけ短く
するのがよい。本発明では金属導体片がマイクロストリ
ップラインの結線用の端子の役目を果しているが、半導
体チップ素子の高さと同程度の高さにしているので、ボ
ンディングワイヤーは水平距離だけを考えて結線すれば
よく、最短距離の結線ができ、インダクタンスや漂遊容
量を小さくすることができる・。
また、金属導体片はマイクロストリップラインと同程度
の幅か、それ以下の幅にして、マイクロ波のモードを乱
さないようにしている。さらに、ボンディングワイヤー
は１本に限っていないので、精度を高めようとすれば複
数本用いればよい。
アース面と半導体チップ素子を結線するのも同様にして
行なう。
実施例 以下、本発明のマイクロ波集積回路装置の一実施例につ
いて、図面に従って説明する。第１図はマイクロ波集積
回路装置の斜視図を示す。ここで１は誘電体基板、２は
誘電体基板の一面全面に金属薄膜を密着させて形成した
アース面、３は誘電体基板の他面の一部に金属薄膜を密
着させて形成したマイクロストリップライン、４は半導
体チップ素子、５はボンディングワイヤー、６は金属導
体片である。金属導体片６はマイクロストリップライン
３を伝播する電磁波のモードを乱さないように、マイク
ロストリップライン３の幅と同程度、あるいはそれ以下
の幅を有し、かつ半導体チップ素子４の高さと同程度の
高さを有し、マイクロストリップライン３と直接電気的
に接続されるようにマイクロストリップライン３の端部
に付着されている。第１図のマイクロストリップライン
によって形成した回路は一例を示したにすぎず、必ずし
も図に示した回路構成である必要はない。
第２図および第３図は、第１図における半導体チップ素
子４の周辺の様子をわかりやすく拡大したところを示す
。第３図中、７は半導体チップ素子４の電極を示してい
る。金属導体片６の長さはボンディングワイヤー５を金
属導体片６の上にポンディングする場合に必要とする長
さ以上あればよい。半導体チップ素子４と金属導体片６
との距離は、半導体チップ素子４と金属導体片６が電気
的に接続されない範囲であればできるでけ小さくする方
がボンディングワイヤー５を短くすることができる。
以上のように本実施例によれば、マイクロストリップラ
イン３へのボンディングワイヤー５のポンディングは、
半導体チップ素子４の高さと同程度の高さの金属導体片
６の上に行なうことができる。従って、半導体チップ素
子４と金属導体片６との間隙を小さくすることによって
半導体チップ素子４と極めて隣接してポンディングする
ことができ、ボンディングワイヤーの長さを短くするこ
とができる。すなわち、ボンディングワイヤー５のイン
ダクタンスおよび漂遊容量が従来に比較して極めて小さ
くなるので、回路をより理想的な状態で動作させること
が可能となる。
上記構成は、他の実施例にも適用することかでき、例え
ば第４図のように半導体チップ素子４をマイクロストリ
ップライン３ａ上に付着し、このマイクロストリップラ
イン３ａおよび近接したマイクロストリップライン３上
に付着された金属導体片６．６との間をボンディングワ
イヤー５．５で結線することもある。
また、第５図に示すように、半導体チップ素子４が誘電
体基板表面に形成されたアース面８の上に付着Ｓれるこ
ともある。
さらにまた、第６図に示すように、半導体チップ素子４
および一つの金属導体片６ａが同じアース面８上に付着
されるような構成にすることもあり る。尚、半導体チップ素子４はアース面８に付着される
必要がなく、マイクロストリップライン３上あるいは金
属薄膜の存在しない誘電体基板−ヒに付着させてもよい
。
上記各実施例のいずれが１つ、あるいはこれらの構成を
組合わせて用いることにより全てのマイクロ波集積回路
の形式に適用することができる。
尚、上記実施例においてはいずれも半導体チ・ンプ素子
４と金属導体片６とを接続するボンディングワイヤー５
は１本のみで表現されているが、それぞれの接続につい
て２本以上の本数としてもよい。ポンディンワイヤーの
数をふやした場合には、さらにインダクタンスを減らす
ことができ。
高効率化を図ることができる。
また、各実施例では全て２個の金属導体片を半導体チッ
プ素子に隣接させて結線しているが、２個である必要は
なく、例えばトランジスタのような３端子素子の場合に
は素子に面して３方向あるいは４方向に金属導体片を隣
接させれば３つの端子にそれぞれポンディングを行なう
ことができる。
（３）発明の効果 以上のように本発明は、半導体チップ素子に隣接して半
導体チップ素子の高さと同程度の高さの金属導体片をマ
イクロストリップライン上またはアース面上に装着させ
てボンディングワイヤーの両端をポンディングしている
ので、半導体チップ素子の高さに応じて長めのボンディ
ングワイヤーを使用するという必要がなく、半導体チッ
プ素子とマイクロストリブラインまたはアースを極めて
短いボンディングワイヤーによって接続できる。
従って、ボンディングワイヤーによるインダクタンスお
よび漂遊容量を極めて小さな値にして悪影響を防止する
ことができるので、回路の動作が安定し、且つ回路性能
の高いマイクロ波集積回路装置を提供することができた
。
【図面の簡単な説明】
第１図は本発明の一実施例のマイクロ波集積回路装置の
斜視図、第２図は第１図の主要部分の拡大断面図、第３
図は第１図の主要部分の拡大斜視図、第４図、第５図お
よび第６図はそれぞれ本発明の他実施例のマイクロ波集
積回路装置の斜視図、第７図は従来例の斜視図、第８図
は第７図の主要部分の拡大断面図、第９図は第７図の主
要部分の拡大斜視図である。 ｌ・・・誘電体基板　　２・・・アース　　３．３ａ・
・・マイクロストリップライン　　４・・パト導体チッ
プ素子５・・・ボンディングワイヤー　　６．６ａ・・
・金属導体片　　７・・・半導体チップ素子の電極８・
・・アース

Claims (1)

    【特許請求の範囲】
  1. 　誘電体基板の一面の全面に金属薄膜を密着させたアー
    ス面と、前記誘電体基板の他面の一部に金属薄膜を密着
    させたマイクロストリップラインと、このマイクロスト
    リップライン上、または前記マイクロストリップライン
    の近傍に形成された別のマイクロストリップライン上、
    または前記マイクロストリップラインの近傍に形成され
    た別のアース面上、または前記マイクロストリップライ
    ンの近傍の金属薄膜が存在しない前記誘電体基板上のい
    ずれかに装着した半導体チップ素子と、この半導体チッ
    プ素子の近傍で前記マイクロストリップライン上または
    前記別のアース面上に電気的に接続され、前記マイクロ
    ストリップラインの幅と同程度あるいはそれ以下の幅を
    有し、且つ前記半導体チップ素子の高さと同程度の高さ
    を有する金属導体片と、前記半導体チップ素子の電極と
    前記金属導体片とを電気的に接続した１本または複数本
    のボンディングワイヤーとから成ることを特徴とするマ
    イクロ波集積回路装置。
JP60022973A 1985-02-07 1985-02-07 マイクロ波集積回路装置 Pending JPS61182236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60022973A JPS61182236A (ja) 1985-02-07 1985-02-07 マイクロ波集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60022973A JPS61182236A (ja) 1985-02-07 1985-02-07 マイクロ波集積回路装置

Publications (1)

Publication Number Publication Date
JPS61182236A true JPS61182236A (ja) 1986-08-14

Family

ID=12097507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60022973A Pending JPS61182236A (ja) 1985-02-07 1985-02-07 マイクロ波集積回路装置

Country Status (1)

Country Link
JP (1) JPS61182236A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2837983A1 (fr) * 2002-03-27 2003-10-03 Toshiba Kk Circuit integre en hyperfrequences comprenant une pastille semiconductrice

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171150A (ja) * 1983-03-18 1984-09-27 Niles Parts Co Ltd 混成集積回路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171150A (ja) * 1983-03-18 1984-09-27 Niles Parts Co Ltd 混成集積回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2837983A1 (fr) * 2002-03-27 2003-10-03 Toshiba Kk Circuit integre en hyperfrequences comprenant une pastille semiconductrice
GB2389458A (en) * 2002-03-27 2003-12-10 Toshiba Kk Microwave integrated circuit
GB2389458B (en) * 2002-03-27 2004-08-11 Toshiba Kk Microwave integrated circuit

Similar Documents

Publication Publication Date Title
US5235208A (en) Package for microwave integrated circuit
JP3487639B2 (ja) 半導体装置
US6483406B1 (en) High-frequency module using slot coupling
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
US4996588A (en) Device for interconnection and protection of a bare microwave component chip
JP2609634B2 (ja) チップ化モジュール
JPH07263581A (ja) 半導体チップ用合成樹脂製ｓｍｄ容器
JP2001036309A (ja) マルチチップモジュール接続構造
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JPS6271301A (ja) マイクロ波集積回路装置
JPS61182236A (ja) マイクロ波集積回路装置
JP3114676B2 (ja) 高周波線路構造体
JPH02234501A (ja) ストリップ線路と同軸コネクタの接続構造
JPH06244602A (ja) マイクロ波集積回路およびそのパッケージ
JPS59112701A (ja) マイクロ波集積回路
JPH02135802A (ja) 混成集積回路装置
JPS623921Y2 (ja)
JP3916988B2 (ja) 高周波モジュール
JP2002050733A (ja) 高周波用パッケージ、配線ボードおよび高周波モジュール
JPS62269349A (ja) 半導体装置
JP2001044717A (ja) マイクロ波用半導体装置
JP2802375B2 (ja) 電気素子・光素子混載回路の周波数特性伸張法
JPS5844636Y2 (ja) 混成集積回路装置
JPH0445247Y2 (ja)
JPH11186456A (ja) Ｍｍｉｃモジュール