JPS59124745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59124745A JPS59124745A JP57233813A JP23381382A JPS59124745A JP S59124745 A JPS59124745 A JP S59124745A JP 57233813 A JP57233813 A JP 57233813A JP 23381382 A JP23381382 A JP 23381382A JP S59124745 A JPS59124745 A JP S59124745A
- Authority
- JP
- Japan
- Prior art keywords
- frame body
- insulating substrate
- transistor
- radiator plate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、高い周波数帯で使用し、そして、高い出力を
得るのに好適な半導体装置に関する。
得るのに好適な半導体装置に関する。
従来技術と問題点
従来、前記種類の半導体装置として第１図及び（１）
第２図に見られるものが知られている。
第１図は要部斜面図、第２図は要部切断側面図であり、
各図に於いて、１は例えば銅のように熱伝導度が良好な
材料で作製された接地導体を兼ねる放熱板、２は例えば
ベリリア（Ｂ ｅ Ｏ）のように熱伝導度が良好な材料
で作製された絶縁基板、３はトランジスタ（半導体チッ
プ）、４．４Ｆ。
各図に於いて、１は例えば銅のように熱伝導度が良好な
材料で作製された接地導体を兼ねる放熱板、２は例えば
ベリリア（Ｂ ｅ Ｏ）のように熱伝導度が良好な材料
で作製された絶縁基板、３はトランジスタ（半導体チッ
プ）、４．４Ｆ。
４Ｃ，４Ｂはメタライズ膜、５は金属細線、６はコレク
タ・リード、７はベース・リードをそれぞれ示している
。
タ・リード、７はベース・リードをそれぞれ示している
。
図示例では、トランジスタ３はメタライズ膜４で、コレ
クタ・リード６はメタライズ膜４Ｃで、ベース・リード
７はメタライズ膜４Ｂでそれぞれ絶縁基板２に接着され
ている。そして、トランジスタ３のエミッタは金属細線
５でメタライズ膜４Ｅと、半導体チップ３のコレクタと
接しているメタライズ膜４は金属細線５でメタライズ膜
４Ｃと、トランジスタ３のベースは金属細線５でメタラ
イズ膜４Ｂとそれぞれ接続され、また、メタライズ膜４
Ｅは放熱板１と接続されている。即ち、エミ（２） ツタが接地されているものである。
クタ・リード６はメタライズ膜４Ｃで、ベース・リード
７はメタライズ膜４Ｂでそれぞれ絶縁基板２に接着され
ている。そして、トランジスタ３のエミッタは金属細線
５でメタライズ膜４Ｅと、半導体チップ３のコレクタと
接しているメタライズ膜４は金属細線５でメタライズ膜
４Ｃと、トランジスタ３のベースは金属細線５でメタラ
イズ膜４Ｂとそれぞれ接続され、また、メタライズ膜４
Ｅは放熱板１と接続されている。即ち、エミ（２） ツタが接地されているものである。
さて、この従来例では、トランジスタ３の発熱は絶縁基
板２を通して放熱板１及びそれが固着されているシャー
シに放熱するようになっている。
板２を通して放熱板１及びそれが固着されているシャー
シに放熱するようになっている。
その熱放散を効率良く行なうには、絶縁基板２としてベ
リリアのように熱伝導度が良好な材料を使用しても銅等
の金属に比較すると劣っている。
リリアのように熱伝導度が良好な材料を使用しても銅等
の金属に比較すると劣っている。
そこで、この問題を解決する手段として、絶縁基板２の
厚みを薄くすることが考えられるが、余り薄くすると機
械的強度が低下し、放熱板１との間の熱膨張係数の相違
に依って、絶縁基板２にクラックを生ずる事故が発生す
るので、若干大型になる高出力半導体装置には適さない
。
厚みを薄くすることが考えられるが、余り薄くすると機
械的強度が低下し、放熱板１との間の熱膨張係数の相違
に依って、絶縁基板２にクラックを生ずる事故が発生す
るので、若干大型になる高出力半導体装置には適さない
。
一般に、この種半導体装置に使用するベリリアの絶縁基
板２の厚みとして薄くできる限界は１゜５〔額〕程度で
あって、現在、その熱抵抗の低減の面では限界にきてい
る。また、絶縁基板２を薄くすると、その表面に形成す
るメタライズ膜と接地導体を兼ねる放熱板１との間の静
電容量が増大し、高周波半導体装置としての特性を劣化
させる（３） 旨の問題もある。
板２の厚みとして薄くできる限界は１゜５〔額〕程度で
あって、現在、その熱抵抗の低減の面では限界にきてい
る。また、絶縁基板２を薄くすると、その表面に形成す
るメタライズ膜と接地導体を兼ねる放熱板１との間の静
電容量が増大し、高周波半導体装置としての特性を劣化
させる（３） 旨の問題もある。
また、トランジスタ３の接地は、その周囲を取り囲むよ
うに形成したメタライズ膜４Ｅを介して行なわれる為、
メタライズ膜に依るインダクタンス成分が直列に挿入さ
れた状態となり、負帰還効果に依り高周波特性が損なわ
れる欠点も生ずる。
うに形成したメタライズ膜４Ｅを介して行なわれる為、
メタライズ膜に依るインダクタンス成分が直列に挿入さ
れた状態となり、負帰還効果に依り高周波特性が損なわ
れる欠点も生ずる。
前記の如き問題は、第３図に示すように、整合回路を付
設した半導体装置では更に複雑となる。
設した半導体装置では更に複雑となる。
第３図は他の従来例の要部斜面図であり、第１図及び第
２図に関して説明した部分と同部分は同記号で指示しで
ある。
２図に関して説明した部分と同部分は同記号で指示しで
ある。
図に於いて、８はトランジスタ３と外部回路とのインピ
ーダンス整合を採る為の内部整合回路である。尚、この
ような整合回路はトランジスタ３の入出力インピーダン
スと外部回路のインピーダンスとの整合を採るものであ
るが、図示例では、トランジスタ３の入力側、即ちベー
ス側のみに挿入しである。
ーダンス整合を採る為の内部整合回路である。尚、この
ような整合回路はトランジスタ３の入出力インピーダン
スと外部回路のインピーダンスとの整合を採るものであ
るが、図示例では、トランジスタ３の入力側、即ちベー
ス側のみに挿入しである。
整合回路８は具体的にはコンデンサであって、トランジ
スタ３に於けるベースからの金属細線５（４） をコンデンサの一ヒ部電極で中継接続することにより、
トランジスタ３のベースとベース・リード７との間に該
コンデンサ及び金属細線５に依る直列インダクタンスと
で低域波波回路を構成し、入力側のインピーダンス整合
を採っている。
スタ３に於けるベースからの金属細線５（４） をコンデンサの一ヒ部電極で中継接続することにより、
トランジスタ３のベースとベース・リード７との間に該
コンデンサ及び金属細線５に依る直列インダクタンスと
で低域波波回路を構成し、入力側のインピーダンス整合
を採っている。
このような半導体装置では、整合回路８即ちコンデンサ
の接地側ではトランジスタ３の接地と同様にメタライズ
膜がインダクタンス成分として作用し、これがコンデン
サと直列接続される為、整合回路８の特性として所望の
ものを得ることが困雌である。
の接地側ではトランジスタ３の接地と同様にメタライズ
膜がインダクタンス成分として作用し、これがコンデン
サと直列接続される為、整合回路８の特性として所望の
ものを得ることが困雌である。
発明の目的
本発明は、トランジスタ、即ち、半導体チップを実装す
る容器に改良を施すことに依り、放熱効果を高め、高周
波特性を良好にし、信頼性が高い高周波用高出力半導体
装置を提供するものである。
る容器に改良を施すことに依り、放熱効果を高め、高周
波特性を良好にし、信頼性が高い高周波用高出力半導体
装置を提供するものである。
発明の実施例
第４図及び第５図は本発明一実施例の要部斜面図及び要
部切断側面図であり、次に、これ等の図を参照しつつ説
明する。
部切断側面図であり、次に、これ等の図を参照しつつ説
明する。
（５）
本実施例では、ベリリア磁器よりも一機械的強度が高い
アルミナ（Ａｊ！２０＊）磁器からなる厚さ１．０〜１
．５（龍）の絶縁枠体１１が銅からなる接地導体を兼ね
た放熱板１２上に固着され、絶縁枠体１１の上面には入
出力リード（外部導出用リード）であるベース・リード
１３及びコレクタ・リード１４がメタライズ膜１５Ｂ及
び１５Ｃを介して取り付けられている。
アルミナ（Ａｊ！２０＊）磁器からなる厚さ１．０〜１
．５（龍）の絶縁枠体１１が銅からなる接地導体を兼ね
た放熱板１２上に固着され、絶縁枠体１１の上面には入
出力リード（外部導出用リード）であるベース・リード
１３及びコレクタ・リード１４がメタライズ膜１５Ｂ及
び１５Ｃを介して取り付けられている。
絶縁枠体１１内には、熱膨張係数が銅からなる放熱板１
２のそれよりも小さい、例えばモリブデン或いはタング
ステンからなる厚さ０．４（＋ｎ〕の金属枠体１６が固
着されている。
２のそれよりも小さい、例えばモリブデン或いはタング
ステンからなる厚さ０．４（＋ｎ〕の金属枠体１６が固
着されている。
金属枠体１６内では、熱伝導度が優れた絶縁体であるベ
リリア磁器からなる厚さ０．４（ｍ）の絶縁基板１７が
放熱板１２に固着されている。因に、絶縁基板１７の厚
さは第１図乃至第３図に示したそれの厚さの１／３以下
である。
リリア磁器からなる厚さ０．４（ｍ）の絶縁基板１７が
放熱板１２に固着されている。因に、絶縁基板１７の厚
さは第１図乃至第３図に示したそれの厚さの１／３以下
である。
絶縁基板１７上にはメタライズ膜１８が形成され、トラ
ンジスタ１９が取り付けられている。トランジスタ１９
のベースは金属細線２０でベース（６） ・リード１３に、また、コレクタは同じく金属細線２０
でコレクタ・リード１４に、更にまた、エミ・７タは同
じく金属細線２０で金属枠体１６にそれぞれ接続されて
いる。
ンジスタ１９が取り付けられている。トランジスタ１９
のベースは金属細線２０でベース（６） ・リード１３に、また、コレクタは同じく金属細線２０
でコレクタ・リード１４に、更にまた、エミ・７タは同
じく金属細線２０で金属枠体１６にそれぞれ接続されて
いる。
図示されていないが、最終的には、キャップが絶縁枠体
１１を利用して取り付けられ完成する。
１１を利用して取り付けられ完成する。
尚、本実施例に於いては、絶縁基板１７と金属枠体１６
の高さが略等しくなっているが、これはボンディング作
業を容易にする為である。また、トランジスタ１９が絶
縁枠体１１のヒ面より低くしであるのは、絹み立て作業
中の取り扱いを容易にする為である。
の高さが略等しくなっているが、これはボンディング作
業を容易にする為である。また、トランジスタ１９が絶
縁枠体１１のヒ面より低くしであるのは、絹み立て作業
中の取り扱いを容易にする為である。
ところで、本発明で重要であるのは、トランジスタ１９
を固着しである絶縁基板１７が薄くなっていることであ
る。
を固着しである絶縁基板１７が薄くなっていることであ
る。
このようにすると、従来技術と問題点の項で記述したよ
うに、絶縁基板１７と放熱板１２との熱膨張係数の相違
に基づきクラックを発生ずる筈であるが、本発明では、
これを次の理由に依り防Ｉト可能としているのである。
うに、絶縁基板１７と放熱板１２との熱膨張係数の相違
に基づきクラックを発生ずる筈であるが、本発明では、
これを次の理由に依り防Ｉト可能としているのである。
（７）
（１）絶縁基板１７はトランジスタ１９を搭載するだけ
であるから、その大きさは、面積にして従来のものと比
較すると２０ 〔％〕以下にすることができる。このよ
うに、機械的寸法の絶対値が小さければ熱膨張係数の相
違に依る内部ストレスは小さくなる。
であるから、その大きさは、面積にして従来のものと比
較すると２０ 〔％〕以下にすることができる。このよ
うに、機械的寸法の絶対値が小さければ熱膨張係数の相
違に依る内部ストレスは小さくなる。
（２）絶縁基板１７の周辺に於ける放熱板１２の表面に
は、銅よりも熱膨張係数が小さく、且つ、ベリリア磁器
の熱膨張係数に近い材料であるモリブデン或いはタング
ステン等からなる金属枠体１６が固着しであるので、放
熱板１２の熱膨張及び収縮は制限及び抑制されることに
なり、放熱板１２上に固着した絶縁基板１７に及ぼす内
部ストレスを実効的に小さくできる。
は、銅よりも熱膨張係数が小さく、且つ、ベリリア磁器
の熱膨張係数に近い材料であるモリブデン或いはタング
ステン等からなる金属枠体１６が固着しであるので、放
熱板１２の熱膨張及び収縮は制限及び抑制されることに
なり、放熱板１２上に固着した絶縁基板１７に及ぼす内
部ストレスを実効的に小さくできる。
本発明は、前記実施例に限られず、種々の実施例を実現
できる。
できる。
例えば、第３図に示した従来例のように内部整合回路を
設けるには、コンデンサを金属枠体１６上に固着すれば
良く、その場合、コンデンサの接地インダクタンスは著
しく減少し、良好なインピ（８） −ダンス整合が可能となる。また、金属枠体１６を配置
することがスペース的に無理であれば、絶縁基板１７の
長手方向に沿う形状のものを両側に設けても良い。
設けるには、コンデンサを金属枠体１６上に固着すれば
良く、その場合、コンデンサの接地インダクタンスは著
しく減少し、良好なインピ（８） −ダンス整合が可能となる。また、金属枠体１６を配置
することがスペース的に無理であれば、絶縁基板１７の
長手方向に沿う形状のものを両側に設けても良い。
発明の効果
本発明の効果を列挙すると次の通りである。
■ トランジスタを取り付けたへりリア磁器からなる絶
縁基板が薄く形成されているので、熱抵抗もそれにつれ
て大幅に小さくなり放熱効果は著しく改善された。
縁基板が薄く形成されているので、熱抵抗もそれにつれ
て大幅に小さくなり放熱効果は著しく改善された。
■ 前記絶縁基板を薄く形成しても、該絶縁基板がトラ
ンジスタのみ搭載するものであるから小型であること、
また、該絶縁基板の近傍には放熱板の膨張及び収縮を制
限及び抑制する金属体（実施例では金属枠体）が固着さ
れていることの理由に依り、前記絶縁基板にクラックが
発生することはない。
ンジスタのみ搭載するものであるから小型であること、
また、該絶縁基板の近傍には放熱板の膨張及び収縮を制
限及び抑制する金属体（実施例では金属枠体）が固着さ
れていることの理由に依り、前記絶縁基板にクラックが
発生することはない。
■ 前記絶縁基板を薄く形成しても、その−１−に搭載
されるのはトランジスタのみであり、従来のように入出
力リードやメタライズ膜が設られること（９） はなく、それ等は厚さが厚い絶縁枠体−ヒに設けられて
いるから、その対接地静電容量が増加することはあり得
す、高周波特性は劣化しない。
されるのはトランジスタのみであり、従来のように入出
力リードやメタライズ膜が設られること（９） はなく、それ等は厚さが厚い絶縁枠体−ヒに設けられて
いるから、その対接地静電容量が増加することはあり得
す、高周波特性は劣化しない。
■ トランジスタの接地は前記放熱板に固着されている
前記金属体を介し最短距離で行なわれているので直列イ
ンダクタンス成分が極めて小さくなり高周波特性が改善
される。
前記金属体を介し最短距離で行なわれているので直列イ
ンダクタンス成分が極めて小さくなり高周波特性が改善
される。
第１図及び第２図は従来例の要部斜面図及び要部斜面図
、第３図は他の従来例の要部斜面図、第４図及び第５図
は本発明一実施例の要部斜面図及び要部切断側面図であ
る。 図に於いて、１１は絶縁枠体、１２は放熱板、１３はベ
ース・リード（入力リード）、１４はコレクタ・リード
（出力リード）、１５Ｂ及び１５Ｃはメタライズ膜、１
６は金属枠体、１７は絶縁基板、１８はメタライズ膜、
１９はトランジスタ、２０は金属細線である。 （１０）
、第３図は他の従来例の要部斜面図、第４図及び第５図
は本発明一実施例の要部斜面図及び要部切断側面図であ
る。 図に於いて、１１は絶縁枠体、１２は放熱板、１３はベ
ース・リード（入力リード）、１４はコレクタ・リード
（出力リード）、１５Ｂ及び１５Ｃはメタライズ膜、１
６は金属枠体、１７は絶縁基板、１８はメタライズ膜、
１９はトランジスタ、２０は金属細線である。 （１０）
Claims (1)
- 金属の放熱板、該放熱板−ヒに固着された絶縁枠体、該
絶縁枠体内に表出されている前記放熱板上に固着され前
記絶縁枠体の厚さより薄いそれを有する絶縁基板、該絶
縁基板の少なくとも長手方向の両側近傍に固着され前記
放熱板の熱膨張係数より小さいそれを有し珪つ前記絶縁
枠体の厚さより薄いそれを有する金属体、前記絶縁基板
上に固着された半溝体チップ、前記絶縁枠体−ヒに固着
された外部導出用リードを備えてなることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233813A JPS59124745A (ja) | 1982-12-30 | 1982-12-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233813A JPS59124745A (ja) | 1982-12-30 | 1982-12-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59124745A true JPS59124745A (ja) | 1984-07-18 |
Family
ID=16960977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57233813A Pending JPS59124745A (ja) | 1982-12-30 | 1982-12-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124745A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005280701A (ja) * | 2004-03-15 | 2005-10-13 | Airbus Deutschland Gmbh | 折り畳み式座席 |
| JP2014120582A (ja) * | 2012-12-14 | 2014-06-30 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
-
1982
- 1982-12-30 JP JP57233813A patent/JPS59124745A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005280701A (ja) * | 2004-03-15 | 2005-10-13 | Airbus Deutschland Gmbh | 折り畳み式座席 |
| US8070233B2 (en) | 2004-03-15 | 2011-12-06 | Airbus Deutschland Gmbh | Downwards folding seat |
| JP2014120582A (ja) * | 2012-12-14 | 2014-06-30 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508054B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2721093B2 (ja) | 半導体装置 | |
| US5635751A (en) | High frequency transistor with reduced parasitic inductance | |
| JPH0786460A (ja) | 半導体装置 | |
| US3649872A (en) | Packaging structure for high-frequency semiconductor devices | |
| JPH0750753B2 (ja) | トランジスタ装置 | |
| JPH07321140A (ja) | 半導体装置 | |
| JPS59124745A (ja) | 半導体装置 | |
| JP2003514395A (ja) | 高電力用マルチチップモジュール | |
| JP6952913B2 (ja) | 半導体装置及びアンテナ装置 | |
| JPS60241239A (ja) | 半導体装置 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JPS588582B2 (ja) | トランジスタ用同軸形パツケ−ジ | |
| JPH0752760B2 (ja) | 半導体装置用パッケ−ジ | |
| JP2000349221A (ja) | リードフレームおよびそれを用いた半導体デバイス | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPS58103144A (ja) | 半導体装置 | |
| JP2701644B2 (ja) | 半導体装置 | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JPS5856443A (ja) | 半導体装置 | |
| JPS59123250A (ja) | 半導体装置 | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| JPS62188248A (ja) | 半導体装置 | |
| JPH0449259B2 (ja) | ||
| JPS5840847A (ja) | リ−ド・フレ−ム |