DE10031204A1 - Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile - Google Patents
Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische BauteileInfo
- Publication number
- DE10031204A1 DE10031204A1 DE10031204A DE10031204A DE10031204A1 DE 10031204 A1 DE10031204 A1 DE 10031204A1 DE 10031204 A DE10031204 A DE 10031204A DE 10031204 A DE10031204 A DE 10031204A DE 10031204 A1 DE10031204 A1 DE 10031204A1
- Authority
- DE
- Germany
- Prior art keywords
- external contact
- system carrier
- contact elements
- rivet
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920003023 plastic Polymers 0.000 claims abstract description 72
- 239000004033 plastic Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 51
- 239000010931 gold Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 16
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000002985 plastic film Substances 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 15
- 229920006255 plastic film Polymers 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 12
- 239000011888 foil Substances 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000002313 adhesive film Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000004382 potting Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 238000003631 wet chemical etching Methods 0.000 claims description 3
- 208000012868 Overgrowth Diseases 0.000 claims description 2
- 238000000889 atomisation Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 238000007650 screen-printing Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 description 16
- 238000000926 separation method Methods 0.000 description 10
- 238000009413 insulation Methods 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005323 electroforming Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000088 plastic resin Substances 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- WYCFMBAHFPUBDS-UHFFFAOYSA-L silver sulfite Chemical compound [Ag+].[Ag+].[O-]S([O-])=O WYCFMBAHFPUBDS-UHFFFAOYSA-L 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 101150062942 mask gene Proteins 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Mounting Components In General For Electric Apparatus (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft einen Systemträger (5) für Halbleiterchips (1) und elektronische Bauteile (2), die auf dem Systemträger (5) hergestellt werden. Der Systemträger (5) weist ein Grundsubstrat (11) auf, auf dem Außenkontaktelemente (6) angeordnet sind, die einen nietförmigen Querschnitt (7) zeigen mit einem Nietkopfbereich (8), einem Nietschaftbereich (9) und einem Nietfußbereich (10), wodurch die Außenkontaktelemente (6) in dem Gehäuse aus einer Kunststoffmasse (4) sicher verankert werden.
Description
Die Erfindung betrifft einen Systemträger für Halbleiterchips
und elektronische Bauteile und Verfahren zu deren Herstel
lung.
Systemträger für Halbleiterchips zum Verpacken der Halblei
terchips zu elektronischen Bauteilen in Gehäusen aus einer
Kunststoffmasse müssen hohe Zuverlässigkeit trotz ihrer Mas
senproduktion erfüllen. Insbesondere, wenn mit Hilfe des Sy
stemträgers Gehäuse entstehen sollen, aus denen keinerlei
Flachleiter als Anschlußstifte oder Anschlußbeinchen heraus
ragen und bei denen das Gehäuse aus Kunststoffmasse nur ein
seitig den Halbleiterchip und entsprechende Außenkontaktele
mente einkapseln soll, so daß die Unterseite des elektroni
schen Bauteils zumindest im Randbereich aus Außenkontaktele
menten und dazwischen angeordneter Kunststoffmasse gebildet
wird. Es besteht dabei die Gefahr, daß sich die Außenkontak
telemente bei der Herstellung oder beim Betrieb des elektro
nischen Bauteils aus der Kunststoffmasse lösen und damit das
elektronische Bauteil unbrauchbar wird.
Deshalb ist es Aufgabe der Erfindung einen Systemträger für
Halbleiterchips und elektronische Bauteile anzugeben, der
bzw. die Außenkontaktelemente aufweist bzw. aufweisen, die
ihre Position in der Kunststoffmasse während der Herstellung
und Lebensdauer des elektronischen Bauteils beibehalten.
Gelöst wird diese Aufgabe durch die unabhängigen Ansprüche.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus
den abhängigen Ansprüchen.
Erfindungsgemäß weist der Systemträger Außenkontaktelemente
auf, die einen nietförmigen Querschnitt aufweisen mit einem
Nietkopfbereich, einem Nietschaftbereich und einem Nietfußbe
reich, wobei der Nietfußbereich auf einem Grundsubstrat fi
xiert ist, das den Systemträger während der Bestückung mit
Halbleiterchips zusammenhält.
In einer Ausführungsform der Erfindung weist das Grundsub
strat eine elektrisch leitende Oberfläche auf. Diese elek
trisch leitende Oberfläche hat den Vorteil, daß zum Aufbau
von Außenkontaktelementen auf dem Grundsubstrat eine elektri
sche Spannung an die elektrisch leitende Oberfläche gelegt
werden kann.
Eine derartige elektrisch leitende Oberfläche wird in einer
Ausführungsform der Erfindung durch ein Grundsubstrat aus ei
ner metallischen Folie erreicht. Jedoch kann in einer weite
ren Ausführungsform der Erfindung das Grundsubstrat aus einer
Kunststofffolie mit metallischer Beschichtung bestehen. Eine
derartige Folie mit metallischer Beschichtung hat den Vor
teil, daß sie relativ leicht in der weiteren Verarbeitung von
den auf dem Systemträger zu bildende elektronischen Bauteilen
getrennt werden kann.
Bei einer weiteren bevorzugten Ausführungsform der Erfindung
weist die Kunststofffolie eine Kohlenstoffbeschichtung auf,
wodurch ihre Oberfläche elektrisch leitend wird. Diese Aus
führungsform hat den Vorteil, daß derartige Kunststofffolien
mit Kohlenstoffbeschichtung sowohl eine ausreichend elek
trisch leitende Oberfläche durch die Kohlenstoffbeschichtung
aufweisen, als auch die Trennmöglichkeit des Grundsubstrats
des Systemträgers bei der Weiterverarbeitung der Halbleiter
chips zu elektronischen Bauteilen erhöhen.
Bei einer weiteren Ausführungsform des Systemträgers weist
dieser mehrere Bauelement-Montagebereiche auf dem Grundsub
strat auf. Jeder Bauelement-Montagebereich kann mit einem
Chip bestückt werden, das in einem zentralen Chipträgerbe
reich des Montagebereichs positionierbar ist. Rund um den
Chipträgerbereich können in ihrem Grundriß kreisförmige lang
gestreckte oder quadratische Außenkontaktelemente mit niet
förmigem Querschnitt in einem definierten Abstand von dem
zentralen Chipträgerbereich gruppiert sein.
In einer anderen Ausführungsform sind Außenkontaktelemente
mindestens teilweise im Chipträgerbereich angeordnet, so daß
ein Halbleiterchip mit Bondhöckern auf den Nietkopfbereichen
der Außenkontaktelemente in Flip-Chip-Technologie bondbar
ist. Bei einer derartigen Ausführungsform eines Chipträgers
können die Bondhöcker eines Halbleiterchips unmittelbar auf
den Nietkopfbereich der Außenkontaktflächen angelötet oder
aufgeklebt werden, wobei die Außenkontaktelemente durch ihren
nietförmigen Querschnitt ausgezeichnet in der Kunststoffmasse
verankerbar sind. Ein weiterer Vorteil der im Querschnitt
nietförmigen Außenkontaktelemente auf dem erfindungsgemäßen
Systemträger ist, daß die Außenkontaktelemente mittels unter
schiedlicher Schichtung von Metallen und Edelmetallen auf die
spätere Verwendung des Systemträgers abgestimmt werden kann.
In einer weiteren Ausführungsform der Erfindung ist das Au
ßenkontaktelement auf dem Systemträger aus reinem Silber oder
einer Silberlegierung. Das Material Silber hat den Vorteil,
daß es keinen die elektrische Leitfähigkeit hemmenden Oxi
düberzug bildet, sondern vielmehr einen Silbersulfit-Überzug,
der elektrisch leitend ist.
In einer weiteren Ausführungsform der Erfindung ist das Au
ßenkontaktelement auf dem Systemträger aus einer
Gold/Nickel/Gold-Schichtfolge aufgebaut. Diese Schichtfolge
hat den Vorteil, daß das Gold keine widerstanderhöhende Oxid
schicht bildet und die Nickelschicht vollständig von Gold um
schlossen ist, so daß eine lange Lebensdauer der Außenkontak
telemente garantiert ist. Gleichzeitig kann eine äußere Goldschicht
als Ätzstopp beim Vereinzeln eines Systemträgers von
Bauteilen dienen.
Bei einer weiteren Ausführungsform der Erfindung sind die Au
ßenkontaktelemente aus einer Silber/Kupfer/Silber-
Schichtfolge aufgebaut. Diese Schichtfolge ist preiswerter
und hat durch den Einsatz von Materialien mit einem äußerst
niedrigen elektrischen Widerstand einen Vorteil gegenüber Au
ßenkontaktelementen aus einer Schichtfolge von
Gold/Nickel/Gold.
In einer weiteren Ausführungsform der Erfindung weist der Sy
stemträger einen metallischen Sockel im Chipträgerbereich
auf, der in seiner Höhe den Außenkontaktelementen entspricht
und in seiner flächigen Erstreckung der Größe des Halbleiter
chips angepaßt ist. Dieser Sockel kann aus dem gleichen Mate
rial aufgebaut sein wie die Außenkontaktelemente, so daß er
gleichzeitig mit den Außenkontaktelementen entstehen kann.
Der Sockel hat darüber hinaus den Vorteil, daß er mit der Un
terseite des Halbleiterchips, die keine aktive Schaltung
trägt, verlötet oder verklebt werden kann und somit einen Er
de- oder Massekontakt für das gesamte elektronische Bauteil
nach außen aufweisen kann.
Der Systemträger wird in einer bevorzugten Ausführungsform
der Erfindung zur Herstellung elektronischer Bauteile verwen
det. Dabei können die Außenkontaktelemente einen kreisförmi
gen Grundriß aufweisen oder auch langgestreckte oder quadra
tische Außenkontaktelemente bilden.
Ein Verfahren zur Herstellung eines Systemträgers mit Außen
kontaktelementen, die einen nietförmigen Querschnitt aufwei
sen, hat folgende Verfahrensschritte:
- - Bereitstellen eines Grundsubstrats mit elektrisch lei tender Oberfläche,
- - Aufbringen einer strukturierten elektrisch isolierenden Schicht, welche freiliegende elektrisch leitende Oberflächenbereiche in der Anordnung der Außenkontaktelemen te auf dem Grundsubstrat aufweist,
- - Aufbringen eines leitenden Materials zum Bilden von Au ßenkontaktelementen mit einem nietförmigen Querschnitt auf den freiliegenden elektrisch leitenden Oberflächen bereichen,
- - Entfernen der strukturierten elektrisch isolierenden Schicht.
Dieses Verfahren hat den Vorteil, daß Außenkontaktelemente
auf dem Systemträger entstehen, die einen nietförmigen Quer
schnitt aufweisen und sich aufgrund dieses Querschnitts in
der Kunststoffmasse fest verankern, so daß dieser Systemträ
ger gewährleistet, daß sich die Außenkontaktelemente bei den
weiteren Verarbeitungsschritten nicht von dem umgebenden
Kunststoff delaminieren.
In einer Ausführungsform des Verfahrens wird zunächst eine
geschlossene Isolierschicht aufgebracht und diese dann an
schließend mittels Photolack-Technologie zu einer elektrisch
isolierenden Schicht strukturiert. Bei der Strukturierung
werden beispielsweise nicht belichtete Flächen des Photolac
kes herausgelöst und damit elektrisch leitende Oberflächenbe
reiche des Grundsubstrats freigelegt.
In einer weiteren bevorzugten Durchführung des Verfahrens
wird die strukturierte elektrisch isolierende Schicht mittels
Siebdruckverfahren aufgebracht, dabei wirkt vorteilhaft das
Sieb als strukturierende Maske, so daß nur in den Bereichen
eine isolierende Schicht entsteht, in denen das Sieb nicht
maskiert ist.
Bei einer weiteren Durchführung des Verfahrens kann eine zu
nächst geschlossene Isolierschicht auf dem Grundsubstrat mit
tels Zerstäubungstechnik durch eine Maske hindurch struktu
riert werden. Bei dieser Technik, die auch als Sputter-
Technik bekannt ist, wird durch hochbeschleunigte gerichtete
Ionen die geschlossene Isolierschicht an den Stellen abgetra
gen, an denen sie nicht durch eine Maske geschützt ist. Die
ses Verfahren hat den Vorteil, daß äußerst feine Strukturen
mit äußerst gradlinigen Wänden herstellbar werden.
Eine geschlossene Isolierschicht kann in einer weiteren Aus
führungsform des Verfahrens auf dem Grundsubstrat mittels Ab
scheidung aus der Gasphase durchgeführt werden. Als Gase wer
den organische Substanzen eingesetzt, die sich an der Ober
fläche einer elektrisch leitenden Schicht zersetzen und einen
isolierenden Film auf der Oberfläche bilden.
Eine zunächst geschlossene Isolierschicht kann in einer wei
teren Ausführungsform des Verfahrens mittels Plasma-
Ätztechnik durch eine Maske hindurch strukturiert werden.
Ähnlich wie bei der Zerstäubungstechnik wird dabei durch die
Maske hindurch die darunter liegende Isolierschicht abgetra
gen, jedoch beschleunigen beim Plasmaätzen chemische Reaktio
nen den Abtrag der Isolierschicht bis auf die leitende Ober
fläche des Grundsubstrats.
Eine Technologie zum Strukturieren geschlossener Isolier
schichten, die vollständig ohne eine Maske auskommt, ist die
Laser-Rasterbestrahlung, bei der die isolierende Schicht mit
tels eines abtastenden Laserstrahls, der die Strukturen in
die Isolierschicht hineinzeichnet, unter Einwirkung der Lase
renergie verdampft wird.
Nachdem eine strukturierte Isolierschicht vorliegt und minde
sten die Bereiche der Oberfläche des Grundsubstrats freige
legt sind, an denen Außenkontaktelemente angeordnet werden
sollen, wird nun ein leitendes Material auf die freiliegenden
elektrisch leitenden Oberflächenbereiche gebracht. Dabei kann
das Material durchgängig aus einer einzigen Legierung beste
hen oder es kann auch schichtweise mit unterschiedlicher Ma
terialfolge aufgebracht werden. Jedoch ist es für die Her
stellung des erfindungsgemäßen Systemträgers erforderlich,
daß ein leitendes Material abgeschieden wird und dieses lei
tende Material über die strukturierte Isolierschicht hinaus
wächst. Erst dadurch kann sich der erfindungsgemäße nietför
mige Querschnitt für die Außenkontaktelemente ergeben.
Für das Aufbringen eines leitenden Materials stehen mehrere
und unterschiedliche Verfahren zur Verfügung. Bei einer
Durchführungsform des Verfahrens wird das Aufbringen eines
leitenden Materials mittels galvanischer Abscheidung auf den
freiliegenden elektrisch leitenden Oberflächenbereichen
durchgeführt, bis ein Überwachsen des abgeschiedenen Materi
als an den freiliegenden Stellen zu einem Nietkopf erreicht
ist. Das leitende Material kann aber auch durch Abscheidung
aus der Gasphase erfolgen, indem beispielsweise eine me
tallorganische Verbindung über dem Grundsubstrat zersetzt
wird und sich das Metall aus dieser Verbindung auf dem Grund
substrat in den freiliegenden elektrisch leitenden Oberflä
chenbereichen abscheidet.
Eine weitere bevorzugte Durchführungsform des Verfahrens be
steht in dem Aufbringen eines leitenden Materials mittels
stromloser galvanischer Abscheidung. Eine stromlose galvani
sche Abscheidung hat den Vorteil, daß an den Systemträger
keine elektrische Spannung gelegt werden muß. Vielmehr wird
der Systemträger in das Abscheidebad eingetaucht und mit ei
ner stromlos abgeschiedenen Metallschicht herausgezogen. Beim
Ablösen der strukturierten Isolierschicht bilden sich die ge
wünschten nietförmigen Querschnitte in vorgesehenen Oberflä
chenbereichen für die Außenkontaktelemente.
Mit den Außenkontaktelementen kann gleichzeitig ein metalli
scher Sockel im Chipträgerbereich des Systemträgers gebildet
werden. Ein derartiger metallischer Sockel hat den Vorteil,
daß beispielsweise die Unterseite des Halbleiterchips damit
kontaktiert werden kann. Im Prinzip kann mit dem erfindungs
gemäßen Verfahren jede beliebige geometrische Struktur auf
dem Grundsubstrat abgeschieden werden, die der Bildung von
Außenkontaktflächenanordnungen dient. Nach dem Aufbringen des
metallischen Materials wird die strukturierte elektrisch iso
lierende Schicht abgetragen. Dies kann naßchemisch mittels
Lösungsmitteln erfolgen oder durch trockene Veraschung in ei
nem Plasma.
Einseitig in einer Kunststoffmasse zu einem elektronischen
Bauteil eingegossene Halbleiterchips haben den Vorteil eines
äußerst flachen Gehäuseaufbaus, jedoch auch den Nachteil, daß
die Außenkontaktelemente, die für die Weiterleitung elektri
scher Signale sowie der Stromversorgung des Halbleiterchips
erforderlich sind, nicht zuverlässig genug von der einseitig
angegossenen Kunststoffmasse gehalten werden können, so daß
die Gefahr besteht, daß die elektronischen Bauteile durch
Lockern oder Delaminieren der Außenkontaktelemente unbrauch
bar werden.
Mit einem erfindungsgemäßen elektronischen Bauteil wird die
ses Problem überwunden. Dadurch weist das elektronische Bau
teil einen Halbleiterchip auf, dessen Kontaktflächen mit Au
ßenkontaktelementen verbunden sind, wobei der Halbleiterchip
mit den Außenkontaktelementen in einer Kunststoffmasse als
Gehäuse vergossen ist und mindestens ein Außenkontaktelement
einen nietförmigen Querschnitt mit einem Nietkopfbereich, ei
nem Nietschaftbereich und einem Nietfußbereich aufweist, wo
bei das Außenkontaktelement mit seinem Nietkopfbereich in der
Kunststoffmasse verankert ist. Dabei umschließt die Kunst
stoffmasse den Nietkopfbereich derart, daß der Nietschaft
vollständig fixiert in der Kunststoffmasse angeordnet ist.
Die Kontaktfläche des Außenkontaktelementes bietet in einer
weiteren Ausführungsform der Erfindung der Nietfußbereich,
der von Kunststoffmasse freigehalten ist, so daß seine Ober
fläche eine von außen zugängliche Kontaktfläche aufweist. Der
Nietfußbereich kann unterschiedlich gestaltet werden und ist
in einer Ausführungsform in seinem Grundriß kreisförmig. In
einer anderen Ausgestaltung der Erfindung ist die Außenkontaktfläche
langgestreckt und damit rechteckförmig. Der Quer
schnitt bleibt dabei jedoch unverändert nietförmig. Ein lang
gestrecktes Außenkontaktelement kann somit im Grundriß eine
rechteckige Außenkontaktfläche, die von dem Nietfuß gebildet
wird, aufweisen und zusätzlich eine nietförmige Außenkontakt
fläche aufgrund des nietförmigen Querschnitts im Aufriß zei
gen.
Dabei ist in einer Ausführungsform der Erfindung die nietför
mige Außenkontaktfläche rechtwinklig zu der Außenkontaktflä
che des Nietfußbereiches angeordnet, wobei sich die Außenkon
taktflächen des elektronischen Bauteils in einer weiteren
Ausführungsform der Erfindung im Randbereich des Gehäuses aus
Kunststoffmasse befinden.
Kreisförmige Grundrisse des Nietfußes sind als Außenkontakt
flächen vorgesehen, wenn in einer weiteren Ausführungsform
die Kontaktflächen des Halbleiterchips Bondhöcker aufweisen,
die unmittelbar auf den Nietkopfbereich der Außenkontaktele
mente gebondet sind. Derartige nietförmige Außenkontaktele
mente mit kreisrundem Grundriß sind deshalb unmittelbar unter
dem Halbleiterchip angeordnet, so daß sie mit den Bondhöcker
des Halbleiterchips verbunden werden können. Dazu ist der
Halbleiterchip mit seiner aktiven, eine Halbleiterschaltung
aufweisenden Seite zu den Außenkontaktelementen ausgerichtet.
Ist der Halbleiterchip mit seiner keine Halbleiterschaltung
aufweisenden passiven Seite zu den Außenkontaktelementen aus
gerichtet, so kann die passive Seite des Halbleiterchips von
Kunststoffmasse freigehalten sein und teilweise die Untersei
te des Gehäuses bilden. Diese Ausführungsform der Erfindung
hat den Vorteil, daß äußerst flache elektronische Bauteile
verwirklicht werden können. In diesem Fall werden die Kon
taktflächen des Halbleiterchips über Bonddrähte mit den Kopf
bereichen der Außenkontaktelemente verbunden.
Ein Verfahren zur Herstellung eines elektronischen Bauteils,
welches Außenkontaktelemente mit nietförmigen Querschnitt
aufweist, ist durch folgende Verfahrensschritte gekennzeich
net:
- - Bereitstellen eines Substratträgers, der eine vorbe stimmte Anordnung der Außenkontaktelemente aufweist,
- - Aufbringen mehrerer Halbleiterchips auf dem Substratträ ger,
- - Herstellen von Verbindungen der Kontaktflächen des Halb leiterchips mit Außenkontaktelementen,
- - Vergießen des Systemträgers mit aufgebrachten Halblei terchips und den Verbindungen zwischen Kontaktflächen des Halbleiterchips und Außenkontaktelementen zu elek tronischen Bauteilen mit Gehäuse aus einer Kunststoffma sse,
- - Vereinzeln der auf dem Systemträger mit Kunststoffmasse als Gehäuse hergestellten elektronischen Bauteile.
Mit diesem Verfahren hergestellte Bauteile haben folgende
Vorteile:
Die Flanken der aufgewachsenen nietförmigen Querschnitte sind
im Nietschaftbereich nahezu senkrecht und verjüngen sich le
diglich um 2-6 µm auf einer Höhe von 30 µm. Durch Überwach
sen der elektrisch isolierenden Schicht des Systemträgers
entstehen auf dem Systemträger Pilz- oder Nietformen, die ei
ne hervorragende Verankerung der Kontaktanschlußelemente in
der Kunststoffmasse garantieren. Die Außenkontaktelemente
können mit den verschiedensten Materialien und Schichtfolgen
realisiert werden. Es können Außenkontaktelemente aus reinem
Silber oder aus reinen Silberlegierungen oder aus Schichtfol
gen von Gold/Nickel/Gold oder Silber/Kuper/Silber auf dem
Grundsubstrat des Systemträgers aufgewachsen werden. Es kann
auch eine Trennschicht zwischen der Grundschicht und den Au
ßenkontaktelementen eingefügt werden, z. B. eine Silber- oder
eine Goldschicht, so daß sich ein sehr guter Ätzstopp ergibt,
wenn das Grundsubstrat durch Ätzen wieder aufgelöst werden
muß. Es können jedoch auch die Bauteile in einem späteren
Verfahrensschritt durch mechanische Prozesse vom Grundsub
strat getrennt werden. Ein naßchemischer Ätzprozess kann un
ter Umständen entfallen.
Bei einer Durchführung des erfindungsgemäßen Verfahrens wird
vorteilhaft der Systemträger für eine Vielzahl von diskreten
elektronischen Bauteilen mit einer Kunststoffmasse in gleich
förmiger Dicke großflächig zu einer Kunststoffplatte aus
Kunststofffolie vergossen, die einseitig das Grundsubstrat
aufweist.
Vor einem Vereinzeln zu elektronischen Bauteilen wird das
Grundsubstrat von der Kunststoffplatte weggeätzt, wobei im
Falle einer Ätzstoppschicht auf den Außenkontaktelementen,
diese Ätzstoppschicht die Außenkontaktelemente vor einem
Anätzen schützt und den Ätzvorgang beendet.
Damit die Vielzahl der elektronischen Bauteile beim Verein
zeln der Kunststoffplatte zu diskreten elektronischen Bautei
len mit Kunststoffgehäuse nicht durcheinanderwirbeln und ge
ordnet und ausgerichtet bleiben, kann die Kunststoffplatte
vor dem Vereinzeln mit einer Klebefolie beschichtet werden.
Als Trenntechnik während des Vereinzelns wird in einer Aus
führungsform der Erfindung die Sägetechnik eingesetzt.
Bei einer weiteren Durchführungsform der Erfindung erfolgt
das Herstellen von Verbindungen zwischen Kontaktflächen auf
dem Halbleiterchip und dem Außenkontaktelement mittels Flip-
Chip-Technologie über Bondhöcker, die auf die Nietkopfberei
che der Außenkontaktelemente gebondet werden. Dazu ist es er
forderlich, daß die Außenkontaktelemente entsprechend unter
halb des Halbleiterchips gegenüber den Kontaktflächen des
Halbleiterchips angeordnet werden. Das gleichzeitige Bonden
aller Bondhöcker ist dann auf den Nietkopfbereichen der Au
ßenkontaktelemente ohne weiteres möglich.
Bei einer anderen Durchführung des Verfahrens wird das Her
stellen von Verbindungen zwischen Kontaktflächen des Halblei
terchips und den Außenkontaktelementen mittels Bonddraht-
Technologie über Bonddrähte erreicht. Dazu werden die Kon
taktflächen des Halbleiterchips über die Bonddrähte mit dem
Kopfbereich der Außenkontaktelemente verbunden. Beim an
schließenden Vergießen mit einer Kunststoff- oder Kunstharz
masse werden nicht nur die Bonddrähte hervorragend von der
Kunststoff- oder Kunstharzmasse umschlossen sondern auch das
Außenkontaktelement durch seinen nietförmigen Querschnitt si
cher in der Kunststoffmasse verankert. Gleichzeitig mit den
Außenkontaktelementen kann auf dem Systemträger ein metalli
scher Sockel abgeschieden werden, auf den das Halbleiterchip
gelötet oder geklebt werden kann. Dies hat einerseits den
Vorteil, daß das Halbleiterchip von einem metallischen Sockel
gestützt wird, und andererseits den Vorteil, daß die Halblei
terunterseite durch den metallischen Sockel einen großflächi
gen Außenkontakt aufweist.
Das Vereinzeln der elektronischen Bauteile richtet sich im
wesentlichen nach dem Material des Grundsubstrats, das für
die Herstellung der Außenkontaktelemente verwendet wurde.
Beim Vereinzeln der elektronischen Bauteile von einer kohlen
stoffbeschichteten Folie, die als Grundsubstrat eingesetzt
wurde, können die Bauteile relativ einfach abgezogen werden,
ohne daß eine Auflösung der Folie erforderlich ist. Lediglich
durch einen einfachen Nachbehandlungsschritt müssen die Koh
lenschichtreste von dem elektronischen Bauteil entfernt wer
den, was bei einer Durchführung des Verfahrens durch Plasma-
Veraschung erfolgen kann.
Eine andere Möglichkeit beim Vereinzeln der elektronischen
Bauteile von einer metallbeschichteten Kunststofffolie als
Grundsubstrat besteht darin, diese Kunststofffolie abzuiehen
und die auf dem Bauteil verbleibende Metallbeschichtung naß
chemisch oder trocken zu ätzen. Erst wenn die Metallbeschichtung
von dem Bauteil entfernt ist, sind die Außenkontaktele
mente zugänglich.
Bei einer weiteren Durchführung des Verfahrens wird beim Ver
einzeln der elektronischen Bauteile von einer metallischen
Folie als Grundsubstrat diese metallische Folie vollständig
durch Naß- oder Trockenätzen entfernt. Damit liegen nach dem
Entfernen des metallischen Grundsubstrats die Bauteile ein
zeln vor, sofern sie nicht zu einer Kunststoffplatte vergos
sen wurden, sondern in Einzelkavitäten hergestellt sind, und
können unmittelbar ohne weiteren Bearbeitungsschritt einge
setzt werden.
Die Erfindung wird nun anhand von Ausführungsformen mit den
beiliegenden Figuren näher erläutert.
Fig. 1-5 zeigen anhand von schematischen Querschnitten
wesentliche Herstellungsschritte eines Systemträ
gers einer ersten Ausführungsform der Erfindung,
Fig. 6 zeigt einen schematischen Querschnitt durch den Sy
stemträger der Fig. 5 mit einem aufgebrachten
Halbleiterchip in Flip-Chip-Technologie,
Fig. 7 zeigt einen schematischen Querschnitt durch ein
elektronisches Bauteil gemäß einer ersten Ausfüh
rungsform der Erfindung,
Fig. 8 zeigt einen schematischen Querschnitt durch einen
Systemträger mit aufgebrachten Halbleiterchip gemäß
einer zweiten Ausführungsform der Erfindung,
Fig. 9 zeigt einen schematischen Querschnitt durch ein
elektronisches Bauteil gemäß einer zweiten Ausfüh
rungsform der Erfindung,
Fig. 10 zeigt einen schematischen Querschnitt durch einen
Systemträger mit aufgebrachtem Halbleiterchip gemäß
einer dritten Ausführungsform der Erfindung,
Fig. 11 zeigt einen schematischen Querschnitt durch ein
elektronisches Bauteil gemäß einer dritten Ausfüh
rungsform der Erfindung.
Fig. 1 zeigt einen schematischen Querschnitt durch ein
Grundsubstrat 11 eines Systemträgers 5 mit einer Unterseite
28 und einer Oberseite 29, wobei mindestens die Oberseite 29
eine elektrisch leitende Oberfläche 12 aufweist. Diese elek
trisch leitende Oberfläche 12 kann durch Beschichten einer
Kunststofffolie oder Kunstoffplatte mit Kohlenstoff elek
trisch leitend werden.
Als weitere Alternative kann als Grundsubstrat 11 für einen
Systemträger 5 eine metallische beschichtete Kunststoffplatte
oder Kunststofffolie eingesetzt werden. Als Kunststoff kann
in vorteilhafter Weise für eine Folie Polyimid, Polypropylen
oder Polyethylen eingesetzt werden, während als Kunststoff
platten vorzugsweise Kunstharze verwendet werden. In der Aus
führungsform der Fig. 1 ist das Grundsubstrat eine metalli
sche Folie, die sowohl auf der Unterseite 28 als auch auf der
Oberseite 29 eine elektrisch leitende Oberfläche 12 aufweist.
Das Material dieser metallischen Folie der Fig. 1 ist eine
Kupferlegierung von einer Dicke zwischen 50 µm und 200 µm.
Das Grundsubstrat 11 gibt dem Systemträger 5 eine Stabilität
und wird erst nach Fertigstellung der auf dem Systemträger
anzuordnenden und herzustellenden elektronischen Bauteile
entfernt.
Fig. 2 ist ein schematischer Querschnitt durch das Grundsub
strat 11 des Systemträgers 5 mit einer geschlossenen Isolier
schicht 21. Diese Isolierschicht 21 kann eine Photolack
schicht sein, die photolithographisch strukturierbar ist,
oder eine andere Kunststoffschicht, die mittels Plasma-
Ätztechnologie durch eine Maske oder durch eine Laserraster
bestrahlung strukturiert wird.
Fig. 3 zeigt einen schematischen Querschnitt durch das
Grundsubstrat 11 des Systemträgers 5 einer ersten Ausfüh
rungsform der Erfindung mit strukturierter elektrisch isolie
render Schicht 18, wobei in dieser Ausführungsform die geschlossene
Isolierschicht 21 der Fig. 2 eine Photolack
schicht ist, die mit Hilfe einer nicht gezeigten Photomaske
zur Vorvernetzung des Photolackes in den Bereichen belichtet
wurde, welche die strukturierte isolierende Schicht 18 auf
weisen und unbelichtet blieb für die Bereiche, die beim Ent
wickeln des Photolackes freiliegende elektrisch leitende
Oberflächenbereiche 19 entstehen lassen. In dieser ersten
Ausführungsform der Erfindung werden die Oberflächenbereiche
19 freigelegt, um an diesen Stellen Außenkontaktelemente auf
dem Grundsubstrat 11 für eine erste Ausführungsform eines Sy
stemträgers aufzubringen.
Fig. 4 zeigt einen schematischen Querschnitt durch das
Grundsubstrat 11 mit auf der elektrisch leitenden Oberfläche
12 aufgebrachter strukturierter elektrisch isolierender
Schicht 18 und auf den freiliegenden elektrisch leitenden
Oberflächenbereichen 19 aufgebrachten Außenkontaktelementen 6
aus elektrisch leitendem Material 20. Durch Überwachsen des
elektrisch leitenden Material 20 über das Niveau 30 der
strukturierten elektrisch isolierenden Schicht 18 hinaus,
entsteht ein nietförmiger Querschnitt für das elektrisch lei
tende Material 20 auf den freiliegenden elektrisch leitenden
Oberflächenbereichen 19. Dieser nietförmige Querschnitt weist
einen pilzhutförmigen Nietkopfbereich 8, einen säulenförmigen
Nietschaftbereich 9 und einen durch die Struktur der freilie
genden elektrisch leitenden Oberflächenbereiche 19 der Fig.
3 vorgegebenen Nietfußbereich 10 auf. Der Grundriß des Niet
fußbereiches 10 kann kreisförmig oder langgestreckt oder qua
dratisch ausgebildet sein, je nach geometrischer Anforderung
an das Außenkontaktelement für den Systemträger 5.
Das Aufbringen des elektrisch leitenden Materials 20 auf die
freiliegenden elektrisch leitenden Oberflächenbereiche 19
kann durch Elektroplatieren oder durch galvanische Abschei
dung zwischen der strukturierten elektrisch isolierenden
Schicht 18 erfolgen, was auch als Elektroformverfahren be
kannt ist. Bei dem Elektroformverfahren können durch unterschiedliche
galvanische Bäder unterschiedliche Material
schichtfolgen für den Nietfußbereich 10, den Nietschaftbe
reich 9 und/oder den Nietkopfbereich 8 realisiert werden. So
kann beispielsweise im Nietfußbereich 19 eine Gold- oder Sil
berschicht zunächst abgeschieden werden, um als Ätzstopp für
das spätere Trennen des Systemträgers 5 vor einer Vereinze
lung in elektronische Bauteile zu dienen. In diesem Fall wird
die elektrisch leitende Oberfläche 12 des Grundsubstrats 11
oder das gesamte Grundsubstrat aus einem unedleren Metall
hergestellt als der Nietfußbereich 10 der Außenkontaktelemen
te 6. Andere Außenkontaktelemente weisen eine Schichtfolge
von Gold im Fußbereich, Nickel im Schaftbereich und Kopfbe
reich und eine abschließende Goldbeschichtung auf dem Kopfbe
reich auf. Der Nietschaftbereich 9 kann aber auch aus dem
gleichen Material wie die elektrisch leitende Oberfläche 12
hergestellt sein und im Übergang zum Nietfußbereich 10 des
Außenkontaktelementes eine edlere als Ätzstopp dienende
Trennschicht aufweisen. In einem Ausführungsbeispiel wird das
Grundsubstrat 11 aus einer Kupferlegierung und der Niet
schaftbereich 9 ebenfalls aus einer Kupferlegierung herge
stellt und dazwischen im Nietfußbereich 10 eine Silberschicht
aufgebracht.
Das Aufbringen von elektrisch leitenden Material 20 zur Aus
bildung von Außenkontaktelementen 6 mit nietförmigem Quer
schnitt 7 kann auch durch Metallabscheidung aus der Gasphase
von metallorganischen Verbindungen oder durch stromloses Ab
scheiden von Metallionen aus einer Flüssigkeit erfolgen.
Fig. 5 zeigt einen schematischen Querschnitt durch einen Sy
stemträger 5 einer ersten Ausführungsform der Erfindung. Der
Systemträger 5 weist ein Grundsubstrat 11 auf, auf dem Außen
kontaktelemente 6 angeordnet sind, die einen nietförmigen
Querschnitt 7 zeigen. Der nietförmige Querschnitt besteht aus
einem Nietfußbereich 10, einem Nietschaftbereich 9 und einem
Nietkopfbereich 8. Die in Fig. 4 gezeigte strukturierte
elektrisch isolierende Schicht 18 ist in Fig. 5 entfernt, so
daß Fig. 5 den schematischen Querschnitt durch einen Teilbe
reich eines Systemträgers 5 zeigt. Der Nietfußbereich 10 hat
in dieser ersten Ausführungsform einen kreisförmigen Grundriß
und die in Fig. 5 gezeigte Reihe von Außenkontaktelementen 6
kann ein Halbleiterchip mit einer entsprechend angeordneten
Reihe von Kontaktflächen und darauf angebrachten Lötbällen
oder Bondhöckern in Flip-Chip-Technologie aufnehmen.
Fig. 6 zeigt einen schematischen Querschnitt durch den Sy
stemträger 5 der Fig. 5 mit einem aufgebrachten Halbleiter
chip 1 in Flip-Chip-Technologie. Der Halbleiterchip 1 ist mit
seiner eine elektrische Schaltung aufweisenden aktiven Seite
31 zu den Außenkontaktelementen 6 des Systemträgers 5 ausge
richtet, wobei die Bondhöcker 16, die zunächst auf den Kon
taktflächen 22 des Halbleiterchips 1 angeordnet sind, in
Fig. 6 mit dem Nietkopfbereich 8 der Außenkontaktelemente 6
durch Auflöten verbunden sind. Der Systemträger 5 mit aufge
brachtem Halbleiterchip 1 kann nach dem Auflöten der Bondhöc
ker 16 auf die Nietkopfbereiche 8 der Außenkontaktelemente 6
mit einem Spritzgußverfahren unter einer Spritzgußform ein
seitig mit einer Kunststoffmasse oder zu einer Kunststoff
platte, die gleichförmig eine Vielzahl von Halbleiterchips
einschließt, vergossen werden. Dabei begrenzt das geschlosse
ne Grundsubstrat 11 einseitig den Spritzgußvorgang, so daß
eine eindeutige einseitige Anspritzung des Kunststoffgehäuses
ohne Unterspritzungsprobleme möglich wird.
Die elektrisch leitende Oberfläche 12 des Grundsubstrats 11
schließt jedoch die Außenkontaktelemente 6 untereinander kurz
und muß deshalb vor oder beim Vereinzeln der elektronischen
Bauteile von diesen gelöst werden. Bei kohlenstoff- oder me
tallbeschichteten Kunststofffolien ergibt sich die Möglich
keit, zunächst die Kunststofffolie abzuziehen und dann die
verbleibende Kohlenstoffschicht zu oxidieren und damit aufzu
lösen oder die verbleibende Metallschicht durch Trocken- oder
Naßätzen zu entfernen. Beim Naßätzen ist es von besonderem
Vorteil, wenn der Nietfußbereich 10 ein Ätzstoffmaterial auf
weist.
Wenn das Grundsubstrat 11 wie in dem Ausführungsbeispiel der
Fig. 6 eine metallische Folie ist, so kann diese nach dem
Spritzgießen des Kunststoffes vor oder beim Vereinzeln der
elektronischen Bauteile eines Systemträgers der ersten Aus
führungsform durch Naß- oder Trockenätzen entfernt werden.
Auch hier ist es vorteilhaft, wenn das Außenkontaktelement 6
im Nietfußbereich 10 eine Ätzstoppschicht aufweist.
Fig. 7 zeigt einen schematischen Querschnitt durch ein elek
tronisches Bauteile 2 gemäß einer ersten Ausführungsform der
Erfindung. Das elektronische Bauteil 2 ist mit einem einsei
tig angegossenen Gehäuse 3 aus Kunststoffmasse 4 versehen und
weist im Gehäuse 3 einen Halbleiterchip 1 auf, der Kontakt
flächen 22 besitzt, die mit Außenkontaktelementen 6 über
Bondhöcker 16 beispielsweise aus Lötbällen verbunden sind.
Die Außenkontaktelemente 6 weisen einen nietförmigen Quer
schnitt auf mit einem Nietfußbereich 10, einem Nietschaftbe
reich 9 und einem Nietkopfbereich 8, wobei der Nietkopfbe
reich 8 mit dem Bondhöcker 16 des Halbleiterchips 1 jeweils
verbunden ist. Die Außenkontaktelemente 6 sind aufgrund ihres
nietförmigen sicher in der Kunststoffmasse 4 verankert, da
der Nietschaftbereich 9 eine geringere Erstreckung aufweist
als der Nietkopfbereich 8.
Auf der Unterseite 32 des Bauelements befindet sich frei von
Kunststoffmasse 4 die Oberfläche des Nietfußbereichs 10 und
ist damit als Außenkontaktfläche für das Einsetzen des elek
tronischen Bauteils 2 in eine Schaltungsanordnung von außen
zugänglich. Der Nietfußbereich 10 hat in dieser Ausführungs
form einen kreisförmigen Grundriß und kann jedoch auch eine
Längserstreckung aufweisen, falls eine langgestreckte Kon
taktfläche für das elektronische Bauteil erforderlich ist.
Der Nietfußbereich 10 kann mit seiner Außenkontaktfläche 23
veredelt sein, um die Außenkontaktfläche 23 vor Oxidation und
Erosion zu schützen. Dazu weist die Außenkontaktfläche 23
vorzugsweise eine Gold- oder Silberschicht auf. Beide Mate
rialien sind oxidationsbeständig, wobei in freier Atmosphäre
die Silberschicht dazu neigt, Silbersulfit zu bilden, das je
doch elektrisch leitfähig ist, im Gegensatz zu einer Oxid
schicht anderer Materialien.
Mit veredelter Außenkontaktfläche 23 kann das Außenkontakte
lement 6 in seinem Nietschaftbereich 9 und auch in seinem
Nietkopfbereich 8 aus einer weniger edlen Kupfer- oder Alumi
niumlegierung hergestellt sein, wobei der Nietkopfbereich 8
mit einer lötfähigen Legierung beschichtet sein kann. Mit ei
nem derartigen elektronischen Bauteil einer ersten Ausfüh
rungsform der Erfindung wird sichergestellt, daß die Außen
kontaktelemente 6 äußerst zuverlässig in der Kunststoffmasse
4 des Gehäuses 3 verankert sind. Darüber hinaus wird eine re
lativ flache Bauweise erreicht, die insbesondere für Chipkar
tenanwendungen geeignet ist.
Fig. 8 zeigt einen schematischen Querschnitt durch einen Sy
stemträger 5 mit einem aufgebrachten Halbleiterchip 1 gemäß
einer zweiten Ausführungsform der Erfindung. Der Systemträger
5 unterscheidet sich von dem Systemträger 5 der Fig. 5 dar
in, daß in dem Chipträgerbereich gleichzeitig mit der Ausbil
dung von Außenkontaktelementen 6 ein metallischer Sockel 17
auf das Grundsubstrat 11 aufgebracht ist. Dieser metallische
Sockel 17 ist in dieser Ausführungsform der Fig. 8 aus dem
gleichen Material wie die Außenkontaktelemente 6 und weist
die gleiche Höhe h auf. Die flächige Erstreckung des metalli
schen Sockels 17 ist an die Größe des Halbleiterchips 1 ange
paßt, so daß der Halbleiterchip 1 vollständig auf dem metal
lischen Sockel 17, wie in Fig. 8 gezeigt, aufgebracht werden
kann. Das Aufbringen kann durch Aufkleben mit einem leitfähi
gen Kleber oder durch Auflegieren des Halbleiterchips 1 auf
den metallischen Sockel 17 erfolgen.
In dieser zweiten Ausführungsform des Systemträgers 5 werden
die Halbleiterchips 1 mit ihrer keine elektronische Schaltung
tragenden passiven Seite 33 auf den metallischen Sockel 17
aufgebracht. Die aktive Seite 31 ist mit ihren Kontaktflächen
22 von oben frei zugänglich, so daß über Bonddrähte 27 die
Kontaktflächen 22 des Halbleiterchips 1 mit den Außenkontak
telementen 6 verbunden werden können, bevor auf dem System
träger 5 ein Vergießen des Systemträgers 5 mit Kunststoffma
sse 4 vorgenommen wird. Der hier in Fig. 8 gezeigte System
träger 5 ist für eine Vielzahl von diskreten Bauelementen in
der Größenordnung von 1,0 × 0,6 mm vorgesehen mit einer Bau
teilhöhe von 0,4 mm, wobei der Systemträger 5 auf einer Flä
che von 50 × 50 mm mehr als 1000 Bauelemente trägt. Deshalb
wird in dieser Ausführungsform der Erfindung die Kunststoff
masse 4 auf dem gesamten Systemträger 5 zu einer Kunststoff
platte vergossen. Das Grundsubstrat 11, das auf der Kunstoff
platte haftet, wird entfernt und anschließend wird die Kunst
stoffplatte auf eine Klebefolie montiert und spalten- und
zeilenweise in Einzelbauteile auf der Klebefolie getrennt, so
daß Einzelbauelemente von der Klebefolie abgenommen werden
können.
Fig. 9 zeigt einen schematischen Querschnitt eines elektro
nischen Bauteils 2 gemäß einer zweiten Ausführungsform der
Erfindung. Das Bauteil nach Fig. 9 ist aus einer Kunststoff
platte, die mit Hilfe des Systemträgers 5 wie in Fig. 8 ge
zeigt wird, herausgesägt worden. Das Grundsubstrat 11, das in
Fig. 8 mit dem Bezugszeichen noch zu sehen ist, ist bereits
daß die Unterseite des Gehäuses von dem metallischen Sockel
17 und den Außenkontaktelementen 6 sowie kunststoffaufgefüll
ten Zwischenräumen gebildet wird. Die Oberseite 34 des Gehäu
ses besteht vollständig aus der Kunststoffmasse 4 und die
Seitenwände des Gehäuses bestehen einerseits im unteren Be
reich aus quergeschnittenen Außenkontaktelementen, so daß sie
den nietförmigen Querschnitt 7 zeigen, wobei der übrige Be
reich der Seitenwände 35 und 36 von der Kunststoffmasse 4 gebildet
wird. Aufgrund des langgestreckten Grundrisses der Au
ßenkontaktelemente 6 ergibt sich eine Länge 1 auf der Bauele
mentunterseite 32 der Außenkontaktfläche 23 nach dem Trennen
der Kunststoffplatte in Einzelbauteile, wie es Fig. 9 zeigt.
In einer anderen nicht gezeigten Ausführungsform der Erfin
dung sind die Außenkontaktelemente 6 mit einem kreisförmigen
Grundriß ausgestattet und die Sägespuren in der Kunststoff
platte verlaufen vollständig in Kunststoff, so daß die Außen
kontaktelemente 6 lediglich mit ihrem Nietfußbereich 10, der
von Kunststoff auf der Unterseite 32 des Bauteils 2 freige
halten wird, von außen kontaktierbar sind.
Fig. 10 zeigt einen schematischen Querschnitt durch einen
Systemträger 5 mit aufgebrachtem Halbleiterchip 1 gemäß einer
dritten Ausführungsform der Erfindung. Bei dieser Ausfüh
rungsform der Erfindung ist der Halbleiterchip 1 unmittelbar
auf das Grundsubstrat 11 mit seiner passiven Seite 33 aufge
bracht. Ferner sind Außenkontaktelemente 6 auf dem Grundsub
strat 11 rund um den Halbleiterchip 1 angeordnet und über
Bonddrähte 27 sind die Nietkopfbereiche 8 mit den Kontaktflä
chen 22 der aktiven Seite 31 des Halbleiterchips 1 verbünden.
Ein derartiger Systemträger 5 wird mit Hilfe der gehäusebil
denden Kunststoffmasse 4 zu einer Kunststoffplatte mit ange
fügten Grundsubstrat 11 verbunden. Das Grundsubstrat 11 wird,
wenn es aus einer Metallfolie besteht, weggeätzt und an
schließend wird die Kunststoffplatte auf eine Klebefolie auf
gebracht und dann in Einzelbauteile zertrennt.
Fig. 11 zeigt einen schematischen Querschnitt durch ein
elektronisches Bauteil gemäß einer dritten Ausführungsform
der Erfindung. Dieses Bauteil zeichnet sich durch seine ex
treme Flachheit aus, da selbst die Sockelhöhe h, wie sie in
Fig. 8 gezeigt wird, zusätzlich eingespart wird. Ein Nach
teil dieses Bauteils ist es, daß die passive Seite 33 des
Halbleiterchips 1 gleichzeitig die Unterseite 32 des elektro
nischen Bauteils bildet. Damit ist der Halbleiterchip 1 mit
seiner Unterseite 33 den Umwelteinflüssen ausgesetzt. Die Außenkontaktelemente
6 sind aufgrund ihres nietförmigen Quer
schnitts sicher in der Kunststoffmasse 4 des Gehäuses 3 ver
ankert und weisen in ihrem Nietfußbereich 10 einen kreisför
migen Grundriß auf, der einen kreisförmigen Kontaktfleck als
Außenkontaktfläche 23 vorsieht.
1
Halbleiterchip
2
elektronisches Bauteil
3
Gehäuse
4
Kunststoffmasse
5
Systemträger
6
Außenkontaktelemente
7
nietförmiger Querschnitt
8
Nietkopfbereich
9
Nietschaftbereich
10
Nietfußbereich
11
Grundsubstrat
12
elektrisch leitende Oberfläche
13
Bauelement-Montagebereich
14
Chipträgerbereich
15
definierter Abstand
16
Bondhöcker
17
metallischer Sockel
h Höhe
h Höhe
18
strukturierte elektrisch isolierende Schicht
19
freiliegende elektrisch leitende Oberflächenbereiche
20
elektrisch leitendes Material
21
geschlossene Isolierschicht
22
Kontaktflächen
23
Außenkontaktfläche
24
nietförmige Außenkontaktfläche
25
Randbereich
26
Verbindung zwischen Kontaktfläche und
Außenkontaktelementen
27
Bonddrähte
28
Unterseite des Grundsubstrats
29
Oberseite
30
Niveau der strukturierten elektrisch isolierenden
Schicht
31
aktive Seite
32
Unterseite des Bauelements
33
passive Seite
34
Oberseite des Gehäuses
35
,
36
Seitenwände des Gehäuses
Claims (48)
1. Systemträger für Halbleiterchips (1) zum Verpacken der
Halbleiterchips (1) zu elektronischen Bauteilen (2) in
Gehäusen (3) aus einer Kunststoffmasse (4), wobei der
Systemträger (5) Außenkontaktelemente (6) aufweist, die
einen nietförmigen Querschnitt (7) aufweisen, mit einem
Nietkopfbereich (8), einem Nietschaftbereich (9) und ei
nem Nietfußbereich (10), wobei der Nietfuß (10) auf ei
nem Grundsubstrat (11) fixiert ist.
2. Systemträger nach Anspruch 1,
dadurch gekennzeichnet, daß
das Grundsubstrat (11) eine elektrisch leitende Oberflä
che (12) aufweist.
3. Systemträger nach Anspruch 1 oder Anspruch 2,
dadurch gekennzeichnet, daß
der Systemträger (5) ein Grundsubstrat (11) aus metalli
scher Folie aufweist.
4. Systemträger nach Anspruch 1 oder Anspruch 2,
dadurch gekennzeichnet, daß
der Systemträger (5) ein Grundsubstrat (11) aus einer
Kunststofffolie mit metallischer Beschichtung aufweist.
5. Systemträger nach Anspruch 1 oder Anspruch 2,
dadurch gekennzeichnet, daß
der Systemträger (5) ein Grundsubstrat (11) aus einer
Kunststofffolie mit Kohlenstoffbeschichtung aufweist.
6. Systemträger nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
der Systemträger (5) mehrere Bauelement-Montagebereiche
(13) auf dem Grundsubstrat (11) aufweist.
7. Systemträger nach Anspruch 6,
dadurch gekennzeichnet, daß
jeweils ein Montagebereich (13) einen zentralen Chipträ
gerbereich (14) aufweist, der von Außenkontaktelementen
(6) in einem definierten Abstand (15) vom zentralen
Chipträgerbereich (14) umgeben ist.
8. Systemträger nach Anspruch 6 oder Anspruch 7,
dadurch gekennzeichnet, daß
der Montagebereich (13) einen Chipträgerbereich (14)
aufweist, der Außenkontaktelemente (6) aufweist, die
mindestens teilweise im Chipträgerbereich (14) derart
angeordnet sind, daß ein Halbleiterchip (1) mit Bondhöc
kern (16) auf den Nietkopfbereichen (8) der Außenkontak
telemente (6) in Flip-Chip-Technologie bondbar ist.
9. Systemträger nach Anspruch 7 oder Anspruch 8,
dadurch gekennzeichnet, daß
der Systemträger (5) einen metallischen Sockel (17) im
Chipträgerbereich (14) aufweist, der in seiner Höhe (h)
den Außenkontaktelementen (6) entspricht und in seiner
flächigen Erstreckung der Große des Halbleiterchips (1)
angepaßt ist.
10. Systemträger nach einem der Ansprüche 7 bis 9,
dadurch gekennzeichnet, daß
die Außenkontaktelemente (6) einen kreisförmigen Grund
riß aufweisen und vollständig im Chipträgerbereich (14)
des Systemträgers (5) angeordnet sind.
11. Systemträger nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Außenkontaktelemente (6) aus reinem Silber oder ei
ner Silberlegierung bestehen.
12. Systemträger nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß
die Außenkontaktelemente (6) aus einer Gold/Nickel/Gold-
Schichtfolge aufgebaut sind.
13. Systemträger nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß
die Außenkontaktelemente (6) aus einer Sil
ber/Kupfer/Silber-Schichtfolge aufgebaut sind.
14. Systemträger nach einem der Ansprüche 9 bis 13,
dadurch gekennzeichnet, daß
der metallische Sockel (17) aus dem gleichen Material
aufgebaut ist wie die Außenkontaktelemente (6).
15. Verwendung des Systemträgers (5) nach einem der Ansprü
che 1 bis 14 zur Herstellung elektronischer Bauteile
(2).
16. Verfahren zur Herstellung eines Systemträgers (5), der
die Merkmale eines der Ansprüche 1 bis 14 aufweist, mit
tels folgender Verfahrensschritte:
- - Bereitstellen eines Grundsubstrats (11) mit elek trisch leitender Oberfläche (12),
- - Aufbringen einer strukturierten elektrisch isolie renden Schicht (18), welche freiliegende elektrisch leitende Oberflächenbereiche (19) in der Anordnung der Außenkontaktelemente (6) auf dem Grundsubstrat (11) aufweist,
- - Aufbringen eines leitenden Materials (20) zum Bil den von Außenkontaktelementen (6) mit einem niet förmigen Querschnitt (7).
- - Entfernen der strukturierten elektrisch isolieren den Schicht (18).
17. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, daß
zunächst eine geschlossene Isolierschicht (21) aufge
bracht wird und diese anschließend mittels Photolacktechnologie
zu einer elektrisch isolierenden Schicht
(18) strukturiert wird.
18. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, daß
eine strukturierte elektrisch leitende Schicht (18) mit
tels Siebdruckverfahren aufgebracht wird.
19. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, daß
ein Strukturieren einer zunächst geschlossenen Isolier
schicht (21) auf das Grundsubstrat (11) mittels Zerstäu
bungstechnik (bzw. Sputter-Technik) durch eine Maske
hindurch ausgeführt wird.
20. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, daß
das Aufbringen einer zunächst geschlossenen Isolier
schicht (21) auf das Grundsubstrat (11) mittels Abschei
dung aus der Gasphase durchgeführt wird.
21. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, daß
ein Strukturieren einer zunächst geschlossenen Isolier
schicht (21) mittels Plasma-Ätztechnik durch eine Maske
hindurch ausgeführt wird.
22. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, daß
das Strukturieren einer zunächst geschlossenen Isolier
schicht (21) mittels Laser-Rasterbestrahlung erfolgt.
23. Verfahren nach einem der Ansprüche 16 bis 22,
dadurch gekennzeichnet, daß
das Aufbringen eines leitenden Materials (20) mittels
galvanischer Abscheidung auf den freiliegenden elek
trisch leitenden Oberflächenbereichen (19) durchgeführt
wird, bis ein Überwachsen des abgeschiedenen Materials
zu einem Nietkopf erreicht wird.
24. Verfahren nach einem der Ansprüche 16 bis 22,
dadurch gekennzeichnet, daß
das Aufbringen eines leitenden Materials (20) mittels
Abscheidung eines Metalls aus der Gasphase erfolgt.
25. Verfahren nach einem der Ansprüche 16 bis 22,
dadurch gekennzeichnet, daß
das Aufbringen eines leitenden Materials (20) mittels
stromloser galvanischer Abscheidung durchgeführt wird.
26. Verfahren nach einem der Ansprüche 16 bis 25,
dadurch gekennzeichnet, daß
gleichzeitig mit den Außenkontaktelementen (6) ein me
tallischer Sockel (17) im Chipträgerbereich (14) gebil
det wird.
27. Elektroniches Bauteil mit einem Halbleiterchip (1), das
Kontaktflächen (22) aufweist, die mit Außenkontaktele
menten (6) verbunden sind, wobei der Halbleiterchip (1)
mit den Außenkontaktelementen (6) in einer Kunststoffma
sse (4) als Gehäuse (3) vergossen ist und mindestens ein
Außenkontakt (6) einen nietförmigen Querschnitt (7) mit
einem Nietkopfbereich (8), einem Nietschaftbereich (9)
und einem Nietfußbereich (10) aufweist, wobei das Außen
kontaktelement (6) mit seinem Nietkopfbereich (8) in der
Kunststoffmasse (4) verankert ist.
28. Elektronisches Bauteil (2) nach Anspruch 27,
dadurch gekennzeichnet, daß
der Nietfußbereich (19) des Außenkontaktelementes (6)
von der Kunststoffmasse (4) freigehalten ist und seine
Oberfläche eine von außen zugängliche Außenkontaktfläche
(23) aufweist.
29. Elektronisches Bauteil nach Anspruch 27 oder Anspruch
28,
dadurch gekennzeichnet, daß
das Außenkontaktelement (6) eine Längserstreckung (1)
aufweist und mit dem nietförmigen Querschnitt (7) eine
von außen zugängliche nietförmige Außenkontaktfläche
(24) bildet.
30. Elektronisches Bauteil nach Anspruch 28 oder Anspruch
29,
dadurch gekennzeichnet, daß
die nietförmige Außenkontaktfläche (24) rechtwinklig zu
der Außenkontaktfläche (23) des Nietfußbereichs (10) an
geordnet ist.
31. Elektronisches Bauteil nach einem der Ansprüche 28 bis
30,
dadurch gekennzeichnet, daß
die Außenkontaktflächen (23, 24) des elektronischen Bau
teils (2) im Randbereich (25) des Gehäuses (3) aus
Kunststoffmasse (4) angeordnet sind.
32. Elektronisches Bauteil nach einem der Ansprüche 27 bis
31,
dadurch gekennzeichnet, daß
die Kontaktflächen (2) des Halbleiterchips (1) Bondhöc
ker (18) aufweisen, die unmittelbar auf den Nietkopfbe
reich (8) der Außenkontaktelemente (6) gebondet sind.
33. Elektronisches Bauteil nach einem der Ansprüche 27 bis
32,
dadurch gekennzeichnet, daß
der Halbleiterchip (1) mit seiner eine Halbleiterschal
tung aufweisenden aktiven Seite zu den Außenkontaktele
menten (6) ausgerichtet ist.
34. Elektronisches Bauteil nach einem der Ansprüche 27 bis
31,
dadurch gekennzeichnet, daß
der Halbleiterchip (1) mit seiner keine Halbleiterschal
tung aufweisenden passiven Seite zu den Außenkontaktele
menten (6) ausgerichtet ist.
35. Elektronisches Bauteil nach Anspruch 34,
dadurch gekennzeichnet, daß
die passive Seite des Halbleiterchips (1) von Kunst
stoffmasse (4) freigehalten ist und teilweise als Unter
seite des Gehäuses (3) vorgesehen ist.
36. Elektronisches Bauteil nach Anspruch 34 oder Anspruch
35,
dadurch gekennzeichnet, daß
die Kontaktflächen (22) über Bonddrähte (27) mit den
Kopfbereichen (8) der Außenkontaktelemente (6) verbunden
sind.
37. Verfahren zur Herstellung eines elektronischen Bauteils
(2), welches die Merkmale eines der Ansprüche 27-36
aufweist, wobei das Verfahren durch die Verfahrens
schritte gekennzeichnet ist:
- - Bereitstellen eines Systemträgers (5), der die Merkmale eines der Ansprüche 1-15 aufweist,
- - Aufbringen vieler Halbleiterchips (1) auf den Sy stemträger (5),
- - Herstellen von Verbindungen (26) der Kontaktflächen (22) des Halbleiterchips (1) mit Außenkontaktele menten (6),
- - Vergießen des Systemträgers (5) mit aufgebrachten Halbleiterchips (1) und den Verbindungen zwischen Kontaktflächen (22) und Außenkontaktelementen (6) zu elektronischen Bauteilen (2) mit Gehäuse (3) aus einer Kunststoffmasse (4),
- - Vereinzeln der auf dem Systemträger (5) mit einer Kunststoffmasse (4) als Gehäuse hergestellten elek tronischen Bauteile (2).
38. Verfahren nach Anspruch 37,
dadurch gekennzeichnet, daß
beim Vergießen der Systemträger (5) für eine Vielzahl
von diskreten elektronischen Bauteilen (2) mit einer
Kunststoffmasse (4) in gleichförmiger Dicke großflächig
zu einer Kunststoffplatte vergossen wird, die einseitig
das Grundsubstrat (11) aufweist.
39. Verfahren nach Anspruch 38,
dadurch gekennzeichnet, daß
vor dem Vereinzeln das Grundsubstrat (11) von der Kunst
stoffplatte weggeätzt wird.
40. Verfahren nach Anspruch 38 oder Anspruch 39,
dadurch gekennzeichnet, daß
die Kunststoffplatte vor dem Vereinzeln mit einer Klebe
folie beschichtet wird.
41. Verfahren nach einem der Ansprüche 38 bis 40,
dadurch gekennzeichnet, daß
die Kunststoffplatte durch Sägetechnik zu diskreten
elektronischen Bauteilen (2) vereinzelt wird.
42. Verfahren nach einem der Ansprüche 37 bis 41,
dadurch gekennzeichnet, daß
das Herstellen von Verbindungen (26) zwischen Kontakt
flächen (22) und Außenkontaktelementen (6) mittels Flip-
Chip-Technologie über Bondhöcker (16) erfolgt, die auf
die Nietkopfbereiche (8) der Außenkontaktelemente (6)
gebondet werden.
43. Verfahren nach einem der Ansprüche 37 bis 41,
dadurch gekennzeichnet, daß
das Herstellen von Verbindungen (26) zwischen Kontakt
flächen (22) des Halbleiterchips (1) und den Außenkon
taktelementen (6) mittels Bonddrahttechnologie über
Bonddrähte (27) erfolgt, wobei die Kontaktflächen (22)
des Halbleiterchips (1) mit dem Kopfbereich (8) der Au
ßenkontaktelemente (6) verbunden werden.
44. Verfahren nach einem der Ansprüche 37 bis 43,
dadurch gekennzeichnet, daß
die Halbleiterchips (1) beim Aufbringen auf den System
träger (5) auf einen metallischen Sockel (17) gelötet
oder geklebt werden.
45. Verfahren nach einem der Ansprüche 37 bis 44,
dadurch gekennzeichnet, daß
beim Vereinzeln der elektronischen Bauteile (2) von ei
ner kohlenstoffbeschichteten Folie als Grundsubstrat
(11) die Folie von den elektronischen Bauteilen abgezo
gen wird.
46. Verfahren nach Anspruch 45,
dadurch gekennzeichnet, daß
die Kohlenstoffschicht von den Bauteilen nach Abziehen
der Folie durch Plasmaveraschung entfernt wird.
47. Verfahren nach einem der Ansprüche 37 bis 44,
dadurch gekennzeichnet, daß
beim Vereinzeln der elektronischen Bauteile (2) von ei
ner metallbeschichteten Kunststofffolie als Grundsub
strat (11) die Kunststofffolie abgezogen wird und die
metallische Beschichtung durch naßchemisches Ätzen oder
durch Trockenätzen entfernt wird.
48. Verfahren nach einem der Ansprüche 37 bis 44,
dadurch gekennzeichnet, daß
beim Vereinzeln der elektronischen Bauteile (2) von ei
ner metallischen Folie als Grundsubstrat (11) diese metallische
Folie vollständig bis zum Erreichen eines Ätz
stops zwischen dem Material der Außenkontaktelemente (6)
und dem metallischen Material des Grundsubstrats (11)
durch Naß- oder Trockenätzen entfernt wird.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10031204A DE10031204A1 (de) | 2000-06-27 | 2000-06-27 | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile |
KR1020027017780A KR100614722B1 (ko) | 2000-06-27 | 2001-06-07 | 반도체 칩용 리드프레임과 전자 디바이스 및 리드프레임과 전자 디바이스 제조방법 |
PCT/DE2001/002097 WO2002001634A2 (de) | 2000-06-27 | 2001-06-07 | Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile |
EP01949240A EP1295336A2 (de) | 2000-06-27 | 2001-06-07 | Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile |
JP2002505680A JP2004502303A (ja) | 2000-06-27 | 2001-06-07 | 半導体チップおよび電子部品用のシステム支持体ならびにシステム支持体および電子部品の製作方法 |
US10/330,440 US6969905B2 (en) | 2000-06-27 | 2002-12-27 | Leadframe for semiconductor chips and electronic devices and production methods for a leadframe and for electronic devices |
US11/274,249 US20060060981A1 (en) | 2000-06-27 | 2005-11-15 | Production methods for a leadframe and electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10031204A DE10031204A1 (de) | 2000-06-27 | 2000-06-27 | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10031204A1 true DE10031204A1 (de) | 2002-01-17 |
Family
ID=7646924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10031204A Withdrawn DE10031204A1 (de) | 2000-06-27 | 2000-06-27 | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile |
Country Status (6)
Country | Link |
---|---|
US (2) | US6969905B2 (de) |
EP (1) | EP1295336A2 (de) |
JP (1) | JP2004502303A (de) |
KR (1) | KR100614722B1 (de) |
DE (1) | DE10031204A1 (de) |
WO (1) | WO2002001634A2 (de) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10235332A1 (de) * | 2002-08-01 | 2004-02-19 | Infineon Technologies Ag | Mehrlagiger Schaltungsträger und Herstellung desselben |
DE10240461A1 (de) * | 2002-08-29 | 2004-03-11 | Infineon Technologies Ag | Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung |
DE10246101A1 (de) * | 2002-10-02 | 2004-04-15 | Infineon Technologies Ag | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
DE10252556B3 (de) * | 2002-11-08 | 2004-05-19 | Infineon Technologies Ag | Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils |
DE10333841A1 (de) * | 2003-07-24 | 2005-02-24 | Infineon Technologies Ag | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben |
DE10352349A1 (de) * | 2003-11-06 | 2005-06-23 | Infineon Technologies Ag | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
DE102006023998B4 (de) * | 2006-05-22 | 2009-02-19 | Infineon Technologies Ag | Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen |
US8482135B2 (en) | 2006-07-03 | 2013-07-09 | Infineon Technologies Ag | Method for producing a component and device having a component |
DE102012106892A1 (de) * | 2012-05-25 | 2013-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
JP4245370B2 (ja) * | 2003-02-21 | 2009-03-25 | 大日本印刷株式会社 | 半導体装置の製造方法 |
CN100394571C (zh) * | 2003-05-20 | 2008-06-11 | 富士通株式会社 | Lsi插件及lsi元件的试验方法和半导体器件的制造方法 |
CN100543884C (zh) * | 2003-08-22 | 2009-09-23 | 泰科电子荷兰公司 | 生产电导体元件的方法及电导体元件 |
US7122406B1 (en) * | 2004-01-02 | 2006-10-17 | Gem Services, Inc. | Semiconductor device package diepad having features formed by electroplating |
US7010084B1 (en) * | 2004-08-18 | 2006-03-07 | Ge Medical Systems Global Technology Company, Llc | Light detector, radiation detector and radiation tomography apparatus |
WO2006079865A1 (en) | 2005-01-27 | 2006-08-03 | Infineon Technologies Ag | Semiconductor package and method of assembling the same |
US7394151B2 (en) * | 2005-02-15 | 2008-07-01 | Alpha & Omega Semiconductor Limited | Semiconductor package with plated connection |
WO2007013854A1 (en) * | 2005-07-28 | 2007-02-01 | Vishwanath Lakshmi | Intelligent card and manufacturing thereof |
US7947535B2 (en) * | 2005-10-22 | 2011-05-24 | Stats Chippac Ltd. | Thin package system with external terminals |
US8119502B2 (en) | 2006-07-10 | 2012-02-21 | Schott Ag | Method for packaging components |
US7816769B2 (en) * | 2006-08-28 | 2010-10-19 | Atmel Corporation | Stackable packages for three-dimensional packaging of semiconductor dice |
JP2007251197A (ja) * | 2007-05-15 | 2007-09-27 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
DE102007032142A1 (de) * | 2007-06-30 | 2009-01-02 | Robert Bosch Gmbh | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls |
BRPI0817280B1 (pt) * | 2007-09-25 | 2020-11-10 | Blackcard Llc | cartão de transação |
US7772033B2 (en) * | 2007-09-28 | 2010-08-10 | Qimonda Ag | Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7948066B2 (en) * | 2007-12-26 | 2011-05-24 | Stats Chippac Ltd. | Integrated circuit package system with lead locking structure |
US7993979B2 (en) | 2007-12-26 | 2011-08-09 | Stats Chippac Ltd. | Leadless package system having external contacts |
US8225503B2 (en) * | 2008-02-11 | 2012-07-24 | Ibiden Co., Ltd. | Method for manufacturing board with built-in electronic elements |
US20100084748A1 (en) * | 2008-06-04 | 2010-04-08 | National Semiconductor Corporation | Thin foil for use in packaging integrated circuits |
US8375577B2 (en) * | 2008-06-04 | 2013-02-19 | National Semiconductor Corporation | Method of making foil based semiconductor package |
US8134242B2 (en) * | 2008-08-04 | 2012-03-13 | Stats Chippac Ltd. | Integrated circuit package system with concave terminal |
US7836586B2 (en) * | 2008-08-21 | 2010-11-23 | National Semiconductor Corporation | Thin foil semiconductor package |
JP5147779B2 (ja) | 2009-04-16 | 2013-02-20 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
JP5271949B2 (ja) * | 2009-09-29 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8101470B2 (en) * | 2009-09-30 | 2012-01-24 | National Semiconductor Corporation | Foil based semiconductor package |
DE102009047438A1 (de) * | 2009-12-03 | 2011-06-09 | Osram Gesellschaft mit beschränkter Haftung | Leuchtvorrichtung und Verfahren zum Kontaktieren einer Leuchtvorrichtung |
US8917521B2 (en) | 2010-04-28 | 2014-12-23 | Advanpack Solutions Pte Ltd. | Etch-back type semiconductor package, substrate and manufacturing method thereof |
US8669649B2 (en) | 2010-09-24 | 2014-03-11 | Stats Chippac Ltd. | Integrated circuit packaging system with interlock and method of manufacture thereof |
US8617933B2 (en) | 2011-05-27 | 2013-12-31 | Stats Chippac Ltd. | Integrated circuit packaging system with interlock and method of manufacture thereof |
EP2718875A1 (de) * | 2011-06-08 | 2014-04-16 | Linxens Holding | Verfahren zur herstellung eines kartenverbinders |
JP2013168686A (ja) * | 2013-06-03 | 2013-08-29 | Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
US9978667B2 (en) * | 2013-08-07 | 2018-05-22 | Texas Instruments Incorporated | Semiconductor package with lead frame and recessed solder terminals |
US20170084594A1 (en) * | 2015-09-20 | 2017-03-23 | Qualcomm Incorporated | Embedding die technology |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02174230A (ja) * | 1988-12-27 | 1990-07-05 | Seiko Epson Corp | 半導体装置とその製造方法 |
US5567656A (en) * | 1993-12-27 | 1996-10-22 | Goldstar Electron Co., Ltd. | Process for packaging semiconductor device |
US6025640A (en) * | 1997-07-16 | 2000-02-15 | Dai Nippon Insatsu Kabushiki Kaisha | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5469068A (en) * | 1977-11-14 | 1979-06-02 | Hitachi Ltd | Semiconductor device and its manufacture |
JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
US4890152A (en) * | 1986-02-14 | 1989-12-26 | Matsushita Electric Works, Ltd. | Plastic molded chip carrier package and method of fabricating the same |
JPH01106456A (ja) | 1987-10-19 | 1989-04-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JPH01179334A (ja) * | 1988-01-05 | 1989-07-17 | Citizen Watch Co Ltd | 半導体素子の実装方法 |
JPH02174233A (ja) | 1988-12-27 | 1990-07-05 | Fuji Elelctrochem Co Ltd | Icチップの金属突起形成方法 |
JPH04170084A (ja) | 1990-11-01 | 1992-06-17 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
US5607718A (en) * | 1993-03-26 | 1997-03-04 | Kabushiki Kaisha Toshiba | Polishing method and polishing apparatus |
KR950702068A (ko) * | 1993-04-06 | 1995-05-17 | 쓰지 가오루 | 반도체 소자용 패키지(package for semiconductor chip) |
US5767580A (en) * | 1993-04-30 | 1998-06-16 | Lsi Logic Corporation | Systems having shaped, self-aligning micro-bump structures |
JP3258764B2 (ja) | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
JPH0714843A (ja) * | 1993-06-15 | 1995-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US5629599A (en) * | 1994-05-31 | 1997-05-13 | Motorola, Inc. | Rechargeable battery-powered communication device having integral vibrating means |
JP3400877B2 (ja) * | 1994-12-14 | 2003-04-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP3304705B2 (ja) * | 1995-09-19 | 2002-07-22 | セイコーエプソン株式会社 | チップキャリアの製造方法 |
JP3422144B2 (ja) * | 1995-09-22 | 2003-06-30 | ソニー株式会社 | 半導体パッケージの製造方法 |
US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
US5912510A (en) * | 1996-05-29 | 1999-06-15 | Motorola, Inc. | Bonding structure for an electronic device |
JP3521758B2 (ja) * | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6080932A (en) * | 1998-04-14 | 2000-06-27 | Tessera, Inc. | Semiconductor package assemblies with moisture vents |
US6247229B1 (en) * | 1999-08-25 | 2001-06-19 | Ankor Technology, Inc. | Method of forming an integrated circuit device package using a plastic tape as a base |
-
2000
- 2000-06-27 DE DE10031204A patent/DE10031204A1/de not_active Withdrawn
-
2001
- 2001-06-07 JP JP2002505680A patent/JP2004502303A/ja active Pending
- 2001-06-07 WO PCT/DE2001/002097 patent/WO2002001634A2/de active Application Filing
- 2001-06-07 KR KR1020027017780A patent/KR100614722B1/ko not_active IP Right Cessation
- 2001-06-07 EP EP01949240A patent/EP1295336A2/de not_active Withdrawn
-
2002
- 2002-12-27 US US10/330,440 patent/US6969905B2/en not_active Expired - Fee Related
-
2005
- 2005-11-15 US US11/274,249 patent/US20060060981A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02174230A (ja) * | 1988-12-27 | 1990-07-05 | Seiko Epson Corp | 半導体装置とその製造方法 |
US5567656A (en) * | 1993-12-27 | 1996-10-22 | Goldstar Electron Co., Ltd. | Process for packaging semiconductor device |
US6025640A (en) * | 1997-07-16 | 2000-02-15 | Dai Nippon Insatsu Kabushiki Kaisha | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device |
Non-Patent Citations (2)
Title |
---|
JP 1-106456 A. In: Patent Abstracts of Japan * |
JP 4-170084 A. In: Patent Abstracts of Japan * |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10235332A1 (de) * | 2002-08-01 | 2004-02-19 | Infineon Technologies Ag | Mehrlagiger Schaltungsträger und Herstellung desselben |
DE10240461A1 (de) * | 2002-08-29 | 2004-03-11 | Infineon Technologies Ag | Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung |
US6867471B2 (en) | 2002-08-29 | 2005-03-15 | Infineon Technologies Ag | Universal package for an electronic component with a semiconductor chip and method for producing the universal package |
DE10246101A1 (de) * | 2002-10-02 | 2004-04-15 | Infineon Technologies Ag | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
DE10246101B4 (de) * | 2002-10-02 | 2005-12-01 | Infineon Technologies Ag | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
US7037844B2 (en) | 2002-10-02 | 2006-05-02 | Infineon Technologies Ag | Method for manufacturing a housing for a chip having a micromechanical structure |
DE10252556B3 (de) * | 2002-11-08 | 2004-05-19 | Infineon Technologies Ag | Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils |
US7354797B2 (en) | 2002-11-08 | 2008-04-08 | Infineon Technologies Ag | Method for producing a plurality of electronic devices |
US7067915B2 (en) | 2002-11-08 | 2006-06-27 | Infineon Technologies Ag | Electronic device with external contact elements and method for producing a plurality of the devices |
DE10333841B4 (de) * | 2003-07-24 | 2007-05-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils |
DE10333841A1 (de) * | 2003-07-24 | 2005-02-24 | Infineon Technologies Ag | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben |
DE10352349B4 (de) * | 2003-11-06 | 2006-11-16 | Infineon Technologies Ag | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
DE10352349A1 (de) * | 2003-11-06 | 2005-06-23 | Infineon Technologies Ag | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
DE102006023998B4 (de) * | 2006-05-22 | 2009-02-19 | Infineon Technologies Ag | Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen |
US8039971B2 (en) | 2006-05-22 | 2011-10-18 | Infineon Technologies Ag | Electronic circuit arrangement |
US8399996B2 (en) | 2006-05-22 | 2013-03-19 | Infineon Technologies Ag | Chip carrier |
US8482135B2 (en) | 2006-07-03 | 2013-07-09 | Infineon Technologies Ag | Method for producing a component and device having a component |
US8872314B2 (en) | 2006-07-03 | 2014-10-28 | Infineon Technologies Ag | Method for producing a component and device comprising a component |
DE102012106892A1 (de) * | 2012-05-25 | 2013-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis |
US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
DE102012106892B4 (de) * | 2012-05-25 | 2021-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis |
Also Published As
Publication number | Publication date |
---|---|
US6969905B2 (en) | 2005-11-29 |
KR100614722B1 (ko) | 2006-08-21 |
US20060060981A1 (en) | 2006-03-23 |
EP1295336A2 (de) | 2003-03-26 |
WO2002001634A2 (de) | 2002-01-03 |
WO2002001634A3 (de) | 2002-06-20 |
JP2004502303A (ja) | 2004-01-22 |
KR20030011932A (ko) | 2003-02-11 |
US20030102538A1 (en) | 2003-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10031204A1 (de) | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile | |
DE10148120B4 (de) | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers | |
DE60033901T2 (de) | Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren | |
DE2810054C2 (de) | Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE19940633A1 (de) | IC-Gehäuse | |
EP1412978A2 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
WO2005081315A2 (de) | Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben | |
DE19650296A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
EP1532681A1 (de) | Mehrlagiger schaltungsträger und herstellung desselben | |
DE4113954A1 (de) | Matrix-verbindungsglied | |
DE102009044641A1 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie | |
WO1995002312A1 (de) | Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung | |
EP1508166A2 (de) | Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung | |
DE102009051129A1 (de) | Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements | |
WO2017016953A1 (de) | Verfahren zur herstellung eines bauelements und ein bauelement | |
EP1595287B1 (de) | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
EP0968631A1 (de) | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen | |
DE102019132852B4 (de) | Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement | |
WO2006000291A1 (de) | Verfahren zur herstellung einer keramischen leiterplatte | |
WO2001097285A2 (de) | Elektronisches bauteil aus einem gehäuse und einem substrat | |
EP1298723A2 (de) | Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung | |
DE102017208628B4 (de) | Verfahren zum herstellen einer elektrischen verbindung | |
DE102004012979B4 (de) | Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls | |
WO2003100854A2 (de) | Elektronisches bauelement-modul und verfahren zu dessen herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |