JP2004502303A - 半導体チップおよび電子部品用のシステム支持体ならびにシステム支持体および電子部品の製作方法 - Google Patents

半導体チップおよび電子部品用のシステム支持体ならびにシステム支持体および電子部品の製作方法 Download PDF

Info

Publication number
JP2004502303A
JP2004502303A JP2002505680A JP2002505680A JP2004502303A JP 2004502303 A JP2004502303 A JP 2004502303A JP 2002505680 A JP2002505680 A JP 2002505680A JP 2002505680 A JP2002505680 A JP 2002505680A JP 2004502303 A JP2004502303 A JP 2004502303A
Authority
JP
Japan
Prior art keywords
external contact
system support
contact element
rivet
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002505680A
Other languages
English (en)
Inventor
パウラス，　シュテファン
Original Assignee
インフィネオン　テクノロジーズ　アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン　テクノロジーズ　アクチェンゲゼルシャフト filed Critical インフィネオン　テクノロジーズ　アクチェンゲゼルシャフト
Publication of JP2004502303A publication Critical patent/JP2004502303A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mounting Components In General For Electric Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明は、半導体チップ（１）および電子部品（２）のシステム支持体（５）に関する。これらの半導体チップ（１）および電子部品（２）はシステム支持体上に製作される。システム支持体（５）は、ベース基板（１１）を有し、この上に外部接触素子（６）が配置される。この外部接触素子は、リベット形状の断面（７）を示し、リベットヘッド領域（８）、リベットシャフト領域（９）およびリベット脚領域（１０）を含む。これにより、外部接触素子（６）が樹脂化合物（４）で製作されたハウジングに確実に固定される。
【選択図】図９

Description

【０００１】
本発明は、半導体チップおよび電子部品用のシステム用のシステム支持体ならびにこれを製作する方法に関する。
【０００２】
電子部品の半導体チップを、樹脂化合物を含むハウジングにパッキングするための半導体チップ用のシステム支持体は、大量生産であるにもかかわらず、高い信頼性を満たさなければならない。特に、システム支持体の支援によりハウジングが生成される場合、これらのハウジングからは、どんな平坦な導体（Ｆｌａｃｈｌｅｉｔｅｒ）も、接続ピンまたは接続脚（Ａｎｓｃｈｌｕｓｓｂｅｉｎｃｈｅｎ）として突き出さず、これらのハウジングの場合、樹脂化合物を含むハウジングの片面のみ、半導体チップおよび対応する外部接触素子を封止し、従って、電子部品の下面は、少なくとも周縁領域において、外部接触素子、およびそれらの間に配置された樹脂化合物から形成される。その際、樹脂を含む電子部品の製作または動作の際に、外部接触素子が溶解し、その結果、電子部品が使用不可能になる危険が生じる。
【０００３】
従って、本発明の課題は、半導体チップおよび電子部品用のシステム支持体を提示することである。このシステム支持体は、電子部品の製造中および使用可能な期間の間、樹脂化合物内に位置を保持する外部接触素子（単数または複数）を有する。
【０００４】
本課題は、独立請求項により解決される。本発明の有利な実施形態は、従属請求項から明らかである。
【０００５】
本発明によれば、システム支持体は、外部接触素子を有する。この外部接触素子は、リベットヘッド領域、リベットシャフト領域およびリベット脚領域を含むリベット形状の断面を有し、リベット脚領域は、ベース基板上に固定される。このベース基板は、半導体チップが装着されている間、システム支持体をしっかりと保持する。
【０００６】
本発明の実施形態において、ベース基板は、導電性の表面を有する。この導電性の表面は、外部接触素子をベース基板上に構成するために、導電性表面に電圧が印加され得るという利点を有する。
【０００７】
このような導電性表面は、本発明の実施形態において、金属薄膜を含むベース基板により達成される。しかしながら、本発明のさらなる実施形態において、ベース基板は、金属コーティングを有する樹脂薄膜を含む。金属コーティングを有するこのような薄膜は、さらなる加工工程において、システム支持体上で形成される電子部品から比較的容易に分離され得るという利点を有する。
【０００８】
本発明のさらなる好適な実施形態において、樹脂薄膜は、炭素コーティングを有する。これにより、その表面は導電性になる。この実施形態は、炭素コーティングを有するこのような樹脂薄膜が、炭素コーティングにより十分な導電性の表面を有し、かつ電子構成要素への半導体チップのさらなる加工において、システム支持体のベース基板を分離する可能性を高めるという利点を有する。
【０００９】
システム支持体のさらなる実施形態において、このシステム支持体は、ベース基板上に複数の構成要素実装領域を有する。各構成要素実装領域にはチップが装着され、このチップは、実装領域の中央部のチップキャリア領域に配置され得る。
チップキャリア領域を包囲して、上方から見ると、円形に長く延びた、または四角形の、リベット形状の断面を有する外部接触素子が、中央部のチップキャリア領域から規定された距離を置いて集められ得る。
【００１０】
別の実施形態において、外部接触素子は、少なくとも部分的にチップキャリア領域に配置される。従って、半導体チップは、外部接触素子のリベットヘッド領域上にバンプを用いてフリップチップ技術でボンディング可能である。チップキャリアの、このような実施形態において、半導体チップのバンプは外部接触面のリベットヘッド領域上に直接的にはんだ付けまたは接着され得る。この際、外部接触素子は、リベット形状の断面により、樹脂化合物にしっかりと固定される。本発明によるシステム支持体上の、断面がリベット形状外部接触素子のさらなる利点は、外部接触素子が金属および貴金属の異なった層形成を用いてシステム支持体の後の使用に適合され得ることである。
【００１１】
本発明のさらなる実施形態において、システム支持体上の外部接触素子は、純銀または銀合金を含む。材料としての銀は、導電性を阻止する酸化物薄膜（Ｏｘｉｄ−Ｕｅｂｅｒｚｕｇ）を形成するのではなく、むしろ導電性の亜硫酸銀薄膜を形成するという利点を有する。
【００１２】
本発明のさらなる実施形態において、システム支持体上の外部接触素子は、金／ニッケル／金の層の順序を含む。これらの層の順序は、抵抗を高める酸化物層を金が形成せず、ニッケル層が金によって完全に包囲され、従って、外部接触素子の長い寿命が保証されるという利点を有する。同時に、外側の金層は、部品からシステム支持体を分離する際にエッチングストップとして利用され得る。
【００１３】
本発明のさらなる実施形態において、外部接触素子は、銀／銅／銀の層の順序を含む。この層の順序は、より格安であり、電気抵抗が極めて低い材料を用いることにより、金／ニッケル／金の層の順序を含む外部接触素子と比べて有利である。
【００１４】
本発明のさらなる実施形態において、システム支持体は、チップキャリア領域に金属の台座を有する。この台座は、その高さが外部接触素子に対応し、その平面の広がりが半導体チップの大きさに適合される。この台座は、外部接触素子と同じ材料を含み得、従って、この台座は、外部接触素子と同時に生成され得る。この台座は、さらに、半導体チップの、活性回路を支持しない下面とはんだ付けまたは接着され得、それにより、電子部品全体の、外部へのアース接触またはグラウンド接触を有し得る。
【００１５】
システム支持体は、本発明の好適な実施形態において、電子部品を製作するために用いられる。この際、外部接触素子は、円形の上面を有し得るか、あるいは、さらに、長く延びるか、または四角形の外部接触素子を形成し得る。
【００１６】
リベット形状の断面を有する外部接触素子を備えるシステム支持体を製作する方法は、
導電性表面を有するベース基板を提供する工程と、
構造化された電気的絶縁層を付与する工程であって、この層は、ベース基板上の外部接触素子の構成において、露出する導電性表面領域を有する、工程と、
リベット形状の断面を有する外部接触素子を形成するための導電性材料を、露出する導電性表面上に付与する工程と、
構造化された電気的絶縁層を除去する工程と
を包含する。
【００１７】
この方法は、外部接触素子がシステムキャリア上に生じ、この外部接触素子はリベット形状の断面を有し、この断面であるために、樹脂化合物にしっかりと固定され、従って、このシステム支持体は、さらなる加工工程において、包囲する樹脂から外部接触素子が離層しないことを保証するという利点を有する。
【００１８】
本方法の実施形態において、まず、構造化されていない絶縁層が付与され、この層は、その後、続いて、フォトレジスト技術を用いて電気的絶縁層へと構造化される。構造化の際、例えば、フォトレジストの露光されない面がはく離され、これにより、ベース基板の導電性表面領域が露出される。
【００１９】
本方法のさらなる好適な実行において、構造化された電気的絶縁層は、ふるい印刷方法（Ｓｉｅｂｄｒｕｃｋｖｅｒｆａｈｒｅｎ）を用いて付与される。ここで、ふるい（Ｓｉｅｂ）は、構造化するマスクとして有利に作用し、従って、ふるいが遮蔽されない領域にのみ絶縁層が生じる。
【００２０】
本方法のさらなる実行において、噴霧法（Ｚｅｒｓｔａｅｕｂｕｎｇｓｔｅｃｈｎｉｋ）を用いて、最初は構造化されていないベース基板上の絶縁層がマスクを用いて構造化され得る。スパッタリング技術としても公知の、この技術において、高度に加速された、指向性の（ｇｅｒｉｃｈｔｅｔ）イオンにより、構造化されていないイオン層が、マスクによって保護されていない位置で除去される。この方法は、極めて直線状の壁を有する極めて微細な構造が製作可能になり得るという利点を有する。
【００２１】
構造化されていない絶縁層は、本方法のさらなる実施形態において、ベース基板上で、気層からの堆積により実行され得る。気体として、導電層の表面で分解し、この表面上に絶縁薄膜を形成する有機物質が用いられる。
【００２２】
最初は構造化されていない絶縁層が、本方法のさらなる実施形態において、プラズマエッチング技術を用いて、マスクを用いて構造化され得る。噴霧法の場合と類似の態様で、ここで、マスクを用いて、その下に位置する絶縁層が除去されるが、プラズマエッチングにおいて、化学反応によってベース基板の導電性表面まで絶縁層の除去を加速する。
【００２３】
マスクを全く用いずにすむ、構造化されていない絶縁層を構造化する技術は、レーザラスタ照射である。このレーザラスタ照射の場合、構造を絶縁層に転写（ｈｉｎｅｉｎｚｅｉｃｈｎｅｔ）する走査レーザ光を用いて、レーザエネルギーの作用のもとで、絶縁層が蒸発させられる。
【００２４】
構造化された絶縁層が生成され、少なくとも、外部接触素子が配置されるべきベース基板の表面領域が露出された後、ここで、導電性材料が露出する導電性表面領域上に付与される。この際、材料は、全般的に唯一の合金から生成され得るか、または層ごとに異なった材料シーケンスを用いて付与されてもよい。しかしながら、本発明によるシステム支持体を製作するために、導電性材料が堆積され、この導電性材料が、構造化された絶縁層を超えて成長することが必要とされる。これによって初めて、本発明による、外部接触素子のリベット形状の断面が生じ得る。
【００２５】
導電性材料を付与するための複数の異なった方法が利用可能である。方法を実行する１形態において、露出する導電性表面領域上でガルバニック堆積（ｇａｌｖａｎｉｓｃｈｅ　Ａｂｓｃｈｅｉｄｕｎｇ）を用いて、露出する場所で、堆積した材料がリベットヘッドに達して成長するまで導電性材料の付与が行われる。しかしながら、導電性材料は、気相からの堆積によっても生じ得る。これは、例えば、有機金属結合がベース基板上で分解され、金属が、ベース基板上の、この結合から、露出する導電性表面領域に堆積することによって行われる。
本方法のさらなる好適な実行は、電流を用いないガルバニック堆積（ｓｔｒｏｍｌｏｓｅ　ｇａｌｖａｎｉｓｃｈｅ　Ａｂｓｃｈｅｉｄｕｎｇ）により導電性材料を付与することである。電流を用いないガルバニック堆積は、システム支持体に電圧が印加される必要がないという利点を有する。むしろ、システム支持体は、堆積バスに浸漬され、電流を用いずに堆積した金属層と共に引き出される。構造化された絶縁層をはく離する際に、外部接触素子用に予定された表面領域に所望のリベット形状の断面が形成される。
【００２６】
外部接触素子と同時に、システム支持体のチップキャリア領域において金属の台座が形成され得る。このような金属の台座は、例えば、半導体チップの下面が、この台座と接触し得るという利点を有する。原則的には、本発明による方法を用いて、外部接触面構成を形成するために用いられる、あらゆる所望の幾何学的構造がベース基板上に堆積させられ得る。金属材料が付与された後、構造化された電気的絶縁層が除去される。これは、湿式化学的に溶剤を用いて行われ得るか、またはプラズマ内で乾式灰化することにより行われ得る。
【００２７】
片面のみ樹脂で電子部品にモールド成形された半導体チップは、極めて平坦なハウジング構造であるという利点を有する。しかしながら、半導体チップの電気的信号および電力供給を伝送するために必要とされる外部接触素子が、片面のみモールド成形された樹脂化合物によって十分確実に保持され得ず、従って、電子部品が外部接触素子のゆるみまたは離層により使用不能になるという危険が生じるという不利な点を有する。
【００２８】
本発明による電子部品を用いて、この問題は克服される。その結果、電子部品は、接触面が外部接触素子と接続される半導体チップを有する。その際、外部接触素子を有する半導体チップは、樹脂化合物内でハウジングとしてモールド成形され、少なくとも１つの外部接触素子が、リベットヘッド領域、リベットシャフト領域およびリベット脚領域を含むリベット形状の断面を有する。この場合、リベットヘッド領域を有する外部接触素子は、樹脂化合物内で固定される。ここで、樹脂化合物は、リベットシャフトが樹脂化合物内に完全に固定されて構成されるようにリベットヘッド領域を取り巻く。
【００２９】
本発明のさらなる実施形態において、樹脂化合物によって塞がれないリベット脚領域が外部接触素子の接触面を提供し、従って、その表面は、外部からアクセス可能な接触面を有する。リベット脚領域は、種々に構成され得、１実施形態において、その上面は円形である。本発明の別の実施形態において、外部接触面は、長く延ばされ、従って、矩形である。しかしながら、その際、断面は、依然としてリベット形状を保持する。これにより、長く延ばされた外部接触素子は、上方から見ると、リベット脚により形成される矩形の外部接触面を有し、さらに、リベット形状の断面に基づき、リベット形状の外部接触面を立面図で示し得る。
【００３０】
ここで、本発明の１実施形態において、リベット形状の外部接触面がリベット脚領域の外部接触面に直角に構成される。この場合、電子部品の外部接触面は、本発明のさらなる実施形態において、樹脂化合物を含むハウジングの周縁領域に位置する。
【００３１】
さらなる実施形態において、半導体チップの接触面がバンプを有し、このバンプが外部接触素子のリベットヘッド領域上に直接的にボンディングされる場合、リベット脚の円形上面は、外部接触面として提供される。従って、円形上面を有する、このようなリベット形状の外部接触素子は、半導体チップのすぐ下に構成されるので、これらの外部接触素子は、半導体チップのバンプと接続され得る。そのために、半導体チップは、半導体回路を有するその能動面が外部接触素子に位置合わせされる。
【００３２】
半導体チップの半導体回路を有しない受動面が外部接触素子に位置合わせされる場合、半導体チップの受動面は、樹脂化合物によって塞がれず、部分的に、ハウジングの下面を形成し得る。本発明のこの実施形態は、極めて平坦な電子部品が実現され得るという利点を有する。この場合、半導体チップの接触面は、ボンディング線を介して外部接触素子のヘッド領域と接続される。
【００３３】
リベット形状の断面を含む外部接触素子を有する電子部品を製作する方法は、以下のプロセス工程により特徴付けられる。
【００３４】
外部接触素子の予め決定された構成を有する基板支持体を提供する工程、
複数の半導体チップを基板支持体上に付与する工程、
半導体チップの接触面と外部接触素子との接触を製作する工程、
システム支持体を載置された半導体チップ、半導体チップの接触面と電子部品への外部接触素子との間の接続をモールド成形して樹脂化合物を含むハウジングを有する電子部品にする工程と、
樹脂化合物を有するシステム支持体上で、ハウジングとして製作された電子部品を個別化する工程。
【００３５】
この方法を用いて製作された部品は、以下の利点を有する。
【００３６】
成長したリベット形状の断面の側部は、リベットシャフト領域においてほぼ垂直であり、３０μｍの高さで約２〜６μｍだけ次第に細くなる。システム支持体の電気的絶縁層が成長することにより、システム支持体上にきのこ形状またはリベット形状が生じる。この形状は、樹脂化合物における接触接続素子のすぐれた固定を保証する。外部接触素子は、種々の材料および層の順序を用いて実現され得る。純銀または純銀合金あるいは金／ニッケル／金または銀／銅／銀の層の順序を含む外部接触素子がシステム支持体のベース基板上で成長させられ得る。さらに、ベース層と外部接触素子との間に分離層、例えば、銀層または金層が挿入され得、ベース基板がエッチングによって再び取り除かれる必要がある場合、非常に良好なエッチングストップとなる。しかしながら、さらに、後のプロセス工程において、機械的プロセスによって部品がベース基板から分離され得る。湿式化学エッチングプロセスは、場合によっては省略される。
【００３７】
本発明による方法を実行する場合、複数の別個の電子部品用のシステム支持体が、樹脂化合物を用いて一様な厚さで、広い平面で樹脂薄膜の化合物プレートへとモールド成形され、この樹脂プレートは、片面のみベース基板を有する。
【００３８】
電子部品に個別化する前に、ベース基板は樹脂プレートからエッチングにより除去される。その際、外部接触素子上にエッチングストップ層が位置する場合、このエッチングストップ層は、外部接触素子がエッチングされることを防ぎ、エッチング工程を終了させる。
【００３９】
樹脂プレートが、樹脂ハウジングを有する別個の電子部品に個別化する際に、複数の電子部品が互いに入り乱れて渦巻かず、構成され、整列した状態であるように、樹脂プレートは、個別化する前に粘着膜でコーティングされ得る。
【００４０】
個別化する間の分離技術として、本発明の実施形態においてダイシング技術（Ｓａｅｇｅｔｅｃｈｎｉｋ）が用いられる。
【００４１】
本発明のさらなる実施形態において、フリップチップ技術を用いて、外部接触素子のリベットヘッド領域にボンディングされるバンプを介して半導体チップ上の接触面と外部接触素子との間の接続が製作される。このために、外部接触素子が対応して半導体チップの下部に半導体チップの接触面と向き合って構成されることが必要とされる。すべてのバンプの同時のボンディングは、その後、外部接触素子のリベットヘッド領域上で問題なく可能である。
【００４２】
本方法の別の実施形態において、ボンディング線技術を用いて、ボンディング線を介して、半導体チップの接触面と外部接触素子との間に接続を製作することが達成される。これに加えて、半導体チップの接触面は、ボンディング線を介して外部接触素子のヘッド領域と接続される。次に続く樹脂化合物または合成樹脂化合物を用いるモールド成形において、ボンディング線のみが樹脂化合物または合成樹脂化合物によって極めて良好に包囲されるのではなく、外部接触素子もそのリベット形状の断面により、樹脂化合物に確実に固定される。外部接触素子と同時に、システム支持体上で、金属の台座が堆積され得る。この台座上に半導体チップがはんだ付けされるか、接着され得る。これは、一方で、半導体チップが金属の台座により支えられるという利点を有し、他方、半導体の下面が金属の台座によって大きい面の外部接触を有するという利点を有する。
【００４３】
電子部品の個別化は、実質的に、外部接触素子を製作するために用いられたベース基板の材料に適合される。電子部品を、ベース基板として用いられた炭素コーティングされた薄膜から個別化する場合、部品は、比較的容易に取り外され得、薄膜を分解する必要はない。単に、単純な後処理工程により炭素層の残りが電子部品から除去される必要がある。これは、本方法の実施において、プラズマ灰化（Ｐｌａｓｍａ−Ｖｅｒａｓｃｈｕｎｇ）による行われ得る。
【００４４】
電子部品を金属コーティングされた、ベース基板としての樹脂薄膜から個別化する場合の別の可能性は、この樹脂薄膜を取り外し、部品上に残留する金属コーティングを湿式化学または乾式でエッチングすることである。金属コーティングが部品から除去されて初めて、外部接触素子はアクセス可能である。
【００４５】
本方法のさらなる実施において、電子部品を、ベース基板としての金属の薄膜から個別化する際に、この金属薄膜は、ウェットエッチングまたはドライエッチングにより完全に除去される。従って、金属のベース基板が除去された後、部品が樹脂プレートにモールド成形されず、個別の空洞（Ｅｉｎｚｅｌｋａｖｉｔａｅｔ）で製作されているならば、部品は個別化されており、さらなる加工工程を続けることなく、すぐに使用され得る。
【００４６】
本発明は、次に、添付の図を用いる実施形態を参照して、さらに詳細に説明される。
【００４７】
図１は、下面２８および上面２９を有するシステム支持体５のベース基板１１の模式的断面を示す。ここで、少なくとも上面２９は、導電性表面１２を有する。この導電性表面１２は、樹脂薄膜または樹脂プレートを炭素でコーティングすることによって導電性になり得る。
【００４８】
さらなる代替例として、システム支持体５のベース基板１１として、金属コーティングされた樹脂プレートまたは樹脂薄膜が用いられ得る。薄膜用の樹脂として有利に用いられるのは、ポリイミド、ポリプロピレンまたはポリエチレンであり、他方、樹脂プレートとして、好適には、合成樹脂が用いられる。図１の実施形態において、ベース基板は、下面２８にも上面２９にも導電性表面１２を有する金属薄膜である。図１の金属薄膜の材料は、５０μｍ〜２００μｍの厚さの銅合金である。ベース基板１１は、システム支持体５を安定させ、このシステム支持体上に配置されるべき、および製作されるべき電子部品が完成した後にはじめて除去される。
【００４９】
図２は、構造化されていない絶縁層２１を有するシステム支持体５のベース基板の模式的断面である。この絶縁層２１は、フォトリソグラフィーにより構造化され得るフォトレジスト層か、または、プラズマエッチング技術を用いて、マスクまたはレーザラスタ照射（Ｌａｓｅｒｒａｓｔｅｒｂｅｓｔｒａｈｌｕｎｇ）によって構造化される他の樹脂層であり得る。
【００５０】
図３は、構造化された電気的絶縁層１８を有する、本発明の第１の実施形態のシステム支持体５のベース基板１１の模式的断面を示す。この実施形態において、図２の構造化されていない絶縁層２１はフォトレジスト層である。このフォトレジスト層は、フォトレジストを予め網状にする（Ｖｏｒｖｅｒｎｅｔｚｕｎｇ）ために、図示されないフォトマスクを用いて露光された。露光は、構造化された絶縁層１８を有する領域において行なわれ、この領域は、フォトレジストを現像する際に露出する導電性表面領域１９が生成する領域のために露光されない状態である。本発明の、この第１の実施形態において、表面領域１９が露出され、この位置において、外部接触素子がシステム支持体の第１の実施形態の基板１１上に付与される。
【００５１】
図４は、導電性表面１２上に付与された、構造化された電気的絶縁層１８と、露出した導電性表面領域１９上に付与された、導電性材料２０を含む外部接触素子６とを有するベース基板の模式的断面を示す。導電性材料２０が、構造化された電気的絶縁層１８の参照符号３０によって示されるレベルを超えて成長する（ｕｅｂｅｒｗａｃｈｓｅｎ）ことによって、露出する導電性表面領域１９上に導電性材料２０のリベット形状の断面が生じる。このリベット形状の断面は、きのこの笠形状のリベットヘッド領域８、柱状のリベットシャフト領域９、および図３の、露出する導電性表面領域１９の構造を通る、所与のリベット脚領域１０を有する。リベット脚領域１０の上面図は、システム支持体５の外部接触素子に対する幾何学的要求に応じて、円形または長く伸ばされている（ｌａｎｇｇｅｓｔｒｅｃｋｔ）か、または四角形に形成され得る。
【００５２】
導電性材料２０は、構造化された電気的絶縁層１８間に電気めっきまたはガルバニック堆積が行なわれることによって露出する導電性表面領域１９上に付与され得る。これは、電鋳法としても公知である。電鋳法において、異なったガルバニックバス（ｇａｌｖａｎｉｓｃｈｅ　Ｂａｅｄｅｒ）によって、リベット脚領域１０、リベットシャフト領域９および／またはリベットヘッド領域８に異なった材料層の順序が実現され得る。従って、例えば、リベット脚領域１９において、金の層または銀の層が最初に堆積され得、後から、電子部品へと個別化する前にシステム支持体５を分離するためにエッチングストップとして利用される。この場合、ベース基板１１の導電性表面１２、または卑金属類を含むベース基板全体が外部接触素子６のリベット脚領域１０として製作される。他の外部接続素子は、脚領域に金、シャフト領域およびヘッド領域にニッケル、ならびにヘッド領域上に最終的な金コーティングを有する。しかしながら、リベットシャフト領域９は、導電性表面１２と同じ材料を含み得、外部接触素子のリベット脚領域１０への遷移において、エッチングストップとして利用されるより特殊な（ｅｄｌｅｒｅ）分離層を有し得る。例示的実施形態において、ベース基板１１は銅合金から、およびリベットシャフト領域９は、同様に、銅合金から製作され、これらの間のリベット脚領域１０に銀の層が付与される。
【００５３】
リベット形状の断面７を有する外部接触素子６を形成するための、導電性材料２０の付与は、有機金属結合によって気相から金属を堆積させることにより、または液体から金属イオンを、電流を用いずに（ｓｔｒｏｍｌｏｓｓ）堆積させることによっても行なわれ得る。
【００５４】
図５は、本発明の第１の実施形態のシステム支持体５の模式的断面を示す。システム支持体５は、リベット形状の断面７を示す外部接触素子６が上に配置されるベース基板１１を有する。リベット形状の断面は、リベット脚領域１０、リベットシャフト領域９およびリベットヘッド領域８から構成される。図４に示される、構造化された電気的絶縁層１８は、図５においては除去されているので、図５は、システム支持体５の部分領域の模式的断面を示す。リベット脚領域１０は、この第１の実施形態において、円形の上面を有し、図５に示された、外部接触素子６の列は、対応して配置される接触面の列、およびその上にフリップチップ技術で付与されたはんだボールまたはバンプ（Ｂｏｎｄｈｏｅｃｋｅｒ）を有する半導体チップを収容し得る。
【００５５】
図６は、フリップチップ技術で付与された半導体チップ１を有する図５のシステム支持体５の模式的断面を示す。半導体チップ１は、１つの電子回路を有する能動面３１が、システム支持体５の外部接触素子６と位置合わせされ、バンプ１６は、まず、半導体チップ１の接触面２２上に配置され、図６において、外部接触素子６のリベットヘッド領域８と接続される。半導体チップが載せられたシステム支持体５は、外部接触素子６のリベットヘッド領域８上にバンプ１６がはんだ付けされた後、射出成形金型を用いる射出成形法を用いて片面だけが樹脂化合物で成形され（ｖｅｒｇｏｓｓｅｎ）るか、または同様な複数の半導体チップを含む樹脂プレートに成形され得る。この際、構造化されていないベース基板１１は、射出成形工程を片面だけに制限するので、樹脂ハウジングが片面だけきっちりと射出され得、過少射出の問題（Ｕｎｔｅｒｓｐｒｉｔｚｕｎｇｓｐｒｏｂｌｅｍｅ）は生じない。
【００５６】
しかしながら、ベース基板１１の導電性表面１２は、外部接触素子６を互いに短絡させ、従って、電子部品を個別化する前または個別化する際に、これらの素子から取り外されなければならない。炭素コーティングまたは金属コーティングされた樹脂薄膜の場合、最初に樹脂薄膜を剥離し、その後、残った炭素層を酸化し、従って、分解するか、または残った金属層をドライエッチングまたはウェットエッチングにより除去する可能性が生じる。ウェットエッチングの場合、リベット脚領域１０がエッチングストップ材料（Ａｅｔｚｓｔｏｆｆｍａｔｅｒｉａｌ）を有するならば、特に有利である。
【００５７】
図６の例示的実施例におけるように、ベース基板１１が金属薄膜である場合、この金属薄膜は、樹脂の射出成形の後、第１の実施形態のシステム支持体の電子部品を個別化する前または個別化する際に、ウェットエッチングまたはドライエッチングにより除去され得る。ここでも、リベット脚領域１０における外部接触素子６がエッチングストップ層を有するならば有利である。
【００５８】
図７は、本発明の第１の実施形態による電子部品２の模式的断面を示す。電子部品２には、樹脂化合物４を含む、片面がモールド成形されたハウジング３が取り付けられ、ハウジング３内に、接触面２２を有する半導体チップ１を備える。接触面は、例えば、はんだボールから形成されたバンプ１６を介して外部接触素子６と接続される。外部接触素子６は、リベット脚領域１０、リベットシャフト領域９およびリベットヘッド領域８を含む、リベット形状の断面を有する。リベットヘッド領域８は、半導体チップ１のバンプ１６とそれぞれ接続される。外部接触素子６はリベット形状であるために、樹脂化合物４に確実に固定される。なぜなら、リベット領域９は、リベットヘッド領域８よりも広がりが少ないからである。
【００５９】
構成要素の下面３２上には、樹脂化合物４が含まれていない（ｆｒｅｉ）リベット脚領域１０の表面が位置し、従って、電子部品２を用いるための外部接触面として外部から回路構成にアクセス可能である。リベット脚領域１０は、この実施形態において、円形の上面を有するが、電子部品用の長く延びる接触面が必要とされる場合、長手方向の広がり（Ｌａｅｎｇｓｅｒｓｔｒｅｃｋｕｎｇ）も有し得る。外部接触面２３を酸化および侵食から保護するために、リベット領域１０は、外部接触面２３には貴金属が用いられ（ｖｅｒｅｄｅｌｔ）得る。このために、外部接触面２３は、好適には、金の層または銀の層を有する。両方の材料は、耐酸化性であり、銀層は、空気中において亜硫酸銀を形成する傾向があるが、これは他の材料の酸化物層とは逆に導電性である。
【００６０】
貴金属が用いられた外部接触面２３を有する外部接触素子６は、そのリベットシャフト領域９、および、さらにリベットヘッド領域８が、あまり特殊（ｅｄｅｌ）でない銅合金またはアルミニウム合金で製作され得、リベットヘッド領域８は、はんだ付け可能な合金でコーティングされ得る。本発明の第１の実施形態の、このような電子部品を用いることによって、外部接触素子６がハウジング３の樹脂化合物４において極めて高い信頼性をともなって固定されることが保証される。さらに、特にスマートカードの適用に適切な、比較的平坦な構造方式が達成される。
【００６１】
図８は、本発明の第２の実施形態による、半導体チップ１が付与されたシステム支持体の模式的断面を示す。システム支持体５は、チップキャリア領域において、外部接触素子６の形成と同時に、金属の台座１７がベース基板１１上に付与されるという点で、図５のシステム支持体５と異なる。この金属の台座１７は、図８の実施形態において、外部接触素子６と同じ材料を含み、同じ高さｈを有する。金属の台座１７の平面の広がりは、半導体チップ１の大きさに適合されるので、半導体チップ１は、図８に示されるように、金属の台座１７に完全に載置され得る。この載置は、導電性接着剤を用いた接着、または半導体チップ１を金属の台座１７上に合金化して付ける（Ａｕｆｌｅｇｉｅｒｅｎ）ことにより行われ得る。
【００６２】
システム支持体５のこの第２の実施形態において、半導体チップ１は、その電子回路を支持しない受動面３３で金属の台座１７上に付与されている。能動面３１は、その接触面２２が、上部から自由にアクセス可能であるので、ボンディング線２７を介して半導体チップ１の接触面２２が外部接触素子６と接続され得、その後、樹脂化合物４を用いてシステム支持体５上にシステム支持体のモールド成形が行なわれる。ここでは図８に示されるシステム支持体５は、部品の高さが０．４ｍｍで、１．０×０．６ｍｍの規模の複数の個別構成要素に対して用いられる。その際、システム支持体５は、５０×５０ｍｍの平面上に１０００個以上の構成要素を有する。従って、本発明のこの実施形態において、樹脂化合物４はシステム支持体５全体の上に、樹脂プレートにモールド成形される。樹脂プレート上に粘着するベース基板１１は除去され、次に、樹脂プレートが粘着薄膜上に取り付けられ、この粘着薄膜上で列ごとおよび行ごとに個別部品に分離され、従って、個別構成要素は粘着薄膜から取りはずされ得る。
【００６３】
図９は、本発明の第２の実施形態による、電子部品２の模式的断面を示す。図９による部品は、図８に示されるシステム支持体５を有する樹脂プレートからダイシングされる。関連符号を有する図８においてなお見出され得るベース基板１１は、すでに樹脂プレートからエッチングにより除去されるか、または剥離されているので、ハウジングの下面は、金属の台座１７および外部接触素子６ならびに樹脂で充填された中間空間により形成される。ハウジングの上面３４は、完全に、樹脂化合物４から構成され、一方で、ハウジングの側壁は、下部領域において、横切断された（ｑｕｅｒｇｅｓｃｈｎｉｔｔｅｎ）外部接触素子を含み、リベット形状の断面７を示す。この際、側壁３５および３６の残りの領域は、樹脂化合物４から形成される。外部接触素子６の上面が長く延ばされるため、樹脂プレートを個別部品に分離した後、図９に示されるように、外部接触面２３の構成要素の下面３２上に長さｌが生じる。本発明の図示されない他の実施形態において、外部接触素子６に円形の上面図が備えられ、樹脂プレートにおけるダイシングトラック（Ｓａｅｇｅｓｐｕｒｅｎ）が樹脂内で完全に延びるので、外部接触素子６は、部品２の下面３２上の樹脂で塞がれない（ｆｒｅｉｇｅｈａｌｔｅｎ）リベット脚領域１０とのみ外部から接触可能である。
【００６４】
図１０は、本発明の第３の実施形態による、半導体チップ１が付与されたシステム支持体５の模式的断面を示す。本発明の、この実施形態において、半導体チップ１はベース基板１１の受動面に直接的に付与される。さらに、外部接触素子６がベース基板１１上の半導体チップを包囲して配置され、ボンディング線２７を介して、リベットヘッド領域８は能動面３１の接触面２２と接続される。このようなシステム支持体５は、ハウジングを形成する樹脂化合物４の支援により、樹脂プレートに付加されたベース基板１１と接続される。ベース基板１１は、これが金属薄膜を含む場合、エッチングにより除去され、次に、樹脂プレートが粘着薄膜上に付与され、その後、個別部品に分離される。
【００６５】
図１１は、本発明の第３の実施形態による、電子部品の模式的断面を示す。この部品は、極めて平坦であるという点で特徴付けられる。なぜなら、図８に示されるように、台座の高さｈでさえ、さらに低減されるからである。この部品の不利な点は、半導体チップ１の受動面３３が、同時に電子部品の下面３２であるという点である。従って、半導体チップ１は、その下面３３が周囲の影響に晒される。外部接触素子６は、リベット形状の断面を有するために、ハウジング３の樹脂化合物４に確実に固定され、リベット脚領域１０において、外部接触面２３として円形の接触パッドが提供される円形の上面図を有する。
【図面の簡単な説明】
【図１】図１は、模式的断面図を用いて、本発明の第１の実施形態の、システム支持体の基本的な製作工程を示す。
【図２】図２は、模式的断面図を用いて、本発明の第１の実施形態の、システム支持体の基本的な製作工程を示す。
【図３】図３は、模式的断面図を用いて、本発明の第１の実施形態の、システム支持体の基本的な製作工程を示す。
【図４】図４は、模式的断面図を用いて、本発明の第１の実施形態の、システム支持体の基本的な製作工程を示す。
【図５】図５は、模式的断面図を用いて、本発明の第１の実施形態の、システム支持体の基本的な製作工程を示す。
【図６】図６は、フリップチップ技術で半導体チップが付与された、図５のシステム支持体の模式的断面を示す。
【図７】図７は、本発明の第１の実施形態による、電子部品の模式的断面を示す。
【図８】図８は、本発明の第２の実施形態による、半導体チップが付与されたシステムキャリアの模式的断面を示す。
【図９】図９は、本発明の第２の実施形態による、電子部品の模式的断面を示す。
【図１０】図１０は、本発明の第３の実施形態による、半導体チップが付与されたシステム支持体の模式的断面を示す。
【図１１】図１１は、本発明の第３の実施形態による、電子部品の模式的断面を示す。

Claims (48)

  1. 半導体チップ（１）を、樹脂化合物（４）を含むハウジング（３）内に充填して電子部品（２）にする、半導体チップ（１）のためのシステム支持体であって、該システム支持体（５）は外部接触素子（６）を備え、該外部接触素子は、リベットヘッド領域（８）、リベットシャフト領域（９）およびリベット脚領域（１０）を含む、リベット形状の断面（７）を備え、該リベット脚（１０）は、ベース基板（１１）上に固定される、システム基板。
  2. 前記ベース基板（１１）は、導電性表面（１２）を備えることを特徴とする、請求項１に記載のシステム支持体。
  3. 前記システム支持体（５）は、金属薄膜を含むベース基板（１１）を備えることを特徴とする、請求項１または２に記載のシステム支持体。
  4. 前記システム支持体（５）は、金属コーティングを有する樹脂薄膜を含むベース基板（１１）を備えることを特徴とする、請求項１または２に記載のシステム支持体。
  5. 前記システム支持体（５）は、炭素コーティングを有する樹脂薄膜を含むベース基板（１１）を備えることを特徴とする、請求項１または２に記載のシステム支持体。
  6. 前記システム支持体（５）は、前記基板（１１）上に複数の構成要素実装領域（１３）を備えることを特徴とする、請求項１〜５の１つに記載のシステム支持体。
  7. それぞれの実装領域（１３）は、中心部のチップキャリア領域（１４）を備え、該チップキャリア領域は、該中心部のチップキャリア領域（１４）から規定の距離（１５）を置いて、外部接触素子（６）によって包囲されることを特徴とする、請求項６に記載のシステム支持体。
  8. 前記実装領域（１３）は、チップキャリア領域（１４）を備え、該チップキャリア領域は、前記外部接触素子（６）を備え、該外部接触素子は、少なくとも部分的に、チップキャリア領域（１４）に構成され、半導体チップ（１）が、バンプ（１６）によって、該外部接触素子（６）のリベットヘッド領域（８）上にフリップチップ技術でボンディング可能であるようにすることを特徴とする、請求項６または７に記載のシステム支持体。
  9. 前記システム支持体（５）は、前記チップキャリア領域（１４）に金属の台座（１７）を備え、該金属の台座は、高さ（ｈ）が前記外部接触素子（６）に一致し、平面の広がりが前記半導体チップ（１）の大きさに適合されることを特徴とする、請求項７または８に記載のシステム支持体。
  10. 前記外部接触素子（６）は、円形の上面図を有し、前記システム支持体（５）の前記チップキャリア領域（１４）に完全に構成されることを特徴とする、請求項７〜９の１つにシステム支持体。
  11. 前記外部接触素子（６）は、純銀または銀合金を含むことを特徴とする、請求項１〜１０の１つに記載のシステム支持体。
  12. 前記外部接触素子（６）は、金／ニッケル／金の層の順序から構成されることを特徴とする、請求項１〜１０の１つに記載のシステム支持体。
  13. 前記外部接触素子（６）は、銀／銅／銀の層の順序から構成されることを特徴とする、請求項１〜１０の１つに記載のシステム支持体。
  14. 前記金属の台座（１７）は、前記外部接触素子（６）と同じ材料から構成されることを特徴とする、請求項９〜１３の１つに記載のシステム支持体。
  15. 電子部品（２）を製作するための、請求項１〜１４の１つに記載のシステム支持体（５）の使用。
  16. システム支持体（５）を製作する方法であって、該方法は、請求項１〜１４の１つの特徴を有し、
    導電性表面（１２）を有するベース基板（１１）を提供する工程と、
    構造化された電気的絶縁層（１８）を付与する工程であって、この層は、該ベース基板（１１）上の外部接触素子（６）の構成において、露出する導電性表面領域（１９）を有する、工程と、
    リベット形状の断面（７）を有する外部接触素子（６）を形成するための導電性材料（２０）を、露出する導電性表面上に付与する工程と、
    構造化された該電気的絶縁層（１８）を除去する工程と
    を用いて製作する、方法。
  17. 最初に、構造化されていない絶縁層（２１）が付与され、該絶縁層は、次に、フォトレジスト技術を用いて、電気的絶縁層（１８）に構造化されることを特徴とする、請求項１６に記載の方法。
  18. 構造化された導電性層（１８）は、ふるい印刷方法を用いて付与されることを特徴とする、請求項１６に記載の方法。
  19. 最初は構造化されていない絶縁層（２１）を前記ベース基板（１１）上に構造化する工程は、噴霧技術（またはスパッタリング技術）を用いてマスクを用いて実施されることを特徴とする、請求項１６に記載の方法。
  20. 最初は構造化されていない絶縁層（２１）を前記ベース基板（１１）上に付与する工程は、気相からの堆積により実施されることを特徴とする、請求項１６に記載の方法。
  21. 最初は構造化されていない絶縁層（２１）を構造化する工程は、プラズマエッチング技術を用いてマスクを用いて実施されることを特徴とする、請求項１６に記載の方法。
  22. 最初は構造化されていない絶縁層（２１）を構造化する工程は、レーザラスタ照射を用いて行われることを特徴とする、請求項１６に記載の方法。
  23. ガルバニック堆積による、露出する前記導電性表面領域（１９）上への導電性材料（２０）の付与が、該堆積する材料のリベットヘッドへの成長が達成されるまで実施されることを特徴とする、請求項１６〜２２の１つに記載の方法。
  24. 導電性材料（２０）の付与は、前記気相からの材料の堆積により行なわれることを特徴とする、請求項１６〜２２の１つに記載の方法。
  25. 前記導電性材料（２０）の付与は、電流を用いないガルバニック堆積により実施されることを特徴とする、請求項１６〜２２の１つに記載の方法。
  26. 前記外部接触素子（６）と同時に、金属の台座（１７）が前記チップキャリア領域（１４）に形成されることを特徴とする、請求項１６〜２５の１つに記載の方法。
  27. 半導体チップ（１）を有する電子部品であって、該電子部品は接触面（２２）を備え、該接触面は外部接触素子（６）と接続され、該外部接触素子（６）を有する該半導体チップ（１）は、ハウジング（３）として樹脂化合物（４）でモールド成形され、少なくとも外部接触（６）は、リベットヘッド領域（８）、リベットシャフト領域（９）およびリベット脚領域（１０）を含むリベット形状の断面（７）を備え、該外部接触素子（６）は、該樹脂化合物（４）にリベットヘッド領域（８）で固定される、電子部品。
  28. 前記外部接触素子（６）の前記リベット脚領域（１９）は、前記樹脂化合物（４）で塞がれず、表面が外部からアクセス可能な外部接触面（２３）を備えることを特徴とする、請求項２７に記載の電子部品。
  29. 前記外部接触素子（６）は、長手方向の広がり（ｌ）を有し、前記リベット形状の断面（７）により外部からアクセス可能なリベット形状の外部接触面（２４）を形成することを特徴とする、請求項２７または２８に記載の電子部品。
  30. 前記リベット形状の外部接触面（２３）は、前記リベット脚領域（１０）の前記外部接触面（２４）に対して直角に構成されることを特徴とする、請求項２８または２９に記載の電子部品。
  31. 前記電子部品（２）の前記外部接触面（２３、２４）は、樹脂化合物（４）を含むハウジング（３）の周縁領域（２５）に構成されることを特徴とする、請求項２８〜３０の１つに記載の電子部品。
  32. 前記半導体チップ（１）の前記接触面（２）は、バンプ（１８）を備え、該バンプは、前記リベットヘッド領域（８）上に直接的にボンディングされることを特徴とする、請求項２７〜３１の１つに記載の電子部品。
  33. 前記半導体チップ（１）は、半導体回路を備える能動面が前記外部接触素子（６）と位置合わせされることを特徴とする、請求項２７〜３２の１つに記載の電子部品。
  34. 前記半導体チップ（１）は、半導体回路を備えない受動面が前記外部接触素子（６）と位置合わせされることを特徴とする、請求項２７〜３１の１つに記載の電子部品。
  35. 前記半導体チップ（１）の前記受動面は、樹脂化合物（４）によって塞がれず、部分的にハウジング（３）の下面として提供されることを特徴とする、請求項３４に記載の電子部品。
  36. 接触面（２２）は、ボンディング線（２７）を介して前記外部接触素子（６）のヘッド領域（８）と接続されることを特徴とする、請求項３４または３５に記載の電子部品。
  37. 請求項２７〜３６の１つの特徴を有する電子部品（２）を製作する方法であって、該方法は、
    請求項１〜１５の１つの特徴を有するシステム支持体（５）を提供する工程と、
    複数の半導体チップ（１）を該システム支持体（５）上に付与する工程と、
    該半導体チップ（１）の接触面（２２）と外部接触素子（６）との接続を製作する工程と、
    載置された半導体チップ（１）、および接触面（２２）と外部接触素子（６）との間の接続を有する該システム支持体（５）をモールド成形し、樹脂化合物（４）を含むハウジング（３）を有する電子部品（２）にする工程と、
    該樹脂化合物（４）を含む該システム支持体（５）上にハウジングとして製作された電子部品（２）を個別化する工程と
    を包含することを特徴とする、方法。
  38. 樹脂化合物（４）を含む複数の別個の電子部品（２）のための前記システム支持体（５）をモールド成形する際に、一様な厚さで大きい平面に樹脂プレートにモールド成形され、該樹脂プレートは、片面のみベース基板（１１）を備えることを特徴とする、請求項３７に記載の方法。
  39. 個別化工程の前に、前記ベース基板（１１）が前記樹脂プレートからエッチングにより除去されることを特徴とする、請求項３８に記載の方法。
  40. 前記樹脂プレートは、前記個別化工程の前に、粘着薄膜でコーティングされることを特徴とする、請求項３８または３９に記載の方法。
  41. 前記樹脂プレートは、ダイシング技術によって別個の電子部品（２）に個別化されることを特徴とする、請求項３８〜４０の１つに記載の方法。
  42. 接触面（２２）と外部接触素子（６）との間の接続（２６）の製作が、フリップチップ技術を用いて、該外部接触素子（６）の該リベットヘッド領域（８）上にボンディングされるバンプ（１６）を介して行なわれることを特徴とする、請求項３７〜４１の１つに記載の方法。
  43. 前記半導体チップ（１）の接触面（２２）と前記外部接触素子（６）との間の接続（２６）の製作が、ボンディング線技術を用いてボンディング線（２７）を介して行なわれ、該半導体チップ（１）の該接触面（２２）は、該外部接触素子（６）の前記ヘッド領域（８）と接続されることを特徴とする、請求項３７〜４１の１つに記載の方法。
  44. 前記半導体チップ（１）は、前記システム支持体（５）上に付与される際に、金属の台座（１７）上にはんだ付けまたは接着されることを特徴とする、請求項３７〜４３の１つに記載の方法。
  45. 前記電子部品（２）をベース基板（１１）として炭素コーティングされた薄膜から個別化する際に、該薄膜は、該電子部品から取り外されることを特徴とする、請求項３７〜４４の１つに記載の方法。
  46. 前記部品の炭素層が、前記薄膜が取り外された後にプラズマ灰化により除去されることを特徴とする、請求項４５に記載の方法。
  47. 前記電子部品（２）をベース基板（１１）として金属コーティングされた樹脂薄膜から個別化する際に、該樹脂薄膜が取り外され、金属のコーティングは、湿式化学エッチングまたはドライエッチングにより除去されることを特徴とする、請求項３７〜４４の１つに記載の方法。
  48. 前記電子部品をベース基板（１１）としての金属の薄膜から個別化する際に、前記外部接触素子（６）の材料と該ベース基板（１１）の該金属の材料との間にエッチングストップが到達するまで、前記金属薄膜がウェットエッチングまたはドライエッチングにより除去されることを特徴とする、請求項３７〜４４の１つに記載の方法。
JP2002505680A 2000-06-27 2001-06-07 半導体チップおよび電子部品用のシステム支持体ならびにシステム支持体および電子部品の製作方法 Pending JP2004502303A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10031204A DE10031204A1 (de) 2000-06-27 2000-06-27 Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
PCT/DE2001/002097 WO2002001634A2 (de) 2000-06-27 2001-06-07 Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile

Publications (1)

Publication Number Publication Date
JP2004502303A true JP2004502303A (ja) 2004-01-22

Family

ID=7646924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002505680A Pending JP2004502303A (ja) 2000-06-27 2001-06-07 半導体チップおよび電子部品用のシステム支持体ならびにシステム支持体および電子部品の製作方法

Country Status (6)

Country Link
US (2) US6969905B2 (ja)
EP (1) EP1295336A2 (ja)
JP (1) JP2004502303A (ja)
KR (1) KR100614722B1 (ja)
DE (1) DE10031204A1 (ja)
WO (1) WO2002001634A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168686A (ja) * 2013-06-03 2013-08-29 Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE10246101B4 (de) 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE10252556B3 (de) 2002-11-08 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils
JP4245370B2 (ja) 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
WO2004105120A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited Lsiパッケージ及びlsi素子の試験方法及び半導体装置の製造方法
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
CN100543884C (zh) * 2003-08-22 2009-09-23 泰科电子荷兰公司 生产电导体元件的方法及电导体元件
DE10352349B4 (de) * 2003-11-06 2006-11-16 Infineon Technologies Ag Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben
US7122406B1 (en) * 2004-01-02 2006-10-17 Gem Services, Inc. Semiconductor device package diepad having features formed by electroplating
US7010084B1 (en) * 2004-08-18 2006-03-07 Ge Medical Systems Global Technology Company, Llc Light detector, radiation detector and radiation tomography apparatus
WO2006079865A1 (en) 2005-01-27 2006-08-03 Infineon Technologies Ag Semiconductor package and method of assembling the same
US7394151B2 (en) * 2005-02-15 2008-07-01 Alpha & Omega Semiconductor Limited Semiconductor package with plated connection
WO2007013854A1 (en) * 2005-07-28 2007-02-01 Vishwanath Lakshmi Intelligent card and manufacturing thereof
US7947535B2 (en) * 2005-10-22 2011-05-24 Stats Chippac Ltd. Thin package system with external terminals
DE102006023998B4 (de) 2006-05-22 2009-02-19 Infineon Technologies Ag Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
DE102006030581B3 (de) 2006-07-03 2008-02-21 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements
WO2008006418A1 (de) * 2006-07-10 2008-01-17 Schott Ag Verfahren zur verpackung von bauelementen
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
JP2007251197A (ja) * 2007-05-15 2007-09-27 Hitachi Chem Co Ltd 半導体装置の製造方法
DE102007032142A1 (de) * 2007-06-30 2009-01-02 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
KR101557512B1 (ko) * 2007-09-25 2015-10-07 블랙 카드, 엘엘씨 카본 거래카드
US7772033B2 (en) * 2007-09-28 2010-08-10 Qimonda Ag Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7948066B2 (en) * 2007-12-26 2011-05-24 Stats Chippac Ltd. Integrated circuit package system with lead locking structure
US7993979B2 (en) * 2007-12-26 2011-08-09 Stats Chippac Ltd. Leadless package system having external contacts
US8225503B2 (en) * 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
US20100084748A1 (en) * 2008-06-04 2010-04-08 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
US8375577B2 (en) * 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
US8134242B2 (en) * 2008-08-04 2012-03-13 Stats Chippac Ltd. Integrated circuit package system with concave terminal
US7836586B2 (en) * 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
JP5147779B2 (ja) 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US8101470B2 (en) * 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
DE102009047438A1 (de) * 2009-12-03 2011-06-09 Osram Gesellschaft mit beschränkter Haftung Leuchtvorrichtung und Verfahren zum Kontaktieren einer Leuchtvorrichtung
US8917521B2 (en) 2010-04-28 2014-12-23 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof
US8669649B2 (en) 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
US8617933B2 (en) 2011-05-27 2013-12-31 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
WO2012168752A1 (en) * 2011-06-08 2012-12-13 Microconnections Sas A method for manufacturing a card connector
US9583365B2 (en) 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
US9978667B2 (en) * 2013-08-07 2018-05-22 Texas Instruments Incorporated Semiconductor package with lead frame and recessed solder terminals
US20170084594A1 (en) * 2015-09-20 2017-03-23 Qualcomm Incorporated Embedding die technology

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5469068A (en) * 1977-11-14 1979-06-02 Hitachi Ltd Semiconductor device and its manufacture
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPH01106456A (ja) 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH01179334A (ja) * 1988-01-05 1989-07-17 Citizen Watch Co Ltd 半導体素子の実装方法
JPH02174233A (ja) 1988-12-27 1990-07-05 Fuji Elelctrochem Co Ltd Ｉｃチップの金属突起形成方法
JPH02174230A (ja) * 1988-12-27 1990-07-05 Seiko Epson Corp 半導体装置とその製造方法
JPH04170084A (ja) 1990-11-01 1992-06-17 Matsushita Electric Works Ltd プリント配線板の製造方法
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
EP0645810A4 (en) * 1993-04-06 1997-04-16 Tokuyama Corp SEMICONDUCTOR CHIP PACKAGE.
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
JP3258764B2 (ja) 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0714843A (ja) * 1993-06-15 1995-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR970002140B1 (ko) * 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
US5629599A (en) * 1994-05-31 1997-05-13 Motorola, Inc. Rechargeable battery-powered communication device having integral vibrating means
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP3521758B2 (ja) * 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168686A (ja) * 2013-06-03 2013-08-29 Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20030011932A (ko) 2003-02-11
US6969905B2 (en) 2005-11-29
WO2002001634A2 (de) 2002-01-03
US20060060981A1 (en) 2006-03-23
US20030102538A1 (en) 2003-06-05
KR100614722B1 (ko) 2006-08-21
WO2002001634A3 (de) 2002-06-20
DE10031204A1 (de) 2002-01-17
EP1295336A2 (de) 2003-03-26

Similar Documents

Publication Publication Date Title
JP2004502303A (ja) 半導体チップおよび電子部品用のシステム支持体ならびにシステム支持体および電子部品の製作方法
TW552693B (en) Electronic component with a plastic package and method for its production
US9595453B2 (en) Chip package method and package assembly
KR100721839B1 (ko) 캐리어 기판의 제조 방법 및 반도체 장치의 제조 방법
TWI280646B (en) Carrier, method of manufacturing a carrier and an electronic device
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
KR101291289B1 (ko) 반도체 패키지 및 그 제조 방법
JP2809115B2 (ja) 半導体装置とその製造方法
KR101195786B1 (ko) 칩 사이즈 양면 접속 패키지의 제조 방법
TWI390684B (zh) 半導體封裝及其製造方法
JPH0917829A (ja) フィルムキャリアおよびそれを用いてなる半導体装置
JP2001521620A (ja) 多数の接触端子を備える、半導体チップの試験用カードの製造方法
US8384205B2 (en) Electronic device package and method of manufacture
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
JP2010101648A (ja) 磁気センサ
JPH11121647A (ja) 半導体装置及びその製造方法
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
JP2022549518A (ja) 拡張ヘッドバンプボンドピラーを備える集積キャパシタ
CN111180422B (zh) 芯片封装结构及其制造方法
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
US6646357B2 (en) Semiconductor device and method of production of same
JP2004273628A (ja) 半導体装置及び製造方法
JP2009290173A (ja) 半導体装置
JP2004319578A (ja) 実装基板の製造方法および回路装置の製造方法
JPH06140560A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060130

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060407