JP2004319578A - 実装基板の製造方法および回路装置の製造方法 - Google Patents
実装基板の製造方法および回路装置の製造方法 Download PDFInfo
- Publication number
- JP2004319578A JP2004319578A JP2003107753A JP2003107753A JP2004319578A JP 2004319578 A JP2004319578 A JP 2004319578A JP 2003107753 A JP2003107753 A JP 2003107753A JP 2003107753 A JP2003107753 A JP 2003107753A JP 2004319578 A JP2004319578 A JP 2004319578A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plating
- electrodes
- wire
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】多数個の電極に電気メッキを施す実装基板の製造方法および回路装置の製造方法を提供する。
【解決手段】本発明の実装基板１１の製造方法は、実装基板１１にメッキ線１８で電気的に接続された複数個の電極を形成する工程と、メッキ線１８を介して電極に通電させることで、電気メッキにより電極にメッキ膜１９を被着する工程と、メッキ線１８を分断することにより個々の電極を電気的に分離する工程とを有する。本発明の回路装置１０の製造方法は、上記基板の製造方法に加えて、実装基板１１に回路素子１２を固着して電極と回路素子１２とを電気的に接続する工程と、回路素子１２が被覆されるように封止樹脂１７を形成する工程とを有する。
【選択図】 図３
【解決手段】本発明の実装基板１１の製造方法は、実装基板１１にメッキ線１８で電気的に接続された複数個の電極を形成する工程と、メッキ線１８を介して電極に通電させることで、電気メッキにより電極にメッキ膜１９を被着する工程と、メッキ線１８を分断することにより個々の電極を電気的に分離する工程とを有する。本発明の回路装置１０の製造方法は、上記基板の製造方法に加えて、実装基板１１に回路素子１２を固着して電極と回路素子１２とを電気的に接続する工程と、回路素子１２が被覆されるように封止樹脂１７を形成する工程とを有する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、多数個の電極に電気メッキを施す実装基板の製造方法および回路装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化に伴って、半導体素子を搭載する回路装置の多ピン化が急速に進んでいる。集積回路用パッケージの多ピン化対応策として従来の回路装置では、外部リードピッチを０．６５ｍｍから０．５ｍｍ程度に縮小することが行われてきた。一方で、半導体素子の高集積化、多機能化により、５００〜１０００ピン程度の半導体素子のパッケージが求められるようになってきている。
【０００３】
また、電子部品用基板の金属部分を保護したり、他の電子部品との接合を容易にしたりするために、金属部分の特定箇所にメッキを部分的に施すことが従来より行われている。このようなメッキの種類としては種々であるが、代表的なものとしては、湿式の電気メッキ及び無電界メッキを挙げることができる。無電界メッキよりも電気メッキの方が一般的に強固なメッキ膜を形成することが可能である。また、電気メッキを行うためには、被メッキ部材を通電させることが必要である。
【０００４】
図７を参照して、従来型の実装基板および回路装置に関して説明する。図７（Ａ）は回路装置１００の断面図であり、図７（Ｂ）はその裏面図である（特許文献１参照）。
【０００５】
図７（Ａ）を参照して、ガラスエポキシ等から成る実装基板１０１の上面に銅箔等から成る電極１０４が形成されている。また実装基板１０１の裏面には裏面電極１０５が形成され、ビアホール１０６により電極１０４と接続されている。また、電極１０４および裏面電極１０５はメッキ膜１０９により被覆されている。ここでは、ボンディングパッドである電極１０４のボンディング性が考慮されて電気メッキによりメッキ膜１０９が形成されている。
【０００６】
半導体素子である回路素子１０２は実装基板１０１上に固着され、金属細線１０３により電極１０４と接続される。また回路素子１０２を被覆するように封止樹脂１０７が形成されている。
【０００７】
図７（Ｂ）を参照して、実装基板１０１の裏面には、外周部と平行に２列に整列して、裏面電極１０５が設けられている。そして、電気メッキを行うために各裏面電極１０５にはメッキ線１０８が外部に接続している。また、内側に整列する裏面電極１０５からは、外側の裏面電極１０５の間から外側に導出するメッキ線１０８が接続している。これらメッキ線１０８を介して通電させることにより、裏面電極１０５および電極１０４の電気メッキが行われていた。
【０００８】
【特許文献１】
特開平１１−２３３６８８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記した回路装置１００では、外側に配列する裏面電極１０５の間からメッキ線１０８が導出されていた。従って、各裏面電極１０５間の間隔を、例えば０．５ｍｍ程度にした場合、裏面電極１０５間に１本のメッキ線１０８のみが延在可能である。このことから、裏面電極１０５を３列以上に配列させることができない問題があった。
【００１０】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、電気メッキが施された多数個の外部電極を有する実装基板の製造方法および回路装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の実装基板の製造方法は、実装基板にメッキ線で電気的に接続された複数個の電極を形成する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程とを有することを特徴とする。
【００１２】
本発明の実装基板の製造方法は、実装基板の中央部付近に配置される回路素子を囲むように２重以上に配列された電極を設け、隣接する前記電極同士をメッキ線により接続する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程とを有することを特徴とする。
【００１３】
本発明の回路装置の製造方法は、実装基板にメッキ線で電気的に接続された複数個の電極を形成する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程と、前記実装基板に回路素子を固着して前記電極と前記回路素子とを電気的に接続する工程と、前記回路素子が被覆されるように封止樹脂を形成する工程とを有することを特徴とする。
【００１４】
本発明の回路装置の製造方法は、実装基板の中央部付近に配置される回路素子を囲むように２重以上に配列された電極を設け、隣接する前記電極同士をメッキ線により接続する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程と、前記実装基板に回路素子を固着して前記電極と前記回路素子とを電気的に接続する工程と、前記回路素子が被覆されるように封止樹脂を形成する工程とを有することを特徴とする。
【００１５】
【発明の実施の形態】
先ず、図１を参照して本発明の実装基板の製造方法および回路装置の製造方法により製造される実装基板１１を有する回路装置１０の構造を説明する。図１（Ａ）は回路装置１０の断面図であり、図１（Ｂ）はその裏面図である。
【００１６】
図１（Ａ）を参照して、ガラスエポキシ等からなる実装基板１１の表面には、少なくともボンディングパッドを構成する表面電極１４が形成されている。更に、実装基板１１の裏面には裏面電極１５が形成され、外部との接続端子として機能する。また、表面電極１４と裏面電極１５とは、実装基板１１を貫通して設けられたビアホール１６により電気的に接続されている。表面電極１４および裏面電極１５は、銅等の金属より成る。
【００１７】
メッキ膜１９は、表面電極１４および裏面電極１５を被覆している。ここでは表面電極１４のボンディング性の向上の為に電気メッキによりメッキ膜１９が被着されている。また、メッキ膜１９の材料としては、例えば、Ａｕ、Ａｇ、Ｐｄ、ＮｉまたはＣｒを採用することができる。また、これらの混合物や積層物をメッキ膜１９の材料として採用することもできる。
【００１８】
回路素子１２は、回路装置の中央部付近にて、接着剤を介して実装基板１１に固着されている。回路素子１２としては、ここでは半導体素子が採用され、金属細線１３を介して表面電極１４と接続されている。ここで、回路素子１２としては他の受動素子および能動素子を全般的に、更にこれらの複数個を採用することができる。
【００１９】
封止樹脂１７は、熱可塑性樹脂または熱硬化性樹脂から成り、回路素子１２、金属細線１３を被覆している。
【００２０】
図１（Ｂ）を参照して、実装基板１１の裏面に形成される裏面電極の構造を説明する。実装基板１１は平面的には矩形に形成され、裏面電極１５は、実装基板１１の裏面に格子状に配列されている。具体的には、裏面電極１５は、中央部付近から周辺部付近に掛けて、方形状に４列が配列されている。そして、隣接する各裏面電極１５同士の間隔は、０．５ｍｍ以下にすることができる。
【００２１】
メッキ線１８は、裏面電極１５を電気メッキによりメッキ処理する工程に於いて、裏面電極１５同士を通電させる働きを有する。従って、電気メッキの工程が終了した後に、ダイシング等によりメッキ線１８は分断される。例えば、図１（Ｂ）に点線で示すダイシングラインでダイシングを行うことにより、メッキ線１８を分断することができる。
【００２２】
次に図２から図６を参照して本発明に斯かる実装基板の製造方法および回路装置の製造方法を説明する。
【００２３】
本発明の実装基板１１の製造方法は、実装基板１１にメッキ線１８で電気的に接続された複数個の電極を形成する工程と、メッキ線１８を介して電極に通電させることで、電気メッキにより電極にメッキ膜１９を被着する工程と、メッキ線１８を分断することにより個々の電極を電気的に分離する工程とを有する。本発明の回路装置１０の製造方法は、上記実装基板の製造方法に加えて、実装基板１１に回路素子１２を固着して電極と回路素子１２とを電気的に接続する工程と、回路素子１２が被覆されるように封止樹脂１７を形成する工程とを有する。このような各工程を以下にて説明する。
【００２４】
先ず、図２を参照して、実装基板１１にメッキ線１８で電気的に接続された複数個の電極を形成する。実装基板１１は、ガラスエポキシ等の樹脂を主材料とするものまたはセラミック等から成る。実装基板１１の表面には表面電極１４が形成され、この表面電極１４はボンディングパッドの働きを有する。また、ボンディングパッドから裏面電極１５の箇所まで延在する配線が構成されても良い。
【００２５】
裏面電極１５は実装基板１１の裏面に設けられ、外部端子の働きを有する。実装基板１１を貫通して設けられたビアホール１６により、個々の裏面電極１５は表面電極１４と電気的に接続されている。
【００２６】
図２（Ｂ）を参照して、裏面電極１５の詳細を説明する。裏面電極１５は、実装基板１１の裏面に格子状に配列されている。具体的には、裏面電極１５は、中央部付近から周辺部付近に掛けて、方形状に４列が配列されている。そして、隣接する各裏面電極１５同士の間隔は、０．５ｍｍ以下にすることができる。また、裏面電極１５はここでは、中央部に配置予定の回路素子を囲むように４重に配置されているが、この配置は任意に変更することができる。
【００２７】
メッキ線１８は、隣接する裏面電極１５を接続するように形成され、裏面電極１５と同一の材料から構成することができる。即ち、実装基板１１の裏面に導電箔を貼り付け、エッチング等の除去方法により選択的にこの導電箔を除去することで、裏面電極１５およびメッキ線１８を同時に形成することができる。ここでは、マトリックス状に配置された裏面電極１５を、縦方向および横方向に繋ぐようにメッキ線１８が配置され、全ての裏面電極１５がメッキ線１８により接続されている。従来例では、再外周に配置された外部電極の間から、内周に配置された外部電極のメッキ線が導出されていたので、外部電極の間隔の狭小化には限界があった。本願では、内周の裏面電極１５は、メッキ線１８を介して外周の裏面電極１５に接続している。従って、外周の裏面電極１５の間にメッキ線を通さずに、内周の電気的接続を確保することができる。このことから、裏面電極１５の間隔の狭小化を図ることができる。
【００２８】
また、メッキ線１８により接続された個々の裏面電極１５は、ビアホール１６により表面電極１４と接続されているので、全ての裏面電極１５および表面電極１４は、メッキ線１８により電気的に接続されている。
【００２９】
図３を参照して、図２の説明ではメッキ線１８により縦方向および横方向に裏面電極１５が接続されていたが、ここでは、裏面電極１５はメッキ線１８により横方向に接続されている。また、メッキ線１８により縦方向または斜め方向に部分的に接続されても良い。
【００３０】
次に、図４を参照して、次に、メッキ線１８を介して電極に通電させることで、電気メッキにより電極にメッキ膜１９を被着する。
【００３１】
メッキを行う手法としては電気メッキおよび無電界メッキがあるが、本発明では、ボンディングパッドとして用いられる表面電極１４のボンディング性が考慮されて電気メッキを用いてメッキ膜１９の被着を行う。メッキ膜１９の材料としては、メッキ膜１９の材料としては、例えば、Ａｕ、Ａｇ、Ｐｄ、ＮｉまたはＣｒを採用することができる。また、これらの混合物や積層物をメッキ膜１９の材料として採用することもできる。
【００３２】
具体的な電気メッキの手法としては、先ずメッキ液に上記した実装基板１１を浸す。メッキ液は上記した金属のイオンを含む溶液であり、その中に正負の電極を入れ、溶液中に電流を流す。実装基板のメッキ線１８の何れかは負極である電極と接続される。このことにより、表面電極１４および裏面電極１５の表面はメッキ膜１９が被着される。また、メッキ線１８により裏面電極１５は接続され、更にビアホール１６により各々の裏面電極１５と表面電極１４とは接続されている。従って、１つのメッキ線１８を導通させることにより、全ての裏面電極１５および表面電極１４のメッキ処理を行うことができる。
【００３３】
次に、図５を参照して、メッキ線１８を分断することにより個々の電極を電気的に分離する。
【００３４】
ここでは、メッキ線１８は、縦方向および横方向に裏面電極１５を接続している。従って、各列および各行の間隙のダイシングライン２０に沿って、ダイシンググレード２１を用いてメッキ膜１９の分断を行う。このことにより、個々の裏面電極１５は電気的に分離される。また、メッキ線１８が縦方向のみに裏面電極１５を接続している場合は、横方向にダイシングを行うことにより、各裏面電極１５の電気的分離が行える。
【００３５】
次に、図６を参照して、実装基板１１に回路素子１２を固着して電極と回路素子１２とを電気的に接続し、回路素子１２が被覆されるように封止樹脂１７を形成する。前述したように、メッキ膜１９は電気メッキにより被着されているので、金属細線１３のワイヤボンディングは良好に行うことができる。
【００３６】
上記の説明では、本発明に斯かる実装基板の製造方法および回路装置の製造方法について説明を行ったが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。即ち、電解メッキを行う工程で、所望の箇所のみにメッキ膜１９が形成されるように、メッキレジストを用いることも可能である。また、各メッキ線１８の分断を、封止樹脂１７を形成した後に行うことも可能である。
【００３７】
【発明の効果】
本発明の実装基板の製造方法および回路装置の製造方法によれば、電解メッキの工程に於いて、隣接する裏面電極１５同士をメッキ線１８で電気的に接続することにより、裏面電極１５の間に引き回されたメッキ線を排除して各裏面電極１５間の間隔を狭くすることができる。従って、各裏面電極１５の間隔が０．５以下であっても、回路素子１２を取り囲むように３列以上の配列を構成することが可能となり、半導体素子の多ピン化に追従した回路装置１０を提供することができる。また、電気メッキの工程が終了した後に、ダイシング等によりメッキ線１８は分断される。
【図面の簡単な説明】
【図１】本発明の実装基板の製造方法および回路装置の製造方法により製造される実装基板および回路装置の断面図（Ａ）、裏面図（Ｂ）である。
【図２】本発明の実装基板の製造方法および回路装置の製造方法を説明する断面図（Ａ）、裏面図（Ｂ）である。
【図３】実装基板の製造方法および回路装置の製造方法を説明する裏面図である。
【図４】本発明の実装基板の製造方法および回路装置の製造方法を説明する断面図（Ａ）、裏面図（Ｂ）である。
【図５】実装基板の製造方法および回路装置の製造方法を説明する裏面図である。
【図６】本発明の実装基板の製造方法および回路装置の製造方法を説明する断面図である。
【図７】従来の半導体装置を説明する断面図（Ａ）、裏面図（Ｂ）である。
【符号の説明】
１０ 回路装置
１１ 実装基板
１２ 回路素子
１３ 金属細線
１４ 電極
１５ 裏面電極
１６ ビアホール
１７ 封止樹脂
【発明の属する技術分野】
本発明は、多数個の電極に電気メッキを施す実装基板の製造方法および回路装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化に伴って、半導体素子を搭載する回路装置の多ピン化が急速に進んでいる。集積回路用パッケージの多ピン化対応策として従来の回路装置では、外部リードピッチを０．６５ｍｍから０．５ｍｍ程度に縮小することが行われてきた。一方で、半導体素子の高集積化、多機能化により、５００〜１０００ピン程度の半導体素子のパッケージが求められるようになってきている。
【０００３】
また、電子部品用基板の金属部分を保護したり、他の電子部品との接合を容易にしたりするために、金属部分の特定箇所にメッキを部分的に施すことが従来より行われている。このようなメッキの種類としては種々であるが、代表的なものとしては、湿式の電気メッキ及び無電界メッキを挙げることができる。無電界メッキよりも電気メッキの方が一般的に強固なメッキ膜を形成することが可能である。また、電気メッキを行うためには、被メッキ部材を通電させることが必要である。
【０００４】
図７を参照して、従来型の実装基板および回路装置に関して説明する。図７（Ａ）は回路装置１００の断面図であり、図７（Ｂ）はその裏面図である（特許文献１参照）。
【０００５】
図７（Ａ）を参照して、ガラスエポキシ等から成る実装基板１０１の上面に銅箔等から成る電極１０４が形成されている。また実装基板１０１の裏面には裏面電極１０５が形成され、ビアホール１０６により電極１０４と接続されている。また、電極１０４および裏面電極１０５はメッキ膜１０９により被覆されている。ここでは、ボンディングパッドである電極１０４のボンディング性が考慮されて電気メッキによりメッキ膜１０９が形成されている。
【０００６】
半導体素子である回路素子１０２は実装基板１０１上に固着され、金属細線１０３により電極１０４と接続される。また回路素子１０２を被覆するように封止樹脂１０７が形成されている。
【０００７】
図７（Ｂ）を参照して、実装基板１０１の裏面には、外周部と平行に２列に整列して、裏面電極１０５が設けられている。そして、電気メッキを行うために各裏面電極１０５にはメッキ線１０８が外部に接続している。また、内側に整列する裏面電極１０５からは、外側の裏面電極１０５の間から外側に導出するメッキ線１０８が接続している。これらメッキ線１０８を介して通電させることにより、裏面電極１０５および電極１０４の電気メッキが行われていた。
【０００８】
【特許文献１】
特開平１１−２３３６８８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記した回路装置１００では、外側に配列する裏面電極１０５の間からメッキ線１０８が導出されていた。従って、各裏面電極１０５間の間隔を、例えば０．５ｍｍ程度にした場合、裏面電極１０５間に１本のメッキ線１０８のみが延在可能である。このことから、裏面電極１０５を３列以上に配列させることができない問題があった。
【００１０】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、電気メッキが施された多数個の外部電極を有する実装基板の製造方法および回路装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の実装基板の製造方法は、実装基板にメッキ線で電気的に接続された複数個の電極を形成する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程とを有することを特徴とする。
【００１２】
本発明の実装基板の製造方法は、実装基板の中央部付近に配置される回路素子を囲むように２重以上に配列された電極を設け、隣接する前記電極同士をメッキ線により接続する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程とを有することを特徴とする。
【００１３】
本発明の回路装置の製造方法は、実装基板にメッキ線で電気的に接続された複数個の電極を形成する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程と、前記実装基板に回路素子を固着して前記電極と前記回路素子とを電気的に接続する工程と、前記回路素子が被覆されるように封止樹脂を形成する工程とを有することを特徴とする。
【００１４】
本発明の回路装置の製造方法は、実装基板の中央部付近に配置される回路素子を囲むように２重以上に配列された電極を設け、隣接する前記電極同士をメッキ線により接続する工程と、前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程と、前記実装基板に回路素子を固着して前記電極と前記回路素子とを電気的に接続する工程と、前記回路素子が被覆されるように封止樹脂を形成する工程とを有することを特徴とする。
【００１５】
【発明の実施の形態】
先ず、図１を参照して本発明の実装基板の製造方法および回路装置の製造方法により製造される実装基板１１を有する回路装置１０の構造を説明する。図１（Ａ）は回路装置１０の断面図であり、図１（Ｂ）はその裏面図である。
【００１６】
図１（Ａ）を参照して、ガラスエポキシ等からなる実装基板１１の表面には、少なくともボンディングパッドを構成する表面電極１４が形成されている。更に、実装基板１１の裏面には裏面電極１５が形成され、外部との接続端子として機能する。また、表面電極１４と裏面電極１５とは、実装基板１１を貫通して設けられたビアホール１６により電気的に接続されている。表面電極１４および裏面電極１５は、銅等の金属より成る。
【００１７】
メッキ膜１９は、表面電極１４および裏面電極１５を被覆している。ここでは表面電極１４のボンディング性の向上の為に電気メッキによりメッキ膜１９が被着されている。また、メッキ膜１９の材料としては、例えば、Ａｕ、Ａｇ、Ｐｄ、ＮｉまたはＣｒを採用することができる。また、これらの混合物や積層物をメッキ膜１９の材料として採用することもできる。
【００１８】
回路素子１２は、回路装置の中央部付近にて、接着剤を介して実装基板１１に固着されている。回路素子１２としては、ここでは半導体素子が採用され、金属細線１３を介して表面電極１４と接続されている。ここで、回路素子１２としては他の受動素子および能動素子を全般的に、更にこれらの複数個を採用することができる。
【００１９】
封止樹脂１７は、熱可塑性樹脂または熱硬化性樹脂から成り、回路素子１２、金属細線１３を被覆している。
【００２０】
図１（Ｂ）を参照して、実装基板１１の裏面に形成される裏面電極の構造を説明する。実装基板１１は平面的には矩形に形成され、裏面電極１５は、実装基板１１の裏面に格子状に配列されている。具体的には、裏面電極１５は、中央部付近から周辺部付近に掛けて、方形状に４列が配列されている。そして、隣接する各裏面電極１５同士の間隔は、０．５ｍｍ以下にすることができる。
【００２１】
メッキ線１８は、裏面電極１５を電気メッキによりメッキ処理する工程に於いて、裏面電極１５同士を通電させる働きを有する。従って、電気メッキの工程が終了した後に、ダイシング等によりメッキ線１８は分断される。例えば、図１（Ｂ）に点線で示すダイシングラインでダイシングを行うことにより、メッキ線１８を分断することができる。
【００２２】
次に図２から図６を参照して本発明に斯かる実装基板の製造方法および回路装置の製造方法を説明する。
【００２３】
本発明の実装基板１１の製造方法は、実装基板１１にメッキ線１８で電気的に接続された複数個の電極を形成する工程と、メッキ線１８を介して電極に通電させることで、電気メッキにより電極にメッキ膜１９を被着する工程と、メッキ線１８を分断することにより個々の電極を電気的に分離する工程とを有する。本発明の回路装置１０の製造方法は、上記実装基板の製造方法に加えて、実装基板１１に回路素子１２を固着して電極と回路素子１２とを電気的に接続する工程と、回路素子１２が被覆されるように封止樹脂１７を形成する工程とを有する。このような各工程を以下にて説明する。
【００２４】
先ず、図２を参照して、実装基板１１にメッキ線１８で電気的に接続された複数個の電極を形成する。実装基板１１は、ガラスエポキシ等の樹脂を主材料とするものまたはセラミック等から成る。実装基板１１の表面には表面電極１４が形成され、この表面電極１４はボンディングパッドの働きを有する。また、ボンディングパッドから裏面電極１５の箇所まで延在する配線が構成されても良い。
【００２５】
裏面電極１５は実装基板１１の裏面に設けられ、外部端子の働きを有する。実装基板１１を貫通して設けられたビアホール１６により、個々の裏面電極１５は表面電極１４と電気的に接続されている。
【００２６】
図２（Ｂ）を参照して、裏面電極１５の詳細を説明する。裏面電極１５は、実装基板１１の裏面に格子状に配列されている。具体的には、裏面電極１５は、中央部付近から周辺部付近に掛けて、方形状に４列が配列されている。そして、隣接する各裏面電極１５同士の間隔は、０．５ｍｍ以下にすることができる。また、裏面電極１５はここでは、中央部に配置予定の回路素子を囲むように４重に配置されているが、この配置は任意に変更することができる。
【００２７】
メッキ線１８は、隣接する裏面電極１５を接続するように形成され、裏面電極１５と同一の材料から構成することができる。即ち、実装基板１１の裏面に導電箔を貼り付け、エッチング等の除去方法により選択的にこの導電箔を除去することで、裏面電極１５およびメッキ線１８を同時に形成することができる。ここでは、マトリックス状に配置された裏面電極１５を、縦方向および横方向に繋ぐようにメッキ線１８が配置され、全ての裏面電極１５がメッキ線１８により接続されている。従来例では、再外周に配置された外部電極の間から、内周に配置された外部電極のメッキ線が導出されていたので、外部電極の間隔の狭小化には限界があった。本願では、内周の裏面電極１５は、メッキ線１８を介して外周の裏面電極１５に接続している。従って、外周の裏面電極１５の間にメッキ線を通さずに、内周の電気的接続を確保することができる。このことから、裏面電極１５の間隔の狭小化を図ることができる。
【００２８】
また、メッキ線１８により接続された個々の裏面電極１５は、ビアホール１６により表面電極１４と接続されているので、全ての裏面電極１５および表面電極１４は、メッキ線１８により電気的に接続されている。
【００２９】
図３を参照して、図２の説明ではメッキ線１８により縦方向および横方向に裏面電極１５が接続されていたが、ここでは、裏面電極１５はメッキ線１８により横方向に接続されている。また、メッキ線１８により縦方向または斜め方向に部分的に接続されても良い。
【００３０】
次に、図４を参照して、次に、メッキ線１８を介して電極に通電させることで、電気メッキにより電極にメッキ膜１９を被着する。
【００３１】
メッキを行う手法としては電気メッキおよび無電界メッキがあるが、本発明では、ボンディングパッドとして用いられる表面電極１４のボンディング性が考慮されて電気メッキを用いてメッキ膜１９の被着を行う。メッキ膜１９の材料としては、メッキ膜１９の材料としては、例えば、Ａｕ、Ａｇ、Ｐｄ、ＮｉまたはＣｒを採用することができる。また、これらの混合物や積層物をメッキ膜１９の材料として採用することもできる。
【００３２】
具体的な電気メッキの手法としては、先ずメッキ液に上記した実装基板１１を浸す。メッキ液は上記した金属のイオンを含む溶液であり、その中に正負の電極を入れ、溶液中に電流を流す。実装基板のメッキ線１８の何れかは負極である電極と接続される。このことにより、表面電極１４および裏面電極１５の表面はメッキ膜１９が被着される。また、メッキ線１８により裏面電極１５は接続され、更にビアホール１６により各々の裏面電極１５と表面電極１４とは接続されている。従って、１つのメッキ線１８を導通させることにより、全ての裏面電極１５および表面電極１４のメッキ処理を行うことができる。
【００３３】
次に、図５を参照して、メッキ線１８を分断することにより個々の電極を電気的に分離する。
【００３４】
ここでは、メッキ線１８は、縦方向および横方向に裏面電極１５を接続している。従って、各列および各行の間隙のダイシングライン２０に沿って、ダイシンググレード２１を用いてメッキ膜１９の分断を行う。このことにより、個々の裏面電極１５は電気的に分離される。また、メッキ線１８が縦方向のみに裏面電極１５を接続している場合は、横方向にダイシングを行うことにより、各裏面電極１５の電気的分離が行える。
【００３５】
次に、図６を参照して、実装基板１１に回路素子１２を固着して電極と回路素子１２とを電気的に接続し、回路素子１２が被覆されるように封止樹脂１７を形成する。前述したように、メッキ膜１９は電気メッキにより被着されているので、金属細線１３のワイヤボンディングは良好に行うことができる。
【００３６】
上記の説明では、本発明に斯かる実装基板の製造方法および回路装置の製造方法について説明を行ったが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。即ち、電解メッキを行う工程で、所望の箇所のみにメッキ膜１９が形成されるように、メッキレジストを用いることも可能である。また、各メッキ線１８の分断を、封止樹脂１７を形成した後に行うことも可能である。
【００３７】
【発明の効果】
本発明の実装基板の製造方法および回路装置の製造方法によれば、電解メッキの工程に於いて、隣接する裏面電極１５同士をメッキ線１８で電気的に接続することにより、裏面電極１５の間に引き回されたメッキ線を排除して各裏面電極１５間の間隔を狭くすることができる。従って、各裏面電極１５の間隔が０．５以下であっても、回路素子１２を取り囲むように３列以上の配列を構成することが可能となり、半導体素子の多ピン化に追従した回路装置１０を提供することができる。また、電気メッキの工程が終了した後に、ダイシング等によりメッキ線１８は分断される。
【図面の簡単な説明】
【図１】本発明の実装基板の製造方法および回路装置の製造方法により製造される実装基板および回路装置の断面図（Ａ）、裏面図（Ｂ）である。
【図２】本発明の実装基板の製造方法および回路装置の製造方法を説明する断面図（Ａ）、裏面図（Ｂ）である。
【図３】実装基板の製造方法および回路装置の製造方法を説明する裏面図である。
【図４】本発明の実装基板の製造方法および回路装置の製造方法を説明する断面図（Ａ）、裏面図（Ｂ）である。
【図５】実装基板の製造方法および回路装置の製造方法を説明する裏面図である。
【図６】本発明の実装基板の製造方法および回路装置の製造方法を説明する断面図である。
【図７】従来の半導体装置を説明する断面図（Ａ）、裏面図（Ｂ）である。
【符号の説明】
１０ 回路装置
１１ 実装基板
１２ 回路素子
１３ 金属細線
１４ 電極
１５ 裏面電極
１６ ビアホール
１７ 封止樹脂
Claims (10)
- 実装基板にメッキ線で電気的に接続された複数個の電極を形成する工程と、
前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、
前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程とを有することを特徴とする実装基板の製造方法。 - 実装基板の中央部付近に配置される回路素子を囲むように２重以上に配列された電極を設け、隣接する前記電極同士をメッキ線により接続する工程と、
前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、
前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程とを有することを特徴とする実装基板の製造方法。 - 前記実装基板の表面にはボンディングパッドとなる表面電極を形成し、前記実装基板の裏面には前記表面電極と接続され且つ外部電極となる裏面電極を形成し、前記裏面電極同士を前記メッキ線で接続することを特徴とする請求項１または請求項２記載の実装基板の製造方法。
- 前記電極はマトリックス状に多数個が形成され、メッキ線により全ての電極が電気的に接続された状態で前記メッキ膜を被着することを特徴とする請求項１または請求項２記載の実装基板の製造方法。
- ダイシングにより前記メッキ線の分断を行うことを特徴とする請求項１または請求項２記載の実装基板の製造方法。
- 実装基板にメッキ線で電気的に接続された複数個の電極を形成する工程と、
前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、
前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程と、
前記実装基板に回路素子を固着して前記電極と前記回路素子とを電気的に接続する工程と、
前記回路素子が被覆されるように封止樹脂を形成する工程とを有することを特徴とする回路装置の製造方法。 - 実装基板の中央部付近に配置される回路素子を囲むように２重以上に配列された電極を設け、隣接する前記電極同士をメッキ線により接続する工程と、
前記メッキ線を介して前記電極に通電させることで、電気メッキにより前記電極にメッキ膜を被着する工程と、
前記メッキ線を分断することにより個々の前記電極を電気的に分離する工程と、
前記実装基板に回路素子を固着して前記電極と前記回路素子とを電気的に接続する工程と、
前記回路素子が被覆されるように封止樹脂を形成する工程とを有することを特徴とする回路装置の製造方法。 - 前記実装基板の表面にはボンディングパッドとなる表面電極を形成し、前記実装基板の裏面には前記表面電極と接続され且つ外部電極となる裏面電極を形成し、前記裏面電極同士を前記メッキ線で接続することを特徴とする請求項６または請求項７記載の回路装置の製造方法。
- 前記電極はマトリックス状に多数個が形成され、メッキ線により全ての電極が電気的に接続された状態で前記メッキ膜を被着することを特徴とする請求項６または請求項７記載の回路装置の製造方法。
- ダイシングにより前記メッキ線の分断を行うことを特徴とする請求項６または請求項７記載の回路装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107753A JP4484444B2 (ja) | 2003-04-11 | 2003-04-11 | 回路装置の製造方法 |
| TW093106434A TWI232706B (en) | 2003-04-11 | 2004-03-11 | Manufacturing method of mounting substrate and manufacturing method of circuit device |
| US10/813,778 US7213333B2 (en) | 2003-04-11 | 2004-03-31 | Method for manufacturing mounting substrate and method for manufacturing circuit device |
| CNB2004100319988A CN1278401C (zh) | 2003-04-11 | 2004-03-31 | 安装衬底的制造方法及电路装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107753A JP4484444B2 (ja) | 2003-04-11 | 2003-04-11 | 回路装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009145680A Division JP5119484B2 (ja) | 2009-06-18 | 2009-06-18 | 実装基板およびそれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319578A true JP2004319578A (ja) | 2004-11-11 |
| JP4484444B2 JP4484444B2 (ja) | 2010-06-16 |
Family
ID=33409983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107753A Expired - Fee Related JP4484444B2 (ja) | 2003-04-11 | 2003-04-11 | 回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7213333B2 (ja) |
| JP (1) | JP4484444B2 (ja) |
| CN (1) | CN1278401C (ja) |
| TW (1) | TWI232706B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010346A (ja) * | 2008-06-26 | 2010-01-14 | Oki Semiconductor Co Ltd | プリント基板の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140108865A (ko) | 2013-03-04 | 2014-09-15 | 삼성전자주식회사 | 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판을 포함하는 반도체 패키지 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306690A (ja) * | 1989-05-22 | 1990-12-20 | Toshiba Corp | 表面実装用配線基板の製造方法 |
| JP2001044589A (ja) * | 1999-07-30 | 2001-02-16 | Nitto Denko Corp | 回路基板 |
| US7042073B2 (en) * | 2001-06-07 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
-
2003
- 2003-04-11 JP JP2003107753A patent/JP4484444B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-11 TW TW093106434A patent/TWI232706B/zh not_active IP Right Cessation
- 2004-03-31 US US10/813,778 patent/US7213333B2/en not_active Expired - Fee Related
- 2004-03-31 CN CNB2004100319988A patent/CN1278401C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010346A (ja) * | 2008-06-26 | 2010-01-14 | Oki Semiconductor Co Ltd | プリント基板の製造方法 |
| US8500984B2 (en) | 2008-06-26 | 2013-08-06 | Oki Semiconductor Co., Ltd. | Method for manufacturing printed-circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1278401C (zh) | 2006-10-04 |
| US7213333B2 (en) | 2007-05-08 |
| TWI232706B (en) | 2005-05-11 |
| US20040226828A1 (en) | 2004-11-18 |
| CN1536632A (zh) | 2004-10-13 |
| JP4484444B2 (ja) | 2010-06-16 |
| TW200425805A (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7179526B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003338587A5 (ja) | ||
| TWI413210B (zh) | 電子裝置封裝及製造方法 | |
| JP6149072B2 (ja) | 半導体装置およびその製造方法 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP5447928B2 (ja) | 実装基板およびそれを用いた薄型発光装置の製造方法 | |
| US7842611B2 (en) | Substrate and manufacturing method of the same | |
| JP3437477B2 (ja) | 配線基板および半導体装置 | |
| US9847316B2 (en) | Production of optoelectronic components | |
| JP5546350B2 (ja) | 多数個取り配線基板 | |
| US11869844B2 (en) | Semiconductor device | |
| US9935030B2 (en) | Resin-encapsulated semiconductor device | |
| US10178768B2 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
| US20080083984A1 (en) | Wiring board | |
| JP4484444B2 (ja) | 回路装置の製造方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JP5119484B2 (ja) | 実装基板およびそれを用いた半導体装置 | |
| KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
| US20150027977A1 (en) | Method of manufacturing wiring board | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| US20240113008A1 (en) | Wiring substrate | |
| JP7430988B2 (ja) | 電子装置 | |
| JP4097486B2 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |