以下、本発明の実施の形態として示す高周波回路モジュール体(回路モジュール体)1及びその製造方法について、図面を参照して詳細に説明する。図1に示した高周波回路モジュール体1は、例えば情報通信機能やストレージ機能等を有しており、パーソナルコンピュータ、携帯電話機或いはオーディオ機器等の各種モバイル電子機器に搭載され、或いはオプションとして挿脱される超小型通信機能モジュール体の高周波回路体を構成する。高周波回路モジュール体1は、詳細を省略するが、送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路部或いは中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路部等が形成されている。
高周波回路モジュール体1は、詳細を後述するように主面2a上に剥離層3を形成したダミー基板2が用いられ、剥離層3上に薄膜技術によって製作された多数個の薄膜積層回路体(薄膜積層回路体)4A〜4Nを積層形成する工程と、各薄膜積層回路体4を剥離層3を介してダミー基板2から一括して剥離する工程と、各薄膜積層回路体4を個々に分離した後にベース基板5に実装する工程等を経て製造される。高周波回路モジュール体1は、ベース基板5が、薄膜積層回路体4に対して電源や制御信号等を供給する電源系或いは制御系の配線部或いはグランド部を構成する。
高周波回路モジュール体1は、薄膜積層回路体4とベース基板5とを電気的かつ電磁的に分離した構造とすることで、相互の干渉を抑制して特性の向上を図るとともに充分な面積を有する電源パターンやグランドパターンをベース基板5に形成して薄膜積層回路体4内に形成された回路部が安定した動作を行う。なお、高周波回路モジュール体1は、後述するように絶縁層を介して多層の配線層を有する薄膜積層回路体4を有するが、例えば単層の配線層を有する薄膜積層回路体を備えるようにしてもよい。
ベース基板5は、多層配線基板として従来一般的に用いられる例えばガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン或いはポリテトラフルオロエチレン等を基材とする有機基板や、ガラス、アルミナ、セラミック等を基材とする無機基板或いは有機材料と無機材料との複合基板が用いられる。ベース基板5は、比較的廉価な基材を用いてさほど精度を要しない従来の一般的な多層配線技術によって形成されることで、廉価に形成される。ベース基板5には、詳細を省略するが、信号配線パターン6や電源配線パターン7或いはグランドパターン8等が多層に形成されるとともに各層がビア9によって層間接続されている。
ベース基板5には、図1に示すようにソルダレジスト層10によって被覆される最上層5aに、それぞれソルダレジスト層10に形成した開口部10aを介して外方に臨ませられて薄膜積層回路体4を機械的かつ電気的に接続するための多数個の実装用端子部11がパターン形成されている。ベース基板5には、各実装用端子部11上にそれぞれはんだバンプ12が形成されている。ベース基板5には、ソルダレジスト層13によって被覆される最下層5bに、それぞれソルダレジスト層13に形成された開口部から外方に臨ませられて高周波回路モジュール体1を図示しないインタポーザ等に実装するための多数個の接続用端子部14が形成されている。
薄膜積層回路体4は、図2に示すように詳細を後述する薄膜技術や厚膜技術を用いる製作工程によって製作され、第1絶縁層15乃至第3絶縁層17と、微細な幅とピッチを有する高精度の配線パターンが形成された第1配線層18乃至第3配線層20或いは層内等に高精度に作り込まれた複数のキャパシタ素子21、レジスタ素子22或いはインダクタ素子23等が高精度に作り込まれている。薄膜積層回路体4には、第1絶縁層15に設けられた端子開口15aに臨んでベース基板5のはんだバンプ12が接合される複数個の実装接続ランド24が形成されるとともに、第3絶縁層17上に形成したソルダレジスト層25に設けられた開口25aに臨んで多数個の外部電極26が形成されている。
薄膜積層回路体4は、外部電極26を介してその上部にフィルタ等の電子部品やチップ部品を直接実装することを可能とする。したがって、薄膜積層回路体4は、内部に作り込みができなかった素子等を最上層に実装することが可能であり、配線長の短縮化が図れるようにする。また、薄膜積層回路体4は、各外部電極26がベース基板5側の各実装用端子部11と対応して形成されており、相対する各実装接続ランド24と各実装用端子部11とを接続することによってベース基板5に実装される。
薄膜積層回路体4は、第1絶縁層15に形成した第1ビア28によって実装接続ランド24と第1配線層18との層間接続が適宜行われ、第2絶縁層16に形成した第2ビア29によって第1配線層18と第2配線層19との層間接続が適宜行われ、さらに第3絶縁層17に形成した第3ビア30を介して第2配線層19と第3配線層20との層間接続が適宜行われる。高周波回路モジュール体1は、薄膜積層回路体4内に、上下配線層間のビアを直接形成するいわゆるビア−オン−ビア(Via-on-Via)構造を備えることによって、配線長の短縮化を図りかつ伝送信号の減衰が低減されるとともに信号遅延を最小限とした接続が行われるようになる。
キャパシタ素子21は、例えばデカップリングキャパシタやDCカット用のキャパシタであり、詳細を後述する工程によりタンタルオキサイト(TaO)膜や窒化タンタル(TaN)膜により形成される。レジスタ素子22は、例えば終端抵抗用のレジスタであり、窒化タンタル膜によって形成される。高周波回路モジュール体1は、従来チップ部品によって対応していた各種の受動素子を薄膜積層回路体4の層内にそれぞれ薄膜形成することによって、極めて小型でかつ高性能の受動素子等が搭載されることになり小型、薄型化が図られるようになる。
薄膜積層回路体4は、ベース基板5に対して、相対する実装接続ランド24と実装用端子部11との位置合わせが行われて、最上層5aと第1絶縁層15との間に介在してアンダフィル層27が形成される。薄膜積層回路体4は、例えば加熱圧着装置等を用いてはんだバンプ12を溶融するによって相対する実装接続ランド24と実装用端子部11とをはんだ付けすることによって実装されて高周波回路モジュール体1を構成する。高周波回路モジュール体1は、ベース基板5側に電源回路やグランド或いは制御信号等の低速信号用の回路を形成するとともに、薄膜積層回路体4側にLSI等間の高速信号用回路を形成する。高周波回路モジュール体1は、ベース基板5側に充分な面積を有する電源配線パターン7やグランドパターン8が形成されて薄膜積層回路体4に対してレギュレーションの高い電源供給が行われるようになる。
高周波回路モジュール体1は、各種の受動素子を配線層内に作り込んで多機能化等を図る部位が薄型の薄膜積層回路体4として製作されてベース基板5に実装されることから、小型化薄型化が図られる。高周波回路モジュール体1は、簡易な設備と簡易な工程とにより歩留まりの向上も図られて製造されることから、低コスト化が図られる。
以上のように構成された高周波回路モジュール体1は、図3に示す製造工程を経て製造される。なお、高周波回路モジュール体1の製造工程は、ダミー基板2上に同一仕様の多数個の薄膜積層回路体4を一括して製作したり、複数仕様の多数個の薄膜積層回路体4を同時に製作するようにしてもよい。
高周波回路モジュール体1の製造工程は、主面2aが平坦化されたシリコン基板やガラス基板からなるダミー基板2が供給され、主面2a上に剥離層3を形成する剥離層形成工程s−1を有する。高周波回路モジュール体1の製造工程は、剥離層3上に薄膜積層回路体4を製作する工程を有する。高周波回路モジュール体1の製造工程は、製作された薄膜積層回路体4をダミー基板2から剥離する工程を有する。高周波回路モジュール体1の製造工程は、薄膜積層回路体4をベース基板5に実装する工程を有する。
薄膜積層回路体4の製作工程は、剥離層3上に実装接続ランド24を形成する実装接続ランド形成工程s−2と、第1絶縁層15を形成する第1絶縁層形成工程s−3と、第1配線層18を形成する第1配線層形成工程s−4と、第2絶縁層16を形成する第2絶縁層形成工程s−5と、各薄膜素子を形成する素子形成工程s−6とを有する。薄膜積層回路体4の製作工程は、第2配線層19を形成する第2配線層形成工程s−7と、第3絶縁層17を形成する第3絶縁層形成工程s−8と、第3配線層20を形成する第3配線層形成工程s−9と、ソルダレジスト層25と外部電極26を形成するソルダレジスト層・外部電極形成工程s−10とを有する。
高周波回路モジュール体1の製造工程は、剥離層3の一部を除去する剥離層部分除去工程s−11と、ダミー基板2上に形成された薄膜積層回路体4を覆うようにして 保持フィルム材31を貼り合わせる保持フィルム材貼合せ工程s−12と、保持フィルム材31によって各薄膜積層回路体4を保持した状態でダミー基板2から剥離する剥離工程s−13と、保持フィルム材31から各薄膜積層回路体4を1個ずつ分離する薄膜積層回路体分離工程s−14とを有する。高周波回路モジュール体1の製造工程は、所定の配線層等が多層に形成されたベース基板5が供給され、このベース基板5にはんだバンプ12を形成するはんだバンプ形成工程s−15や、ベース基板5に薄膜積層回路体4を実装する薄膜積層回路体実装工程s−16等を有する。
保持フィルム材貼合せ工程s−11に用いられる保持フィルム材31は、図4に示すように耐熱性及び耐薬品性と可撓性とを有する例えばポリエステル、ポリエチレンテレフタレート、ポリイミド等の合成樹脂製基材フィル31aと、この基材フィル31aの全面に形成した接着剤層31bとからなる。保持フィルム材31は、ダミー基板2の外径よりも大きくかつ厚みが30μm〜50μmの基材フィル31aに対して、層厚が40μm〜80μm程度の接着剤層31bが形成されてなる。保持フィルム材31には、マトリックス状に多数のスリット32が形成されており、これらスリット32によって後述する工程を経てダミー基板2上に製作される各薄膜積層回路体4とそれぞれ対応する多数の貼合せ領域33に区割りされる。
保持フィルム材31は、接着剤層31bが、例えば紫外線を照射したり加熱処理を行うことによって内部に気泡が生じ、この気泡の存在によって接着対象体間の接着強度が低下する光照射低下型接着剤或いは熱低下型接着剤が用いられて形成される。保持フィルム材31は、後述するようにダミー基板2から各薄膜積層回路体4を保持して一括して剥離した後に、光照射や加熱処理を施すことにより各薄膜積層回路体4が1個ずつ容易に分離されるようにする。なお、保持フィルム材31には、具体的には例えば日東電工社製の商品名「リバアルファ」等が用いられる。保持フィルム材31は、接着剤層31bに光照射低下型接着剤を用いる場合に、基材フィル31aが透明等の光透過性を有するフィルム材とされる。
保持フィルム材31は、図5に示したフォルダ部材34によって外周部を保持されることにより、剥離治具35を構成する。フォルダ部材34は、例えば厚みが0.5mm乃至2mm程度の金属板が用いられ、保持フィルム材31の外径よりもやや小径とされた開口部34aが形成されている。フォルダ部材34には、図6に示すように開口部34aを閉塞するようにして組み合わされた保持フィルム材31の外周部を全周に亘って接合されて剥離治具35を構成する。
剥離治具35は、剥離工程s−12から薄膜積層回路体分離工程s−14において、薄厚で形成される各薄膜積層回路体4が精度よく剥離されるようにするとともに容易な取り扱いが行われるようにする。なお、剥離治具35は、保持フィルム材31に対してさらに補強フィルム材を接合したものを用いるようにしてもよい。補強フィルム材としては、例えば回路基板の表面研磨やダイシングを行う際に用いるダイシングテープ等を用いるようにすればよい。
剥離層形成工程s−1は、耐熱性や耐薬品性に優れ、高精度の平坦面を形成することが可能であるとともにリソグラフ処理時に際して焦点深度の保持、マスキング時のコンタクトアライメント特性が良好である絶縁材のシリコン基板やガラス基板からなるダミー基板2に対して、その主面2a上に剥離層3を全面に亘って形成する工程である。剥離層形成工程s−1は、詳細には、図7に示すように第1金属膜36を形成する工程と、この第1金属膜36上に第2金属膜37を形成する工程と、第2金属膜37を被覆する絶縁性の保護樹脂膜38を形成する工程とからなる。
第1金属膜36の形成工程においては、例えばスパッタ法や化学蒸着法(CVD:Chemical Vapor Deposition)等によって、200Å〜500Å程度の均一な膜厚を有するチタン、窒化チタン、クロム等の金属膜を形成する。第1金属膜36は、ダミー基板2との密着性を向上させる機能を奏する。第2金属膜37の形成工程においては、同様にして1000Å〜3000Å程度の均一な膜厚を有する銅、アルミニウム等の金属膜を形成する。第2金属膜37は、剥離溶液によって溶解されることによりダミー基板2から薄膜積層回路体4を剥離する機能を奏する。
絶縁樹脂膜形成工程は、第2金属膜37上に、例えばポリイミド樹脂等の絶縁性合成樹脂材を塗布均一性、厚み制御性を保持することが可能な例えばスピンコート法、カーテンコート法、ロールコート法或いはディップコート法等によって1um〜3um程度の膜厚の保護樹脂膜38を形成する。保護樹脂膜38は、後述する剥離工程s−12に際して、薬液から薄膜積層回路体4を保護する保護膜として機能する。なお、剥離層3は、上述したように第1金属膜36と、第2金属膜37及び保護樹脂膜38の3層によって構成されるが、図8以降の各図では「3」の代表符号のみを付すものとする。
実装接続ランド形成工程s−2は、薄膜積層回路体4において最上層に設けられてフィルタ等の電子部品やチップ部品を直接実装するための実装接続ランド24を形成する工程である。実装接続ランド形成工程s−2は、詳細には下地金属膜の形成工程と、端子金属膜形成工程と、パターニング工程と、エッチング工程と、フォトレジスト除去工程等からなる。
実装接続ランド形成工程s−2においては、剥離層3上に密着性を向上させるチタン等の下地金属膜を、例えばスパッタ法等によって200Å〜3000Å程度の均一な膜厚で全面に亘って形成する。実装接続ランド形成工程s−2においては、この下地金属膜上に端子金属層として良好な電気特性を有する金属膜、例えば金層をスパッタ法等によって200Å〜3000Å程度の均一な膜厚で全面に亘って形成する。
実装接続ランド形成工程s−2においては、さらに端子金属層上にフォトレジスト層を形成した後にフォトリソグラフ処理を行う。フォトリソグラフ処理においては、実装接続ランド24の対応箇所をマスキングした状態で露光、現像処理を行って金層を露出させるとともに、露出した金層をヨウ化カリウム溶液等のエッチング液を用いてエッチングを行う。フォトリソグラフ処理においては、金がエッチングされることによって露出したチタン層を希フッ酸溶液等のエッチング溶液を用いてエッチングする。実装接続ランド形成工程s−2においては、金層上に残ったフォトレジスト層を、例えばフォトレジスト剥離液に浸漬する処理や酸素プラズマ処理を施すことによって除去して、図8に示すように剥離層3上に多数個の実装接続ランド24を所定のパターンを以って形成する。
第1絶縁層形成工程s−3においては、図9に示すように各実装接続ランド24を被覆して剥離層3上に全面に亘って第1絶縁層15を形成するとともに、この第1絶縁層15に後述する多数個の第1ビア28を構成する第1ビアホール39と第1分離スリット40とを形成する。第1絶縁層形成工程s−3は、剥離層3上に第1絶縁層15を形成する工程と、第1絶縁層15に第1ビアホール39と第1分離スリット40とを形成するためのパターニング工程とを有する。
第1絶縁層形成工程s−3においては、第1絶縁層15を、低誘電率、低損失で高周波特性に優れ、また耐熱性や耐薬品性に優れた誘電絶縁材、例えばポリイミド、ベンゾシクロブテン(BCB)、ポリノルボルネン(PNB)、液晶ポリマ(LCP)或いはエポキシ系樹脂やアクリル系樹脂を用い、スピンコート法等によって剥離層3上に全体が均一な膜厚を有するように形成される。第1絶縁層15は、後述するキャパシタ素子21、レジスタ素子22或いは薄膜インダクタ素子23の高周波特性を確保するために5um〜30umの膜厚に形成される。
第1絶縁層形成工程s−3においては、上述した誘電絶縁材として感光性の誘電絶縁材を用いる場合に、剥離層3上に形成した誘電絶縁膜に対してフォトリソグラフ処理を施してそれぞれ所定の箇所に位置する多数個の第1ビアホール39と第1分離スリット40とを形成する。第1絶縁層形成工程s−3においては、誘電絶縁材として非感光性の誘電絶縁材を用いる場合に、誘電絶縁膜に対して反応性イオンエッチング処理やレーザ照射等のドライエッチング処理を施してそれぞれ所定の箇所に多数個の第1ビアホール39と第1分離スリット40とを形成する。
第1絶縁層形成工程s−3においては、第1分離スリット40が第1絶縁層15を、ダミー基板2上に後述する工程を経て形成する多数個の薄膜積層回路体4のそれぞれの形成領域を区割りするように例えば碁盤の目状に形成する。第1分離スリット40は、後述する剥離工程s−12においてダミー基板2上に製作された各薄膜積層回路体4を1個ずつ切り離して剥離する機能とともに、剥離溶液59を剥離層3まで浸入させて効率的かつ高精度の剥離動作が行われるようにする剥離溶液59の浸入通路として機能する。第1分離スリット40は、剥離溶液59の浸入通路の機能を優先するならばより大きな開口幅に形成することが好ましいが、大きくするにしたがって各薄膜積層回路体4の製作効率を低下させる。したがって、第1分離スリット40は、開口幅が例えば10um〜200um程度に形成されることが好ましい。
第1配線層形成工程s−4は、第1絶縁層15上に所定パターンの第1配線層18と第1ビア28とを形成する工程である。第1配線層形成工程s−4は、詳細には第1絶縁層15と第1ビアホール39及び第1スリット40を覆ってシードメタル層41を全面に亘って形成するシードメタル層形成工程と、シードメタル層41上に所定パターンのめっきレジスト層42を形成するめっきレジスト層形成工程と、電解銅めっき処理を施す電解めっき工程と、不要なめっきレジストを除去する工程と、不要なシードメタル層を除去する工程等とを有する。
シードメタル層形成工程は、例えばスパッタ法や化学蒸着法等によって、200Å〜3000Å程度の均一な膜厚を有するチタン、窒化チタン、クロム等の下地金属膜を形成する工程と、1000Å〜3000Å程度の均一な膜厚を有する銅膜を形成する工程とを有して図10に示す2層構成のシードメタル層41を形成する。シードメタル層41は、下地金属膜が第1絶縁層15との密着性を向上させる機能を奏するとともに、銅層が後述する電解銅めっき工程の際のシードメタルとして良好に機能する。
シードメタル層41は、電解銅めっき工程後に不要な部分が除去されることから電解銅めっき工程においてシードメタル作用を奏するに足る厚みを有する程度の極力薄厚で形成されることが好ましい。一方、シードメタル層41は、上述した多数個の第1ビアホール39や第1分離スリット40が形成されることによって凹凸のある第1絶縁層15に対して、凹凸部にも成膜されることによって電気的特性が保持される膜厚を有して形成されることが好ましい。したがって、シードメタル層41は、第1絶縁層15上に5um程度の膜厚を以って形成される。
めっきレジスト層形成工程は、シードメタル層41上に例えばスピンコート法等により全面に亘って均一な膜厚を有するめっきレジスト層を形成する工程と、このめっきレジスト層にフォトリソグラフ処理を施す工程とを有して所定パターンのめっきレジスト層42を形成する工程である。めっきレジスト層42は、図10に示すように後述する電解銅めっき層が形成される部位である、第1配線層18の配線パターンの対応部位42aや第1ビアホール39の対応部位42bを開口部として形成される。なお、めっきレジスト層42は、第1分離スリット40の開口部位をそれぞれ閉塞して形成される。
電解めっき工程は、めっきレジスト層42の開口部からシードメタル層41に通電して電解銅めっき処理を施すことによって、図11に示すように開口部に銅めっき層43を選択的に形成する工程である。銅めっき層43は、その厚みを第1配線層18が、電気的特性を充分に保持されるに足る厚みに形成され、例えば5um程度の厚みで形成される。銅めっき層43は、各第1ビアホール39の対応部位42b内にも形成されることにより、第1ビアホール39を介して外方に臨ませられた実装接続ランド24と第1絶縁層15とを層間接続する第1ビア28を形成する。
めっきレジスト除去工程は、上述した電解銅めっき処理を終えた後に、例えばアセトン等のレジスト剥離溶液中に浸漬することによって不要なめっきレジスト層42を除去する工程である。めっきレジスト除去工程は、レジスト剥離溶液がめっきレジストを溶解する一種のウェットエッチング法により不要なめっきレジスト層42を除去する。なお、めっきレジスト除去工程は、例えば酸素プラズマ処理等によるドライエッチング法等により不要なめっきレジストを除去するようにしてもよい。
シードメタル層除去工程は、第1絶縁層15上に形成されたシードメタル層41の不要部位を除去する工程である。シードメタル層41は、上述したように第1絶縁層15上に全面に亘って形成したことから、めっきレジスト層42が除去されることによって銅めっき層43の非形成領域に第1配線層18を構成するために不要な部位が露出する。不要なシードメタル層41は、ウェットエッチング処理を施すことにより、銅めっき層43がマスクとして作用して除去される。ウェットエッチング処理は、例えば銅層を硝酸、酢酸及び硫酸の混合溶液によって除去し、チタン層を希フッ酸水溶液によって除去する。
第1配線層形成工程s−4においては、上述した各工程を経て、図12に示すように第1絶縁層15上に所定の配線パターンを有しかつ各実装接続ランド24とそれぞれ層間接続を行う多数個の第1ビア28を有する第1配線層18を形成する。
第2絶縁層形成工程s−5は、上述した第1絶縁層形成工程s−3と同一の誘電絶縁材が用いられるとともにほぼ同等の工程を経て第1配線層18上に第2絶縁層16や第2ビア29を構成する多数個の第2ビアホール44及び第2分離スリット45とを形成する工程である。第2絶縁層形成工程s−5は、第1配線層18上に例えばスピンコート法等により所定の厚みを有する第2絶縁層16を形成する工程と、この第2絶縁層16に上述した第1ビアホール39や第1分離スリット40の形成方法と同一の方法によって、第2ビア29を構成する多数個の第2ビアホール44と第2分離スリット45とを形成する工程とを有する。
各第2ビアホール44は、それぞれ第1配線層18の配線パターンの所定部位を第2絶縁層16から外方へと臨ませる。各第2ビアホール44は、第2絶縁層16が10um〜30umの厚みで形成された場合に、例えば反応性イオンエッチング法やレーザ照射によるドライエッチング法等によって、10um〜50umの直径で形成することが可能である。各第2分離スリット45は、それぞれ第1絶縁層15側の各第1分離スリット40と連通するようにして碁盤の目状に形成される。各第2分離スリット45は、図13に示すようにそれぞれの溝幅を第1分離スリット40の溝幅よりもやや大きくして形成されている。
第2絶縁層16には、その上部に後述する第2配線層形成工程s−7が施されて第2配線層19が形成されるが、この第2配線層19内に作り込まれる受動素子21〜23を形成するための素子形成工程s−6が施される。素子形成工程s−6は、例えば図14に示すように各キャパシタ素子21の受け電極46や各レジスタ素子22の受け電極47をそれぞれ形成する受け電極形成工程と、図15に示すように各キャパシタ素子21の受け電極46上に誘電体48を形成するとともに各レジスタ素子22の受け電極47上に抵抗体49を形成する工程等を有する。
受け電極形成工程は、上述した第1配線層18の形成工程と同等の材料を用いて同等の工程を施すことによって、図14に示すように第2絶縁層16上に所定のパターンを以って受け電極46、47を形成する。すなわち、受け電極形成工程は、第1配線層18に、例えばチタン層と銅層とをスパッタ法によって形成する工程と、フォトレジスト層をスピンコート法等によって成膜するとともにフォトリソグラフ処理により所定のパターンにパターニングする工程と、ウエットエッチング法によりチタン層と銅層とを所定のパターンにエッチングする工程とを有する。
受け電極形成工程においては、上述したシードメタル層41の形成工程と同様に、チタン層を500Å〜2000Åの膜厚で形成し、銅層を1000Å〜3000Å程度の膜厚で形成する。受け電極形成工程においては、ウエットエッチング工程により、銅層を硝酸と酢酸及び硫酸との混合溶液によって除去するとともに、チタン層を希フッ酸水溶液により除去する。受け電極形成工程においては、不要なフォトレジスト層を上述しためっきレジスト層42の除去工程と同様に、例えばアセトンやレジスト剥離溶液中に浸漬して溶解するウェットエッチング法或いは4フッ化メタン及び酸素プラズマ処理等によるドライエッチング法等によって除去する。
素子形成工程s−6においては、例えばタンタルや窒化タンタルの同一材料を用いて誘電体48と抵抗体49とを同一層内に形成することにより、同一の工程で形成することが可能となりスパッタ工程の削減が図られる。抵抗体形成工程は、受け電極47を形成した後に、例えばタンタル、窒化タンタル、ニッケルクロム等の抵抗体層をスパッタ法等によって成膜する工程と、フォトレジストをスピンコート法等により成膜してフォトリソグラフ処理によりパターニングする工程と、不要な抵抗体材料膜をエッチング法等によって除去する工程とを経て、図15に示すように一対の受け電極47間に跨る抵抗体49を形成する。抵抗体49は、2000Å程度の膜厚で形成される。
誘電体形成工程は、抵抗体形成工程と、タンタルや窒化タンタル膜の成膜工程と、フォトレジストをスピンコート法等により成膜してフォトリソグラフ処理によりパターニングする工程とを共通として、陽極酸化工程と、不要なタンタルや窒化タンタル膜をエッチング法等によって除去する工程とを経て、図15に示すように受け電極46上に誘電体48を形成する。
なお、上述した陽極酸化工程は、ホウ酸アンモニウム等の電解溶液中で抵抗体材料膜が陽極となるように、100V〜200V程度の電界を10分〜60分程度印加する。陽極酸化工程は、タンタルや窒化タンタルを酸化して酸化タンタル層を形成することにより、誘電体48とする。キャパシタ素子21は、後述する第3配線層形成工程s−9において受け電極46に対して誘電体48を介して対向される上部電極50が形成される。
第2配線層形成工程s−7においては、第2絶縁層16や、この第2絶縁層16上に形成したキャパシタ素子21或いはレジスタ素子22上に所定の配線パターンからなる第2配線層19を形成する。第2配線層形成工程s−7は、上述した第1配線層形成工程s−4とほぼ同等の工程を有しており、スパッタ法により第2絶縁層16上にシードメタル層を全面に亘って形成する工程と、このシードメタル層上に所定膜厚のめっきレジスト層を形成する工程とを有する。
第2配線層形成工程s−7は、めっきレジスト層に対してフォトリソグラフ処理を施して不要なめっきレジスト層を除去して配線パターン等に対応した箇所を開口させる所定のパターニングを施す工程と、電解銅めっき処理を施してパターニング工程によりめっきレジスト層を除去した開口部に所定の厚みの銅めっき層を形成する工程とを有する。第2配線層形成工程s−7は、適宜のエッチング処理を施して不要なめっきレジストを除去する工程と、ウェットエッチング処理を施して不要なシードメタル層を除去する工程等を経て図16に示すように第2配線層19を形成する。
第2配線層形成工程s−7においては、電解銅めっき処理によって第2絶縁層16に形成された第2ビアホール44内に銅めっき層を形成して第2配線層19と第1配線層18とを適宜に層間接続する第2ビア29も同時に形成する。第2配線層形成工程s−7においては、第2配線層19の配線パターンを形成する際に、図16に示すようにスパイラル型のインダクタ素子23も同時に形成する。なお、第2配線層形成工程s−7は、第2配線層19の各配線パターンが、電気的特性を保持するとともに第2ビア29による層間接続を確実に行うために第1配線層18と同様に5um程度の厚みで形成されるように電解銅めっき処理の制御が行われる。インダクタ素子23は、必要に応じて第1配線層18にも形成される。
第3絶縁層形成工程s−8は、第2配線層19上に第3絶縁層17を形成するとともに、この第3絶縁層17の適宜の位置に第3ビア30を構成する第3ビアホール51と第3分離スリット52及びキャパシタ素子21の誘電体48を外方に臨ませる開口部53とを形成する工程である。第3絶縁層形成工程s−8も、上述した第1絶縁層形成工程s−3や第2絶縁層形成工程s−5と同一の誘電絶縁材を用いて同等の工程により図17に示す第3絶縁層17を形成する。第3絶縁層形成工程s−8は、例えばスピンコート法等によって第2配線層19上に全面に亘って均一な厚みを有する第3絶縁層16を形成する工程と、この第3絶縁層16に例えば反応性イオンエッチング法やレーザ照射によるドライエッチング法等によって多数個の第3ビアホール51と第3分離スリット52及び開口部53とを形成する工程を有する。
各第3ビアホール51は、第2配線層19の所定の配線パターンを外方に臨ませて第3絶縁層17に形成される。各第3分離スリット52は、相対する第2分離スリット45や第1分離スリット40と連通するようにして碁盤の目状に形成され、図17に示すようにそれぞれの溝幅が第2分離スリット45の溝幅よりもやや大きくして形成されている。開口部53は、上述した第2配線層17内に形成された各キャパシタ素子21の誘電体48を外方に臨ませて第3絶縁層17に形成される。なお、第3絶縁層16には、必要に応じてレジスタ素子22の抵抗体49を外方に臨ませる開口部を形成するようにしてもよい。
第3配線層形成工程s−9は、第3絶縁層17上に第3配線層20を形成する工程である。第3配線層形成工程s−9も、上述した第1配線層形成工程s−4や第2配線層形成工程s−7ととほぼ同等の工程を有し、スパッタ法によって第3絶縁層17上にシードメタル層を全面に亘って形成する工程と、このシードメタル層上に所定膜厚のめっきレジスト層を形成する工程とを有する。第3配線層形成工程s−9は、めっきレジスト層に対してフォトリソグラフ処理を施して不要なめっきレジスト層を除去して配線パターン等に対応した箇所を開口させる所定のパターニングを施す工程と、電解銅めっき処理を施してパターニング工程によりめっきレジスト層を除去した開口部に所定の厚みの銅めっき層を形成する工程とを有する。第3配線層形成工程s−9は、適宜のエッチング処理を施して不要なめっきレジストを除去する工程と、ウェットエッチング処理を施して不要なシードメタル層を除去する工程等を経て、図18に示す第3配線層20を形成する。
第3配線層形成工程s−9においては、電解銅めっき処理によって第3絶縁層17に形成した各第3ビアホール51内に銅めっき層を形成して第3配線層20と第2配線層19とを適宜に層間接続する第3ビア30も同時に形成する。第3配線層形成工程s−9においては、電解銅めっき処理によって第3絶縁層17に形成した各開口部53内に銅めっき層を形成して各キャパシタ素子21の誘電体48上に第3配線層20の配線パターンと適宜接続された上部電極50及びこの上部電極50と一体の第3ビア30も形成する。各キャパシタ素子21は、上述した第3絶縁層形成工程s−8において適宜の開口形状を有する開口部53を形成することによって任意形状の上部電極50が形成されることにより、所定の容量特性を有することが可能である。
なお、第3配線層形成工程s−9においては、第2配線層19の配線パターンを形成する際に、図16に示すようにスパイラル型のインダクタ素子23も同時に形成するようにしてもよい。また、第3配線層形成工程s−9においては、事前に上述した素子形成工程s−6を施すことにより、第3配線層20内にもキャパシタ素子21やレジスタ素子22を形成することが可能である。高周波回路モジュール体1の製造工程においては、上述した絶縁層形成工程と配線層形成工程或いは素子形成工程とを繰り返すことによってさらに多層配線化された薄膜積層回路体4が製作される。
ソルダレジスト層・外部電極形成工程s−10は、上述した第3配線層20上に薄膜積層回路体4の最外層部を構成するソルダレジスト層25と、外部電極26とを形成する。ソルダレジスト層・外部電極形成工程s−10は、ソルダレジスト層25の形成工程と、このソルダレジスト層25にパターニング処理を施して多数個の開口部25aと第4分離スリット54とを形成する工程と、開口部25aを介して外方へと臨ませられた第3配線層20の配線パターンに形成された各端子パターン20aに電極形成処理を施す工程等を有している。
ソルダレジスト層形成工程は、例えばスピンコート法やロールコート法等の適宜の印刷法によってソルダレジストを第3絶縁層17と第3配線層20上に全面に亘って塗布することにより、図19に示すソルダレジスト層25を形成する。ソルダレジスト層25は、薄膜積層回路体4の最外層部を構成して第3配線層20を機械的に保護するとともに電気的絶縁を保持する機能を有することから、所定の厚みを以って形成される。
パターニング工程は、ソルダレジスト層25に例えばフォトリソグラフ処理を施すことにより多数個の開口部25aや第4分離スリット54を形成する。各開口部25aは、第3配線層20に形成された各端子パターン20aをそれぞれ外方へと臨ませる。第4分離スリット54は、相対する第3分離スリット52と第2分離スリット45及び第1分離スリット40に対して互いに連通するようにして碁盤の目状に形成され、図19に示すようにそれぞれの溝幅が第3分離スリット52の溝幅よりもやや大きくして形成されている。
電極形成工程は、各開口部25aを介して外方に露出された各端子パターン20aに防錆特性とはんだ付け性とを付与することによって、図20に示すように外部電極26を形成する。電極形成工程は、具体的には電解銅めっきや無電解銅めっき処理等の表面処理を施することによって、各開口部25aを介して外方に臨ませられた第3配線層20の端子パターン20aに対してはんだ付け性を向上させる金−ニッケル層を形成する。なお、外部電極26を形成する表面処理については、各端子パターン20aに、例えばはんだコート層や水溶性耐熱フラックス層等を形成する処理であってもよい。
高周波回路モジュール体1の製造工程においては、上述した各工程を経てダミー基板2の主面2a上に剥離層3を介して多層構造の多数個の薄膜積層回路体4を製作する。各薄膜積層回路体4は、高周波回路モジュール体1の製造工程においては、平坦化された主面2aを有するダミー基板2を用いて薄膜技術により、高精度で薄型化された多機能の薄膜積層回路体4を製作することが可能である。高周波回路モジュール体1の製造工程においては、各薄膜積層回路体4が、外部電極26を検査端子として用いることにより動作特性等の検査をダミー基板2上で実施することが可能である。
高周波回路モジュール体1の製造工程においては、各薄膜積層回路体4についてベース基板5に実装する前工程において各種の検査を実施することが可能であり、良品のみが次工程へと供給されるようにして工数や部材費の削減を図ることを可能とする。高周波回路モジュール体1の製造工程においては、各薄膜積層回路体4について各配線層等が正常に形成されているか、断線箇所が無いか等の各種検査が実施される。
高周波回路モジュール体1の製造工程においては、各薄膜積層回路体4をダミー基板2から効率的に剥離するために、剥離層3を部分的に除去する剥離層部分除去工程s−11と、各薄膜積層回路体4に対して上述した保持フィルム材31を貼り合わせる保持フィルム材貼合せ工程s−12と、各薄膜積層回路体4をダミー基板2から剥離する剥離工程s−13と、各薄膜積層回路体4を保持フィルム材31から1個ずつ分離する薄膜積層回路体分離工程s−14とが施される。
各薄膜積層回路体4には、上述したように第1絶縁層15と第2絶縁層16と第3絶縁層17及びソルダレジスト層25に、それぞれ互いに高さ方向に連通する第1分離スリット40と第2分離スリット45と第3分離スリット52及び第4分離スリット54とが形成されている。各薄膜積層回路体4は、ダミー基板2の主面2a上に全面に亘って剥離層3が形成されている。剥離層3には、薄膜積層回路体4を製作する際に薬品等が浸入して剥離動作や厚み変化が生じないようにするために予め分離スリットは形成されていない。
剥離層部分除去工程s−11は、図21に示すように上層に形成された各分離スリットに連通する多数個の第5分離スリット55を剥離層3に形成する工程である。剥離層部分除去工程s−11は、例えば酸素プラズマ処理やレーザ照射等のドライエッチング法によって剥離層3に第5分離スリット55を形成する。剥離層部分除去工程s−11においては、プラズマやレーザがソルダレジスト層25に形成した第4分離スリット54の開口部から導入されて各分離スリットを介して対向する剥離層3に達し、その保護樹脂膜38のみを部分的にエッチングする。
高周波回路モジュール体1の製造工程においては、上述した各工程を経てダミー基板2の主面2a上に、多数の分離スリットによって区分された多数個の薄膜積層回路体4を製作した図21に示す第1中間体56を製造する。第1中間体56には、上述したように各絶縁層15、16、17及びソルダレジスト層25と剥離層3とにそれぞれ互いに高さ方向に連通する分離スリット40、45、52、54、55が形成され、これら各分離スリットが全体で分離スリット57を構成する。分離スリット57は、上述した各層の各分離スリット40、45、52、54、55の構成から高さ方向に向かって次第に開口径が小さくなるテーパ付き分離スリットとして構成される。
保持フィルム材貼合せ工程s−12には、上述したように保持フィルム材31とフォルダ部材34とから構成した剥離治具35が用いられる。剥離治具35は、図22に示すように第1中間体56に対して、保持フィルム材31に形成した多数個のスリット32を薄膜積層回路体4側の相対する分離スリット57に一致させるようにフォルダ部材34が適宜の位置決め手段によって位置決めされる。剥離治具35は、保持フィルム材31が、接着剤層31bを介して基材フィルム31aを各薄膜積層回路体4のソルダレジスト層25上に接合される。
剥離治具35は、上述したように保持フィルム材31の外周部を剛性を有するフォルダ部材34に保持した構造であることから、フォルダ部材34を介して保持フィルム材31を各薄膜積層回路体4上に強く押し付けて接着剤層31bにより第1中間体56に強固に接合することが可能である。剥離治具35は、後述する薄膜積層回路体4の剥離工程等が施される第1中間体56のハンドリング性の向上を図るようにする。剥離治具35は、保持フィルム材31が可撓性を有することによって、各薄膜積層回路体4のソルダレジスト層25に多少の凹凸があってもよくなじんで、全面に亘って接合が行われるようにする。
剥離工程s−13は、図23に示すように、主面2a上に多数個の薄膜積層回路体4を製作したダミー基板2からなる第1中間体56を保持した剥離治具35を剥離溶液59を溜めた剥離槽58内に投入する工程であり、剥離層3を介してダミー基板2から各薄膜積層回路体4を剥離治具35によって保持した状態で剥離する。剥離治具35は、適宜のハンドリングによってフォルダ部材34を保持されることで、第1中間体56を安全でかつ効率よく剥離槽58内に投入する。
剥離工程s−13においては、第1金属膜36が銅膜である場合に、剥離溶液59として例えば希塩酸液や希硝酸液等の酸性溶液が用いられる。また、剥離工程s−13においては、第1金属膜36がアルミニウム膜である場合に、剥離溶液59として例えば水酸化ナトリウム液等のアルカリ溶液が用いられる。剥離溶液59は、剥離層3に浸入して、図24に示すように第2金属膜37と保護樹脂膜38との界面からダミー基板2と剥離治具35によって保持された各薄膜積層回路体4とを分離する。
第1中間体56には、上述したように各薄膜積層回路体4を区割りするようにして最上層のソルダレジスト層25から剥離層3に達する多数個の分離スリット57が形成されている。第1中間体56には、各分離スリット57に対してスリット32が位置合わせされて保持フィルム材31が接合されている。したがって、第1中間体56には、保持フィルム材31の各スリット32を介して各薄膜積層回路体4を区分けする各分離けスリット57中に剥離溶液59が浸入して剥離層3に達する。第1中間体56は、外周部ばかりでなくテーパ付きとされた分離スリット57を介して内方領域からも全体に亘って剥離溶液59が浸入することにより、ダミー基板2からの各薄膜積層回路体4の剥離が効率よく行われるようになる。
第1中間体56には、剥離層58内において剥離溶液59の浸透がある程度進んだ状態で、各薄膜積層回路体4をダミー基板2から引き剥がす引剥し操作が行われる。第1中間体56は、各薄膜積層回路体4が、上述したように可撓性を有する保持フィルム材31に接合されるとともにこの保持フィルム材31の外周部をフォルダ部材34に保持した剥離治具35によって保持されている。したがって、第1中間体56は、フォルダ部材34を介して引剥し操作が行われ、この際に保持フィルム材31がダミー基板2から剥離層3を介して剥離される各薄膜積層回路体4の変形状態に倣って変形することで、ダミー基板2に対する各薄膜積層回路体4の結合強度にバラツキがあっても無理の無い剥離が行われるようになり、さらに剥離溶液59の浸透も促進されるようになる。
剥離工程s−13においては、第1中間体56が、ダミー基板2に対して各薄膜積層回路体4が剥離治具35に保持された状態で効率的かつきれいな状態で剥離されるようになる。各薄膜積層回路体4は、ダイシング処理等を施すことなく分離スリット57を介してそれぞれ個別に区割りされた状態で剥離治具35に保持される。
高周波回路モジュール体1の製造工程においては、各薄膜積層回路体4がダミー基板2から全て剥離されることによって、図25に示す第2中間体60を得る。第2中間体60は、各薄膜積層回路体4がダミー基板2から剥離されることにより、第1絶縁層15の表面に剥離層3の保護樹脂層38が薄皮状態で残留している。第2中間体60には、例えば酸素プラズマ処理が施されることによって、残留した保護樹脂層38が除去されて第1絶縁層15が全面に亘って露出する。また、第2中間体60は、各薄膜積層回路体4が、それぞれの第1絶縁層15の面内において各接続ランド24も露出される。
各薄膜積層回路体4は、上述したように各接続ランド24をチタン層と金層の2層で構成したことから保護樹脂層38を除去することによって、チタン層が露出する。したがって、高周波回路モジュール体1の製造工程においては、第2中間体60に対して希ふっ酸溶液によるエッチング処理を施してチタン層を除去して金層を露出させる端子形成の処理が行われる。
薄膜積層回路体分離工程s−14は、第2中間体60に対して例えば紫外線照射処理や加熱処理を施すことによって、剥離治具35の保持フィルム材31に貼り付けられて保持された多数個の薄膜積層回路体4A〜4Nを、各分離スリット57を介して図26に示すようにそれぞれ個々に分離する。薄膜積層回路体分離工程s−14においては、保持フィルム材31の接着剤層31bとして光照射低下型接着剤が用いられている場合に、500mJ〜3000mJ程度の紫外線を照射する処理を行う。また、薄膜積層回路体分離工程s−14においては、保持フィルム材31の接着剤層31bとして熱低下型接着剤が用いられている場合に、オーブンやホットプレートによって100℃〜150℃程度に加熱する処理を行う。
各薄膜積層回路体4A〜4Nは、上述した紫外線照射処理或いは加熱処理が施されることにより、接着剤層31bの接着力が低下することで保持フィルム材31から引き剥がされて各分離スリット57を介して個々に分離される。各薄膜積層回路体4A〜4Nは、保持フィルム材31からの引き剥がし時に接着剤層31bの接着力にバラツキがあっても、可撓性を有する保持フィルム材31の変形動作によって各薄膜積層回路体4に対する急激な引剥し力が作用されないようにして精度よく剥離動作が行われる。
薄膜積層回路体分離工程s−14においては、多数個の薄膜積層回路体4A〜4Nを、例えばダミー基板2上でダイシング処理等を施して分離するといった処理を不要とすることから効率的な分離が行われるようになる。ダミー基板2は、主面2aに精度の高い平坦化処理が施されており、ダイシング処理が施されることによって主面2aに傷が生じてその補修等が必要となったり使い回しができなくなってしまう問題があったが、かかる不都合も解消されるようになる。なお、薄膜積層回路体分離工程s−14は、例えば後述するベース基板5に対する実装工程s−16の直前おいて実施するようにしてもよい。
高周波回路モジュール体1の製造工程においては、上述した各工程を経て製作された薄膜積層回路体4を実装するベース基板5が供給される。ベース基板5については、周知の多層配線基板形成工程によって形成されることから詳細を省略するが、有機多層基板や無機基板或いは複合基板上に多層の配線層を形成してなる。高周波回路モジュール体1の製造工程においては、ベース基板5に対して薄膜積層回路体4を実装するためにはんだバンプ形成工程s−15が施される。はんだバンプ形成工程s−15は、はんだ印刷工程と、リフロー工程とを有している。
はんだ印刷工程は、図27に示すようにベース基板5の最上層5a、詳細にはソルダレジスト層10上にメタルマスク61を密着状態で設置した後に、はんだペースト62をスキージ63によってスキージングする工程である。はんだ印刷工程においては、ベース基板5のソルダレジスト層10に形成した開口部10aから外方に臨ませられた各実装用端子11に対応して多数個の開口部64が形成されたメタルマスク61が用いられる。はんだ印刷工程においては、メタルマスク61の主面上にはんだペースト62を供給するとともに、メタルマスク61の主面に沿ってスキージ63を同図矢印で示すようにスキージングさせる。はんだ印刷工程においては、これによってはんだペースト62を開口部64内に充填させて実装用端子11上にメタルマスク61の厚みに対応したはんだペースト層を形成する。
リフロー工程は、はんだ印刷を施したベース基板5に対してリフロー処理を施すことにより、各実装用端子11上に印刷されたはんだペースト62を溶融、固化させる。はんだペースト62は、これによって図28に示すようにソルダレジスト層10の開口部10aからそれぞれ略半球状に盛り上がった状態で固化してはんだバンプ12を形成する。
なお、はんだバンプ形成工程s−15については、上述した工程に限定されず、例えばめっき法等によってはんだバンプ12を形成することも可能である。また、はんだバンプ形成工程s−15は、例えば真空印刷機や圧入印刷機を用いることによってさらに高精度に位置決めしたはんだバンプ12の形成が可能となる。
薄膜積層回路体実装工程s−16は、ベース基板5のソルダレジスト層10上にアンダフィル材を塗布してアンダフィル層27を形成するアンダフィル層形成工程と、このアンダフィル層27を介して複数の薄膜積層回路体4A〜4Nをそれぞれベース基板5上に実装する工程とを有している。アンダフィル層27は、フラックス成分を含有させたエポキシ系樹脂を、図29に示すように各実装用端子11上に形成したはんだバンプ12の周辺部位にディスペンサ等を塗布して形成される。アンダフィル層27は、ベース基板5上に位置決め載置される薄膜積層回路体4を仮保持する。
薄膜積層回路体実装工程s−16においては、薄膜積層回路体4がベース基板5に対して適宜の位置決め実装手段を用いて、相対する各はんだバンプ12と各実装接続ランド24とを位置合わせされて組み合わせが行われる。薄膜積層回路体4は、上述したようにアンダフィル層27によってベース基板5上に仮保持される。薄膜積層回路体実装工程s−16においては、例えば図示しない熱圧着装置等を用いてベース基板5に対して薄膜積層回路体4を接合固定する。
薄膜積層回路体実装工程s−16においては、熱圧着装置が、ベース基板5に対して薄膜積層回路体4を押圧しながら240℃〜260℃程度に加熱することによってはんだバンプ12を溶融させるとともに再固化させる。薄膜積層回路体実装工程s−16においては、図30に示すようにベース基板5側の各実装用端子11と薄膜積層回路体4側の各実装接続ランド24とが溶融、固化するはんだによって電気的かつ機械的に結合されることにより、ベース基板5上に薄膜積層回路体4A〜4Nを実装した高周波回路モジュール体1を製造する。
高周波回路モジュール体1は、加熱されることにより固化するアンダフィル層27が、ベース基板5と各薄膜積層回路体4とを強固に固定する。高周波回路モジュール体1は、アンダフィル層27のフラックス成分によって、各実装用端子11と各実装接続ランド24との間で良好なはんだ付けが行われるようになる。高周波回路モジュール体1は、各実装接続ランド24が表面をはんだの濡れ性が良好でかつ防錆に優れた金層で形成されていることから、はんだ特性の向上が図られるとともに信頼性が確保される。
なお、薄膜積層回路体実装工程s−16は、上述した熱圧着装置を用いた実装方法ばかりでなく、例えば半導体チップの実装方法として利用されている、リフローはんだ処理、フリップチップボンディング法、TAB(Tape Automated Bonding)法やビームリードボンディング法等のフェースダウン実装法等によって薄膜積層回路体4をベース基板5に実装するようにしてもよい。
図31に示した高機能高周波回路モジュール体100は、上述した高周波回路モジュール体1をベース体として用い、このベース体の上部にさらに複数個の薄膜積層回路体4T1、4T2や表面実装電子部品やLSI等の比較的大型の実装部品101を実装することによって薄膜積層回路体4を内層と外層とに実装し、高機能化を図った高周波回路モジュール体である。高機能高周波回路モジュール体100は、例えばフィルタ回路や整合回路等を構成した薄膜積層回路体4を絶縁層内に設けることによって耐ノイズ特性の向上を図るとともに、実装部品101等の駆動回路を構成する薄膜積層回路体4T1、4T2を至近な位置に実装することで線路損失を低減するといった特徴を有している。
高機能高周波回路モジュール体100の製造工程は、上述した高周波回路モジュール体1の製造工程に引き続いて行われ、図32に示すようにベース基板5上に絶縁層102を形成する絶縁層形成工程s−20と、絶縁層102内に層間接続を行うビア103を形成するビア形成工程s−21と、絶縁層102上に配線層104を形成する配線層形成工程s−22と、配線層104を被覆するソルダレジスト層105を形成するソルダレジスト層形成工程s−23とを有する。さらに、高機能高周波回路モジュール体100の製造工程は、多数個のはんだバンプ106を形成するはんだバンプ形成工程s−24と、最上層に薄膜積層回路体4T1、4T2や実装部品101を実装する実装工程s−25等を有する。なお、高機能高周波回路モジュール体100の製造工程は、各工程が上述した高周波回路モジュール体1の対応する工程とほぼ同等とする。
絶縁層形成工程s−20は、上述した工程を経て製造された薄膜積層回路体4A、4Bを実装した高周波回路モジュール体1のベース基板5上に、所定の厚みを有する絶縁層102を形成する工程である。絶縁層形成工程s−20は、ベース基板5と同等の絶縁材からなるプリプレグを用い、このプリプレグをベース基板5の上層5a、詳細にはソルダレジスト層10上に重ね合わせる。プリプレグは、例えばガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン或いはポリテトラフルオロエチレン等の有機材や、ガラス、アルミナ、セラミック等の無機材或いは有機材と無機材との複合材によって形成される。
絶縁層形成工程s−20においては、真空プレス機によってプリプレグに対して加熱及び加圧処理を施すことによって、図33に示すように薄膜積層回路体4A、4Bを被覆した絶縁層102をベース基板5上に形成する。高周波回路モジュール体1は、薄膜技術によって製作される各薄膜積層回路体4A、4Bが薄厚に形成されていることから、絶縁層102の主面にさほど大きな凹凸を生じさせることは無い。
ビア形成工程s−21は、絶縁層102内に、ベース基板5や薄膜積層回路体4A、4Bと後述する配線層104とを層間接続する適宜のビア103を形成する工程である。ビア形成工程s−21は、詳細には絶縁層102にビアホール103aを形成する工程と、後述する配線層形成工程s−22時にビアホール103a内に銅めっきが充填される工程とからなる。ビア形成工程s−21においては、ベース基板5や薄膜積層回路体4A、4Bに形成した詳細を省略する接続ランドと対向する位置から例えば炭酸ガスレーザやYAGレーザを照射することにより、図34に示すように絶縁層102に接続ランドを外方に臨ませるビアホール103aを穿孔する。
配線層形成工程s−22は、絶縁層102の主面102a上に、銅めっき層に所定のパターニング処理を施して図35に示すように所定の配線パターンを形成する工程であり、上述したようにビアホール103aも同時に導通化してビア103を形成する。配線層形成工程s−22は、詳細には電解銅めっき処理及び無電解銅めっき処理を施して絶縁層102の主面102a上に全面に亘って所定の厚みを有する銅層を形成する工程と、この銅層にパターニングを施す工程と、不要な銅層を除去するエッチング工程或いはエッチングレジストを除去する工程等からなる。
配線層形成工程s−22においては、無電解銅めっきによって絶縁層102上に全面に亘って薄い銅膜を形成した後に、この銅膜をシードメタルとして電解銅めっきを行うことによって厚みが10um〜30um程度の銅層を形成する。配線層形成工程s−22においては、上述した薄膜積層回路体4の製作工程に用いたフォトレジストばかりでなく、いわゆるドライフィルムと称されるフィルム状のレジストも用いることが可能である。配線層形成工程s−22は、ドライフィルムを用いる場合に、銅めっきを行った後に、ドライフィルムを例えばラミネータ等に貼り付け、露光処理後0.5%〜1%炭酸ナトリウム液で現像することにより銅層のパターン化が行われる。ドライフィルムは、45℃〜60℃に調温された1.5%〜5%水炭酸ナトリウム液を剥離液として用いることにより、容易に剥離することが可能である。
なお、配線層形成工程s−22においては、不要な銅層がエッチング処理を施して除去されるが、上述した硫酸、硝酸、酢酸の混合液ばかりでなく、例えば塩化第2鉄溶液等も用いることが可能である。
ソルダレジスト層形成工程s−23は、上述した工程によって形成した配線層104を被覆するソルダレジスト層105を形成するとともに、このソルダレジスト層105に配線層104に形成した実装接続ランド107を外方に臨ませる開口部105aを形成する工程である。ソルダレジスト層形成工程s−23においては、例えばスピンコート法等により配線層104を被覆して絶縁層102上に全面に亘ってソルダレジストを塗布してソルダレジスト層105を形成する。
ソルダレジスト層形成工程s−23においては、ソルダレジスト層105にフォトリソグラフ処理を施して露光、現像を行い、図36に示すように実装接続ランド107を外方に臨ませる開口部105aを形成する。ソルダレジスト層形成工程s−23においては、開口部105aから露出する実装接続ランド107の表面にめっき法等によって防錆性とはんだ濡れ性が良好な金層やニッケル層を形成する端子形成処理が行われる。
はんだバンプ形成工程s−24は、印刷法等によって開口部105a内にはんだペーストを充填させた後にリフロー処理を施す工程である。はんだバンプ形成工程s−24においては、リフロー処理によって各実装接続ランド107上に印刷されたはんだペーストが溶融、固化して、図37に示すようにソルダレジスト層105の開口部105aからそれぞれ略半球状に盛り上がった状態で固化してはんだバンプ106を形成する。
実装工程s−25は、絶縁層102上にはんだバンプ106を利用して薄膜積層回路体4T1、4T2や実装部品101を電気的かつ機械的に実装接続ランド107に結合して実装する工程である。実装工程s−25においては、絶縁層102上に、各はんだバンプ106の周辺部位にアンダフィル材が塗布されてアンダフィル層108を形成する。実装工程s−25においては、適宜の位置決め実装手段を用いて、絶縁層102上に薄膜積層回路体4T1、4T2や実装部品101を位置決め載置する。実装工程s−25においては、熱圧着装置等を用いて絶縁層102に対して薄膜積層回路体4T1、4T2や実装部品101を加熱、押圧することによってはんだバンプ106を溶融、固化して絶縁層102上に薄膜積層回路体4T1、4T2や実装部品101を実装する。
実装工程s−25においては、ベース基板5側に形成された回路部や絶縁層102内に内蔵された薄膜積層回路体4A〜4Nと、絶縁層102上に形成された配線層104或いは薄膜積層回路体4T1、4T2や実装部品101がビア103によって層間接続され、図31に示した高機能高周波回路モジュール100を製造する。なお、高機能高周波回路モジュール100は、熱圧着装置によって加熱されることにより固化するアンダフィル層108が、薄膜積層回路体4T1、4T2や実装部品101を絶縁層102上に強固に固定する。
なお、高機能高周波回路モジュール100においても、薄膜積層回路体4T1、4T2や実装部品101を上述した熱圧着装置を用いて絶縁層102上に実装する方法に限定されず、例えば半導体チップの実装方法として利用されている、リフローはんだ処理、フリップチップボンディング法、TAB法やビームリードボンディング法等のフェースダウン実装法等によって実装することも可能である。また、高機能高周波回路モジュール100は、絶縁層102を多層に形成するとともに各絶縁層内に配線層や薄膜積層回路体4を内蔵することも可能である。
薄膜積層回路体実装工程s−16においては、例えば図示しないベース基板5に対して薄膜積層回路体4を接合固定する。薄膜積層回路体実装工程s−16においては、熱圧着装置が、ベース基板5に対して薄膜積層回路体4を押圧しながら240℃〜260℃程度に加熱することによってはんだバンプ12を溶融させるとともに再固化させる。薄膜積層回路体実装工程s−16においては、図30に示すようにベース基板5側の各実装用端子11と薄膜積層回路体4側の各実装接続ランド24とが溶融、固化するはんだによって電気的かつ機械的に結合されることにより、ベース基板5上に薄膜積層回路体4A〜4Nを実装した高周波回路モジュール体1を製造する。
1 高周波回路モジュール体、2 ダミー基板、3 剥離層、4 薄膜積層回路体、5 ベース基板、6 信号配線パターン、7 電源配線パターン、8 グランドパターン、9 ビア、10 ソルダレジスト層、11 実装用端子部、12 半田バンプ、13 ソルダレジスト層、14 接続用端子部、15 第1絶縁層、16 第2絶縁層、17 第3絶縁層、18 第1配線層、19 第2配線層、20 第3配線層、21 キャパシタ素子、22 レジスタ素子、23 インダクタ素子、24 実装接続ランド、25 ソルダレジスト層、26 外部電極、27 アンダフィル層、28 第1ビア、29 第2ビア、30 第3ビア、31 保持フィルム材、32 スリット、34 フォルダ部材、35 剥離治具、36 第1金属膜、37 第2金属膜、38 保護樹脂層、40 第1分離スリット、41 シードメタル層、42 めっきレジスト層、43 銅めっき層、45 第2分離スリット、48 誘電体、49 抵抗体、52 第3分離スリット、54 第4分離スリット、55 第5分離スリット、56 第1中間体、57 分離スリット、58 剥離槽、59 剥離液、60 第2中間体、61 メタルマスク、62 はんだペースト、64 開口部、100 高機能高周波回路モジュール体、101 実装部品、102 絶縁層、103 ビア、104 配線層、105 ソルダレジスト層、106 はんだバンプ、107 実装接続ランド、108 アンダフィル層