JP2024061023A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2024061023A
JP2024061023A JP2022168669A JP2022168669A JP2024061023A JP 2024061023 A JP2024061023 A JP 2024061023A JP 2022168669 A JP2022168669 A JP 2022168669A JP 2022168669 A JP2022168669 A JP 2022168669A JP 2024061023 A JP2024061023 A JP 2024061023A
Authority
JP
Japan
Prior art keywords
conductor
pad
insulating layer
via hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022168669A
Other languages
English (en)
Inventor
伊久哉 寺内
省吾 福井
稜 安藤
恵介 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022168669A priority Critical patent/JP2024061023A/ja
Priority to CN202311353448.7A priority patent/CN117917919A/zh
Priority to US18/489,952 priority patent/US20240234326A9/en
Publication of JP2024061023A publication Critical patent/JP2024061023A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】絶縁層上に複数の導体層が形成され、導体層が上部絶縁層で覆われた構造の配線基板における、導体層の間隔が短い部分での上部絶縁層の剥離の抑制。【解決手段】絶縁層の上面の複数の第一導体パッドと、絶縁層の上面の、又は絶縁層上若しくは絶縁層内の電子部品の上面の複数の第二導体パッドと、絶縁層の上面、第一導体パッド及び第二導体パッドを覆っている上部絶縁層と、第一導体パッドの位置で上部絶縁層を貫通している第一ビア孔に形成されている第一ビア導体と、第二導体パッドの位置で上部絶縁層を貫通している第二ビア孔に形成されている第二ビア導体と、を有する配線基板であって、第二導体パッドの座残り量が、第一導体パッドの座残り量よりも小さく、複数の第二導体パッドにおけるハローイング量が、複数の第一導体パッドにおけるハローイング量よりも小さい。【選択図】図３

Description

本開示する技術は、配線基板に関する。
特許文献１には、キャビティにインターポーザを収容する本体基板と、本体基板とインターポーザの上に形成される外側ビルドアップ絶縁層と、外側ビルドアップ絶縁層を貫通するビア形成孔内に形成されるビア導体と、を備える配線基板の製造方法が記載されている。この配線基板の製造方法では、ビア形成孔には、厚さ方向から見たときにキャビティの外側に配置される第１ビア形成孔と、インターポーザの電極端子を露出させると共に第１ビア形成孔より小径の第２ビア形成孔とが含まれている。そして、第１ビア形成孔はレーザ加工で形成され、第２ビア形成孔は、第１ビア形成孔の形成に用いられるレーザより短波長のレーザで形成される。
特開２０１６－５８４７２号公報
絶縁層の上に形成された複数の導体パッドをさらに上部絶縁層で覆う構造の配線基板を製造する場合、上部絶縁層には、導体層に接触するビア導体を設けるためのビア孔が形成される。そして、ビア孔の形成後には、デスミア処理が行われてビア孔内の樹脂残渣が除去される。デスミア処理において、導体層と上部絶縁層との間に生じた隙間が絶縁層と上部絶縁層との間まで広がり、上部絶縁層が絶縁層から剥離することがある。特に、複数の導体パッドのパッド間距離に差がある配線基板では、相対的に導体層間の距離が短い部分に剥離が生じやすい。
本開示の配線基板は、絶縁層の上面に形成されている複数の第一導体パッドと、前記絶縁層の上面に形成されている、又は前記絶縁層上若しくは前記絶縁層内の電子部品の上面に形成されている、複数の第二導体パッドと、前記絶縁層の上面、前記第一導体パッド及び前記第二導体パッドを覆っている上部絶縁層と、前記第一導体パッドの位置で前記上部絶縁層を貫通している第一ビア孔に形成されている第一ビア導体と、前記第二導体パッドの位置で前記上部絶縁層を貫通している第二ビア孔に形成されている第二ビア導体と、を有する配線基板であって、前記第一導体パッド及び前記第二導体パッドの直径と、対応する前記第一ビア導体及び前記第二ビア導体の直径と、の差の半分を座残り量とし、前記上部絶縁層の前記第一ビア孔及び前記第二ビア孔の内縁の端部から、前記上部絶縁層の前記第一導体パッド及び前記第二導体パッドからの剥離部分の先端までの距離をハローイング量として、前記第二導体パッドの前記座残り量が、前記第一導体パッドの前記座残り量よりも小さく、複数の前記第二導体パッドにおける前記ハローイング量が、複数の前記第一導体パッドにおける前記ハローイング量よりも小さい。
本開示の実施形態によれば、絶縁層の上に複数の導体パッドが形成され、複数の導体パッドが上部絶縁層で覆われた構造の配線基板について、導体パッドのパッド間距離が短い部分においても上部絶縁層からの絶縁層の剥離を小さく抑え得る。
本開示の第一実施形態の配線基板を示す断面図である。 本開示の第一実施形態の配線基板を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板を部分的にさらに拡大して示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第一実施形態の配線基板の第一導体パッド及び第二導体パッドを示す説明図である。 比較例の配線基板においてハローイングが生じた状態を模式的に示す断面図である。 本開示の第一実施形態の配線基板においてハローイングが生じた状態を模式的に示す断面図である。 本開示の第一実施形態の変形例の配線基板を部分的に拡大して示す断面図である。 本開示の第二実施形態の配線基板を部分的に拡大して示す断面図である。 本開示の第二実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第二実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第二実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第二実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第二実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第二実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第二実施形態の変形例の配線基板を部分的に拡大して示す断面図である。 本開示の第二実施形態の変形例の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第二実施形態の変形例の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板を示す断面図である。 本開示の第三実施形態の配線基板を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板を部分的にさらに拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の製造工程の一例を部分的に拡大して示す断面図である。 本開示の第三実施形態の配線基板の第一導体パッド及び電極パッドを示す説明図である。 本開示の第三実施形態の第一変形例の配線基板を部分的に拡大して示す断面図である。 本開示の技術の配線基板の第一導体パッド及び第二導体パッドを図２０と異なる例として示す説明図である。
以下、図面を参照して本開示の実施形態の一例を詳細に説明する。
なお、本開示の第一実施形態の配線基板は、内部に設けられる導体パッドとして、複数の第一導体パッドと、複数の第二導体パッドと、を備える配線基板である。複数の第一導体パッドでは、第一導体パッドの間のパッド間距離が相対的に長いのに対し、複数の第二導体パッドでは、第二導体パッドのパッド間距離が相対的に短い。以下では、第一実施形態の配線基板を単に配線基板１００とする。
図１は、本開示の第一実施形態の配線基板１００を示す断面図である。図２は、図１に示す配線基板１００の一部を拡大して示す断面図である。図３は、図２に示す配線基板１００の一部をさらに拡大して示す断面図である。配線基板１００は、本開示の技術の配線基板の一例である。
配線基板１００の厚さ方向の両面のうち、図１における上側の面を第一面１００Ｆ、下側の面の第二面１００Ｂとする。また、以下では便宜的に、第一面１００Ｆ側を上側、第二面１００Ｂ側を下側として説明することがある。ただし、各図面における配線基板１００の向きは、実際の配線基板１００の使用状態を制限するものではない。
図１に示すように、配線基板１００は、本体基板１０を有している。さらに本体基板１０は、コア基板１１と、複数のビルドアップ絶縁層１５と、複数のビルドアップ導体層１６と、を有している。
コア基板１１は、配線基板１００の厚み方向の中央部分に位置している。複数のビルドアップ絶縁層１５及び複数のビルドアップ導体層１６は、コア基板１１の上側及び下側に積層されている。
コア基板１１は、絶縁性基材１１Ｋを有している。本実施形態では、絶縁性基材１１Ｋはエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロス等の補強材を含んで構成されている。絶縁性基材１１Ｋの上面はコア基板１１の第一面１１Ｆであり、絶縁性基材１１Ｋの下面が、コア基板１１の第二面１１Ｂである。一例として、コア基板１１の厚さは、５００μｍ以上１２００μｍ以下である。
コア基板１１の第一面１１Ｆと第二面１１Ｂとには、図示しない銅箔がラミネートされている。
コア基板１１の第一面１１Ｆ及び第二面１１Ｂには、コア導体１２が形成されている。一例として、コア導体１２の厚さは、２０μｍ以上５０μｍ以下である。
絶縁性基材１１Ｋには、複数のスルーホール１３Ａが形成されている。複数のスルーホール１３Ａはそれぞれ、絶縁性基材１１Ｋを厚み方向に貫通している。スルーホール１３Ａの壁面には、例えば、銅のめっきにより、スルーホール導体１３が形成されている。第一面１１Ｆのコア導体１２と第二面１１Ｂのコア導体１２とは、スルーホール導体１３によって接続されている。
コア基板１１の第一面１１Ｆと第二面１１Ｂには、複数のビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層されている。すなわち、本体基板１０は、コア基板１１の第一面１１Ｆ及び第二面１１Ｂに、複数のビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層された多層構造である。
ビルドアップ絶縁層１５は、絶縁性材料で構成されている。ビルドアップ絶縁層１５の厚さは、例えば１５μｍ以上３５μｍ以下である。
ビルドアップ導体層１６は、金属（例えば、銅）で構成されている。ビルドアップ導体層１６の厚さは、例えば１０μｍ以上２０μｍ以下である。
複数のビルドアップ絶縁層１５のうち、コア基板１１に最も近いビルドアップ絶縁層１５には、ビア導体１７が形成されている。ビア導体１７は、このビルドアップ絶縁層１５を厚み方向に貫通している。複数のビルドアップ導体層１６のうち、コア基板１１に最も近いビルドアップ導体層１６とコア導体１２とは、ビア導体１７によって接続されている。
コア基板１１の第一面１１Ｆに積層されるビルドアップ絶縁層１５のうち最も上側に位置するビルドアップ絶縁層１５は、第一ビルドアップ絶縁層１５Ａである。
コア基板１１の第一面１１Ｆ側に積層されるビルドアップ導体層１６のうち最も上側に位置するビルドアップ導体層１６は、第一ビルドアップ導体層１６Ａである。第一ビルドアップ導体層１６Ａは、第一ビルドアップ絶縁層１５Ａ上に形成されている。また、第一ビルドアップ導体層１６Ａは、外側導体回路層３５を含んでいる。
コア基板１１の第一面１１Ｆ側に積層されるビルドアップ導体層１６のうち上側から２番目に位置する第二ビルドアップ導体層１６Ｂは、導体回路層３１Ｂを含んでいる。外側導体回路層３５は、ビア導体１７を介して、導体回路層３１Ｂに接続されている。
第一ビルドアップ導体層１６Ａには、複数の第一導体パッド３６と、複数の第二導体パッド３７とが設けられている。そして、例えば、複数の第一導体パッド３６及び複数の第二導体パッド３７が、図示しない回路層によって電気的に接続されている。さらに、複数の第一導体パッド３６及び複数の第二導体パッド３７のいずれか１つ又は複数が、他の導体層、例えば外側導体回路層３５等に電気的に接続されている。複数の第一導体パッド３６、及び複数の第二導体パッド３７は、第一ビルドアップ導体層１６Ａに含まれている。
本開示の技術では、図６に示すように、第一導体パッド３６は平面視にて円形である。第二導体パッド３７は平面視にて円形であり、第一導体パッド３６よりも小径である。
コア基板１１の第一面１１Ｆ及び第二面１１Ｂに積層されるビルドアップ絶縁層１５のうち最も上側に位置するビルドアップ絶縁層１５の上には、外側ビルドアップ絶縁層２１と外側ビルドアップ導体層２２（図１参照）とが積層されている。外側ビルドアップ絶縁層２１は、本開示の技術の「上部絶縁層」の一例である。外側ビルドアップ絶縁層２１は、第一ビルドアップ絶縁層１５Ａの上面、第一導体パッド３６及び第二導体パッド３７を覆っている。
第二導体パッド３７は、図１に示す断面の範囲では配線基板１００の幅方向（矢印Ｗ方向）の中央に配置されている。第一導体パッド３６は、第二導体パッド３７よりも幅方向の両側に配置されている。
外側ビルドアップ絶縁層２１には、第一ビア孔４５Ａと、第二ビア孔４５Ｂと、が形成されている。第一ビア孔４５Ａは第一導体パッド３６に対応して形成されている。第二ビア孔４５Ｂは第二導体パッド３７に対応して形成されている。
図３に示すように、第一ビア孔４５Ａは、底部へ近づくにつれて縮径されるテーパ状に形成されている。また、第二ビア孔４５Ｂも、底部へ近づくにつれて縮径されるテーパ状に形成されている。なお、第二ビア孔４５Ｂの底部の内周面には、底側の端部へ近づくにつれて縮径されるように湾曲する湾曲縮径部４８が形成されている。ただし、湾曲縮径部４８がない構造であってもよい。
第一ビア導体２５Ａは、第一ビア孔４５Ａにめっきを充填して形成されている。第一ビア導体２５Ａの底部は、第一導体パッド３６に接触している。第二ビア導体２５Ｂは、第二ビア孔４５Ｂにめっきを充填して形成されている。第二ビア導体２５Ｂの底部は、第二導体パッド３７に接触している。
以下、第一ビア孔４５Ａ及び第二ビア孔４５Ｂに関し、底部の内径を単に「孔径」という。図６に示すように、第二ビア孔４５Ｂの孔径Ｎ２は、第一ビア孔４５Ａの孔径Ｎ１より小さい。具体的には、第一ビア孔４５Ａの孔径Ｎ１は、一例として２０μｍ以上４０μｍ以下であり、第二ビア孔４５Ｂの孔径Ｎ２は、一例として１０μｍ以上２０μｍ以下である。また、第一ビア孔４５Ａどうしの中心の間隔（ピッチＰ１）は、一例として８０μｍ以上１００μｍ以下であり、第二ビア孔４５Ｂどうしの中心の間隔（ピッチＰ２）は、一例として３０μｍ以上６０μｍ以下である。
ここで、第一導体パッド３６及び第二導体パッド３７に関する「座残り量」を定義する。具体的には、座残り量は、対象としているパッドの直径と、このパッドに接触するビア導体の底部の直径の差の半分である。換言すれば、対象としているパッドの半径と、このパッドに接触するビア導体の底部の半径の差である。例えば、第一導体パッド３６の座残り量Ｚ１は、第一導体パッド３６の直径をＤ１、第一ビア導体２５Ａの直径をＮ１とすると、Ｚ１＝（Ｄ１－Ｎ１）／２である。第二導体パッド３７の座残り量Ｚ２は、第二導体パッド３７の直径をＤ２、第二ビア導体２５Ｂの直径をＮ２とすると、Ｚ２＝（Ｄ２－Ｎ２）／２である。
本開示の技術の配線基板１００では、第一導体パッド３６の座残り量Ｚ１と、第二導体パッド３７の座残り量Ｚ２について、Ｚ１＞Ｚ２の関係がある。
本開示の技術の配線基板１００では、複数の第一導体パッド３６を有しており、また、複数の第二導体パッド３７を有している。
ここで、複数の第一導体パッド３６及び複数の第二導体パッド３７のそれぞれにおいて、パッドのパッド間距離を定義する。このパッド間距離は、対象としている同種のパッドのうち２つのパッドにおける間隔の長さである。図６に示すように、本実施形態では、第一導体パッド３６及び第二導体パッド３７はいずれも平面視で円形である。したがって、例えば第一導体パッド３６のパッド間距離Ｌ１は、隣どうしの第一導体パッド３６において最も間隔が短い部分の間隔の長さである。第二導体パッド３７のパッド間距離Ｌ２も、隣どうしの第二導体パッド３７において最も間隔が短い部分の間隔の長さである。
本開示の技術の配線基板１００では、第一導体パッド３６のパッド間距離Ｌ１と、第二導体パッド３７のパッド間距離Ｌ２について、Ｌ１＞Ｌ２の関係がある。
図２に詳細に示すように、第一外側パッド２３Ａ及び第二外側パッド２３Ｂの上には、第一面めっき層４１が形成されている。第一外側パッド２３Ａ上の第一面めっき層４１は、第一開口２７Ａ内に充填されており、さらに、第一面ソルダーレジスト層２９Ｆの上側に突出している。
第二外側パッド２３Ｂ上の第一面めっき層４１も第一外側パッド２３Ａ上の第一面めっき層４１と同様に、第二開口２７Ｂ内に充填されており、第一面ソルダーレジスト層２９Ｆの上側に突出している。これらの第一面めっき層４１において、第一面ソルダーレジスト層２９Ｆからの突出高さは略同じである。
図３に示すように、第一面めっき層４１は、電解Ｃｕ／Ｎｉ／Ｓｎ金属層で構成されている。第一面ソルダーレジスト層２９ＦからのＣｕ層４１Ｌの突出高さは、３μｍ以上２０μｍ以下である。Ｎｉ層４１Ｍの厚さは、２μｍ以上７μｍ以下、Ｓｎ層４１Ｎの厚さは、５μｍ以上４５μｍ以下である。図３に示す例では、Ｓｎ層４１Ｎは、上面が上に凸となるように湾曲する形状である。
本体基板１０の第一面１０Ｆ及び第二面１０Ｂにおいて、外側ビルドアップ絶縁層２１は、ソルダーレジスト層２９で覆われている。実質的にソルダーレジスト層２９が、配線基板１００の第一面１００Ｆ及び第二面１００Ｂを構成している。
一例として、ソルダーレジスト層２９の厚みは、７μｍ以上２５μｍ以下であり、外側ビルドアップ絶縁層２１の厚みは、１０μｍ以上２０μｍ以下であり、外側ビルドアップ導体層２２の厚みは、１０μｍ以上２０μｍ以下である。なお、ソルダーレジスト層２９の厚みは、外側ビルドアップ絶縁層２１の上面からソルダーレジスト層２９の上面までの距離で定義される。外側ビルドアップ絶縁層２１の厚みは、外側ビルドアップ絶縁層２１の上面から、その直下に形成されるビルドアップ絶縁層１５の上面までの距離で定義される。ビルドアップ絶縁層１５の厚みは、ビルドアップ絶縁層１５の上面から、その直下に形成されるビルドアップ絶縁層１５の上面までの距離で定義される。
図２に示すように、本体基板１０の第一面１０Ｆには、外側パッド２３が形成されている。配線基板１００の第一面１００Ｆは、第一面ソルダーレジスト層２９Ｆを含んでいる。第一面ソルダーレジスト層２９Ｆには、開口２７が複数形成されている。開口２７は、外側ビルドアップ導体層２２のうち第一面１００Ｆ側に位置する第一面外側ビルドアップ導体層２２Ｆの一部を外側パッド２３として露出させている。
複数の開口２７は、第一開口２７Ａと第二開口２７Ｂとを含んでいる。第一開口２７Ａは、第一面外側ビルドアップ導体層２２Ｆの一部を第一外側パッド２３Ａとして露出させ、第二開口２７Ｂは、第二外側パッド２３Ｂとして露出させている。
具体的には、外側パッド２３は、第一外側パッド２３Ａと、第二外側パッド２３Ｂとを含んでいる。第一外側パッド２３Ａは、第一ビア導体２５Ａを介して第一導体パッド３６に接続されている。第二外側パッド２３Ｂは、第二ビア導体２５Ｂを介して第二導体パッド３７に接続されている。
図１に示すように、配線基板１００の第一面１００Ｆには、素子搭載領域Ｒ１、Ｒ２が形成されている。素子搭載領域Ｒ１、Ｒ２には、半導体素子９０、９１が搭載されている。複数の第二導体パッド３７は、素子搭載領域Ｒ１、Ｒ２の境界部分で、且つ配線基板１００の内側の位置に配置されている。
半導体素子９０、９１は、第二導体パッド３７、第二ビア導体２５Ｂ、第二外側パッド２３Ｂ及び第一面めっき層４１を介して、電気的に接続されている。
図１に示すように、配線基板１００の第二面１００Ｂ側の第二面ソルダーレジスト層２９Ｂには、複数の第三開口２８が形成されている。第三開口２８は、第二面１００Ｂ側の第二面外側ビルドアップ導体層２２Ｂの一部を第三外側パッド２４として露出させる。
第三外側パッド２４は、第四ビア導体２６を介して、本体基板１０における第二面１０Ｂ側の第一ビルドアップ導体層１６Ａ（最も下側に配置されるビルドアップ導体層１６）に接続されている。
外側ビルドアップ絶縁層２１には、第四ビア孔４６が複数形成されている。第四ビア導体２６は、第四ビア孔４６にめっきを充填して形成されている。第四ビア孔４６の孔径は２０μｍ以上４０μｍ以下である。第四ビア孔４６どうしの間隔（ピッチ）は８０μｍ以上１００μｍ以下である。なお、第四ビア孔４６は、上側に向かって細くなるテーパ状に形成されている。
第三外側パッド２４の上には、第二面めっき層４２が形成されている。第二面めっき層４２は、第三開口２８の底部に配置されている。そして、第二面ソルダーレジスト層２９Ｂの外面に対して凹んでいる。第二面めっき層４２は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。なお、第二面１００Ｂの表面処理については、特に限定されず、例えば、無電解Ｎｉ／Ａｕ層、ＯＳＰ膜等を形成する表面処理であってもよい。
次に、配線基板１００の製造方法について説明する。
図４Ａ及び図４Ｂに示すように、本開示の技術に係る配線基板１００の製造方法では、本体基板１０が用意される。
図４Ａに示すように、本体基板１０では、コア基板１１の第一面１１Ｆ及び第二面１１Ｂにコア導体１２が形成されている。さらに、コア基板１１の第一面１１Ｆ及び第二面１１Ｂには、複数のビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層されている。
この本体基板１０に対し、図４Ｂにも示すように、第一ビルドアップ絶縁層１５Ａ上の所定位置に、第一導体パッド３６及び第二導体パッド３７が形成される。第一導体パッド３６及び第二導体パッド３７は、無電解めっき処理、めっきレジスト処理、電解めっき処理、スパッタリング等により、例えばセミアディティブ法等で形成される。
次に、図５Ａに示すように、第一ビルドアップ絶縁層１５Ａの上面、第一導体パッド３６の上面及び第二導体パッド３７の上面を覆うように、外側ビルドアップ絶縁層２１が形成される。すなわち、外側ビルドアップ絶縁層２１が、第一ビルドアップ絶縁層１５Ａの上面、第一導体パッド３６の上面及び第二導体パッド３７の上面に積層される。外側ビルドアップ絶縁層２１は、例えば、フィルム状のエポキシ樹脂が、ラミネート加工によって第一ビルドアップ絶縁層１５Ａ上へ積層され、加熱及び加圧されることによって形成される。
次に、図５Ｂに示すように、外側ビルドアップ絶縁層２１に、第一ビア孔４５Ａが形成される。本開示の技術では、第一ビア孔４５Ａは、外側ビルドアップ絶縁層２１に対し上側からレーザを照射することにより形成される。
第一ビア孔４５Ａを形成する場合に用いるレーザの波長は、例えば１μｍ以上１５μｍ以下である。本開示の技術では、第一ビア孔４５Ａの形成に炭酸ガスレーザを用いる。外側ビルドアップ絶縁層２１に第一ビア孔４５Ａが形成されることにより、第一導体パッド３６の上面の一部が露出される。
第一ビア孔４５Ａは、底部に向かって内径が漸減する形状であり、底部は所定の孔径Ｎ１（図６参照）に形成される。
次に、図５Ｃに示すように、第一ビア孔４５Ａに対し第一デスミア処理が一定の処理時間Ｔ１で行われる。第一ビア孔４５Ａを形成することによって生じた樹脂残渣の全部又は一部が、第一デスミア処理によって、第一ビア孔４５Ａ内から除去される。第一デスミア処理には、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いることができる。
さらに、必要に応じて第一導体パッド３６に対して粗化処理が行われ、第一導体パッド３６の上面が粗化される。
次に、図５Ｄに示すように、外側ビルドアップ絶縁層２１に、第二ビア孔４５Ｂが形成される。本開示の技術では、第二ビア孔４５Ｂは、外側ビルドアップ絶縁層２１に対し上側からレーザを照射することにより形成される。
第二ビア孔４５Ｂを形成する場合に用いるレーザの波長は、第一ビア孔４５Ａを形成する場合に用いられるレーザの波長よりも短い。例えば、第二ビア孔４５Ｂを形成する場合に用いるレーザの波長は、１００ｎｍ以上５００ｎｍ以下である。本開示の技術では、第二ビア孔４５Ｂの形成に、紫外線レーザとして、ＹＡＧレーザ等の固体レーザを用いる。ＹＡＧレーザを用いた場合は、例えば、３５５ｎｍの波長のレーザを照射可能である。外側ビルドアップ絶縁層２１に第二ビア孔４５Ｂが形成されることにより、第二導体パッド３７の上面の一部が露出される。
第二ビア孔４５Ｂは、底部に向かって内径が漸減する形状であり、底部は所定の孔径Ｎ２（図６参照）に形成される。この孔径Ｎ２は、第一ビア孔４５Ａの底部の孔径Ｎ１よりも小さい。
本開示の技術では、第二ビア孔４５Ｂの形成に用いるレーザの波長は、第一ビア孔４５Ａの形成に用いるレーザの波長よりも短い。したがって、第二ビア孔４５Ｂの形成に用いるレーザの波長が第一ビア孔４５Ａの形成に用いるレーザの波長よりも長い場合と比較して、第一ビア孔４５Ａよりも孔径の小さい第二ビア孔４５Ｂを容易に形成できる。
次に、図５Ｅに示すように、第二ビア孔４５Ｂに対し第二デスミア処理を一定の処理時間Ｔ２で行う。第二ビア孔４５Ｂを形成することによって生じた樹脂残渣の全部又は一部が、第二デスミア処理によって、第二ビア孔４５Ｂ内から除去される。第二デスミア処理は、第一デスミア処理と同様の方法を用いる。本実施形態では、第二デスミア処理の処理時間Ｔ２は、第一デスミア処理の処理時間Ｔ１よりも短く設定される。
さらに、第二導体パッド３７に対して、必要に応じて粗化処理が行われ、第二導体パッド３７の上面が粗化される。
このように第二ビア孔４５Ｂに対し第二デスミア処理を行うと、実質的に、第一ビア孔４５Ａに対してもデスミア処理が行われることになる。
本開示の技術では、第一デスミア処理を行った後、第二ビア孔４５Ｂを形成することを行う。すなわち、第一デスミア処理を行う段階では、第二ビア孔４５Ｂは形成されていないので、第一デスミア処理において、第二ビア孔４５Ｂに対しデスミア処理を行うことはない。
そして、第一ビア孔４５Ａに対するデスミア処理のトータルでの処理時間Ｔ３について、Ｔ３＝Ｔ１＋Ｔ２となる。第一ビア孔４５Ａの樹脂残渣の除去を行うにあたっては、このトータルでの処理時間Ｔ３が、樹脂残渣の除去に十分な処理時間となるように設定される。これに対し、第二ビア孔４５Ｂのデスミア処理は処理時間Ｔ２である。したがって、例えば、まず第一ビア孔４５Ａに対するデスミア処理のトータルでの処理時間Ｔ３と、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２と、が決まる。そして、これらから、Ｔ１＝Ｔ３－Ｔ２として、第一ビア孔４５Ａに対するデスミア処理の処理時間Ｔ１を決めることができる。
なお、図示は省略するが、本体基板１０の第二面１０Ｂにも、第一面１０Ｆと同様に、外側ビルドアップ絶縁層２１が形成される。そして、第二面１０Ｂの外側ビルドアップ絶縁層２１に、レーザが照射され、第四ビア孔４６が形成される。
次に、図５Ｆに示すように、本体基板１０の第一面１０Ｆにおいて、第一ビア孔４５Ａ内に第一ビア導体２５Ａが形成され、第二ビア孔４５Ｂ内に第二ビア導体２５Ｂが形成される。本開示の技術では、第一ビア導体２５Ａが形成されることと、第二ビア導体２５Ｂが形成されることとは、同時に行われる。この「同時」には、第一ビア導体２５Ａの形成開始と第二ビア導体２５Ｂの形成開始が同時であり、且つ、第一ビア導体２５Ａの形成終了と第二ビア導体２５Ｂの形成終了が同時であることが含まれる。さらに、第一ビア導体２５Ａの形成開始と第二ビア導体２５Ｂの形成開始、及び第一ビア導体２５Ａの形成終了と第二ビア導体２５Ｂの形成終了、の少なくとも一方が時間的にずれていてもよい。すなわち、第一ビア導体２５Ａを形成している時間と、第二ビア導体２５Ｂを形成している時間と、が部分的に重なっている場合を含む。また、第一ビア導体２５Ａを形成している時間と、第二ビア導体２５Ｂを形成している時間と、が部分的に重なっていない場合でも、第一ビア導体２５Ａの形成と第二ビア導体２５Ｂの形成とが連続している、実質的に同時であるとみなせる場合も含む。
以降は、図示は省略するが、本体基板１０の第二面１０Ｂにおいて、第四ビア孔４６に第四ビア導体２６が形成される。第一ビア導体２５Ａ、第二ビア導体２５Ｂ及び第四ビア導体２６は、例えば、無電解めっき処理、めっきレジスト処理、電解めっき処理等によって形成される。
また、外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２（第一面外側ビルドアップ導体層２２Ｆと第二面外側ビルドアップ導体層２２Ｂ）が形成される。
さらに、本体基板１０の第一面１０Ｆ側に第一面ソルダーレジスト層２９Ｆが形成され、第二面１０Ｂに第二面ソルダーレジスト層２９Ｂが形成される。
そして、例えばリソグラフィ処理によって、第一面ソルダーレジスト層２９Ｆに第一開口２７Ａが形成され、第二面ソルダーレジスト層２９Ｂに第三開口２８が形成される。第一開口２７Ａは、第一面外側ビルドアップ導体層２２Ｆの一部を第一外側パッド２３Ａとして露出させる。第三開口２８は、第二面外側ビルドアップ導体層２２Ｂ の一部を第三外側パッド２４として露出させる。
さらに、紫外線レーザの照射によって、第一面ソルダーレジスト層２９Ｆに第二開口２７Ｂが形成される。第二開口２７Ｂは、第一面外側ビルドアップ導体層２２Ｆの一部を第二外側パッド２３Ｂとして露出させる。
なお、必要に応じて、第一外側パッド２３Ａ、第二外側パッド２３Ｂ及び第三外側パッド２４にデスミア処理が施される。
次に、第一面ソルダーレジスト層２９Ｆが図示しない樹脂保護膜によって被覆される。そして、本体基板１０の第二面１０Ｂ側に無電解めっき処理が行われ、第三外側パッド２４上に第二面めっき層４２が形成される。
さらに、第一面ソルダーレジスト層２９Ｆを被覆する樹脂保護膜が除去される。また、第二面ソルダーレジスト層２９Ｂが、同じく図示しない樹脂保護膜によって被覆される。
そして、本体基板１０の第一面１０Ｆ側に電解めっき処理が行われ、第一外側パッド２３Ａ及び第二外側パッド２３Ｂ上に第一面めっき層４１が形成される。
そして、第二面ソルダーレジスト層２９Ｂを被覆している樹脂保護膜が除去されて、配線基板１００が完成する。
次に、本実施形態の作用を説明する。
本開示の技術の配線基板１００では、外側ビルドアップ絶縁層２１には、第一ビア孔４５Ａ及び第二ビア孔４５Ｂが形成される。そして、第一ビア孔４５Ａ及び第二ビア孔４５Ｂに対してデスミア処理が行われることで、第一ビア孔４５Ａ内及び第二ビア孔４５Ｂ内から樹脂残渣の全部又は一部が除去される。
ここで、比較のために、第一ビア孔４５Ａ及び第二ビア孔４５Ｂに対し、等しい処理時間でデスミア処理を行う場合を想定する。例えば、第一ビア孔４５Ａ及び第二ビア孔４５Ｂに対し、同時にデスミア処理を行う場合等である。
この場合、第一ビア孔４５Ａの孔径Ｎ１は第二ビア孔４５Ｂの孔径Ｎ２よりも大きいので、第一ビア孔４５Ａ及び第二ビア孔４５Ｂの両方に対し等しい処理時間でデスミア処理を行う場合には、処理時間は、第一ビア孔４５Ａに対する処理時間に設定される。すなわち、相対的に孔径の小さい第二ビア孔４５Ｂに対して、必要以上の長時間でデスミア処理を行うことになる。
第二ビア孔４５Ｂに対して、必要以上の長時間でデスミア処理を行うと、第二導体パッド３７と、その上側にある外側ビルドアップ絶縁層２１との間でハローイングが生じやすくなる。すなわち、外側ビルドアップ絶縁層２１が、第二導体パッド３７から剥離しやすくなる。特に、本開示の技術では、外側ビルドアップ絶縁層２１が樹脂を含有している。第二ビア孔４５Ｂに対するデスミア処理によってこの樹脂が溶け出すと、第二導体パッド３７からの外側ビルドアップ絶縁層２１の剥離を招きやすい。
図７には、比較例の場合において、第二導体パッド３７と、その上側にある外側ビルドアップ絶縁層２１の間にハローイングが生じた状態が断面図にて示されている。また、図８には、第一実施形態の場合において、同様に第二導体パッド３７と、その上側にある外側ビルドアップ絶縁層２１の間にハローイングが生じた状態が断面図にて示されている。図７及び図８に示すように、ハローイング量Ｈは、ハローイングが生じた状態における外側ビルドアップ絶縁層２１の第二ビア孔４５Ｂの内縁の端部Ｅ１から、ハローイングによる外側ビルドアップ絶縁層２１の第二導体パッド３７からの剥離部分の先端Ｅ２までの距離である。
図７と図８とを比較すれば分かるように、第一実施形態では、比較例と比較して、ハローイング量Ｈが小さい。
この剥離部分は、外側ビルドアップ絶縁層２１と第一ビルドアップ絶縁層１５Ａとの間に広がるおそれがある。特に、本開示の技術のように、第一導体パッド３６のパッド間距離Ｌ１に対し、第二導体パッド３７のパッド間距離Ｌ２が相対的に短い場合は、複数の第二導体パッド３７の間の部分で、第一ビルドアップ絶縁層１５Ａから外側ビルドアップ絶縁層２１が剥がれやすい。
これに対し、本開示の技術では、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２は、第一ビア孔４５Ａに対するデスミア処理のトータルの処理時間Ｔ３よりも短い。このため、第一ビア孔４５Ａ及び第二ビア孔４５Ｂに対し、等しい処理時間でデスミア処理を行った場合と比較して、第二導体パッド３７と、その上側にある外側ビルドアップ絶縁層２１との間におけるハローイングを抑制できる。
特に、本開示の技術の配線基板１００では、図６に示したように、第一導体パッド３６の座残り量Ｚ１と、第二導体パッド３７の座残り量Ｚ２について、Ｚ１＞Ｚ２の関係がある。このように座残り量Ｚ２が相対的に小さいと、これらの座残り量Ｚ１、Ｚ２の間に、Ｚ１≦Ｚ２の関係がある場合と比較して、第二導体パッド３７と外側ビルドアップ絶縁層２１との間でハローイングによる剥離が発生しやすい。しかし、本開示の技術では、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２は、第一ビア孔４５Ａに対するデスミア処理のトータルの処理時間Ｔ３よりも短い。したがって、第二導体パッド３７と外側ビルドアップ絶縁層２１とのハローイングによる剥離の発生を抑制できる。
また、本開示の技術の配線基板１００では、第一導体パッド３６のパッド間距離Ｌ１と、第二導体パッド３７のパッド間距離Ｌ２について、Ｌ１＞Ｌ２の関係がある。このようにパッド間距離Ｌ２が相対的に短いと、これらのパッド間距離Ｌ１、Ｌ２の間に、Ｌ１≦Ｌ２の関係がある場合と比較して、第一ビルドアップ絶縁層１５Ａから外側ビルドアップ絶縁層２１が剥がれやすい。しかし、本開示の技術では、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２は、第一ビア孔４５Ａに対するデスミア処理の処理時間Ｔ３よりも短いので、第一ビルドアップ絶縁層１５Ａと外側ビルドアップ絶縁層２１とのハローイングの発生を抑制できる。
以上により、第一実施形態の配線基板１００では、複数の第二導体パッド３７の間における第一ビルドアップ絶縁層１５Ａから外側ビルドアップ絶縁層２１のハローイング量が、複数の第一導体パッド３６の間におけるハローイング量よりも小さい構造が実現されている。
例えば、上記したように、第二導体パッド３７のパッド間距離Ｌ２が第一導体パッド３６のパッド間距離Ｌ１よりも相対的に短い構造では、ハローイングによる隙間部分が、隣接する第二導体パッド３７の間で繋がってしまう場合がある。そして、この隙間部分に第二ビア導体２５Ｂを構成する導体材料が入り込むと、隣接する第二導体パッド３７が短絡される懸念がある。しかし、本開示の技術では、第一ビルドアップ絶縁層１５Ａと外側ビルドアップ絶縁層２１とのハローイングの発生を抑制しているので、上記した短絡のおそれも小さい。
本開示の技術では、第二導体パッド３７のパッド間距離Ｌ２を短くすることで、複数の第二導体パッド３７を高密度に配置することが可能である。
なお、上記では、第一ビア孔４５Ａに対するデスミア処理の処理時間Ｔ１に対し、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２を短く設定している。すなわちＴ１＞Ｔ２である。しかしながら、第一ビア孔４５Ａに対するデスミア処理のトータルでの処理時間Ｔ３については、Ｔ３＝Ｔ１＋Ｔ２であるので、例えば、Ｔ１≦Ｔ２の場合であっても、Ｔ３＞Ｔ２の状態を実現できる。本開示の技術のようにＴ１＞Ｔ２とすることにより、Ｔ３がＴ２よりも十分に長い状態を実現できる。
いずれにしても、第一デスミア処理の処理時間Ｔ１及び第二デスミア処理の処理時間Ｔ２は、例えば予め所定の処理時間として設定できる。
上記では、第二ビア孔４５Ｂの形成に用いるレーザを紫外光としたが、第一ビア孔４５Ａの形成に用いるレーザの波長よりも短ければ、可視光であってもよい。
なお、第一実施形態において、図９に示す変形例の配線基板１１０の構造とすることが可能である。
変形例の配線基板１１０では、外側導体回路層３５、第一導体パッド３６及び第二導体パッド３７の表面に被覆膜１１２が形成されている。具体的には、被覆膜１１２は、外側導体回路層３５、第一導体パッド３６及び第二導体パッド３７の表面のうち、外側ビルドアップ絶縁層２１と向かい合っている表面を覆っている。なお、被覆膜１１２は、外側導体回路層３５、第一導体パッド３６及び第二導体パッド３７において、外側ビルドアップ絶縁層２１と向かい合う表面の一部だけに形成されていてもよい。
被覆膜１１２は、第一導体パッド３６及び第二導体パッド３７と、外側ビルドアップ絶縁層２１との密着性を向上させる。被覆膜１１２は、例えば、外側ビルドアップ絶縁層２１を構成する樹脂等の有機材料、及び第一導体パッド３６及び第二導体パッド３７を構成する金属等の無機材料の両方と結合し得る材料によって形成される。被覆膜１１２は、例えば、有機材料と化学結合し得る反応基及び無機材料と化学結合し得る反応基の両方を含む材料によって形成される。被覆膜１１２の材料としては、トリアゾール化合物等のアゾールシラン化合物を含むシランカップリング剤が例示される。なお、被覆膜１１２の材料は、第一導体パッド３６及び第二導体パッド３７の上に外側ビルドアップ絶縁層２１が直接形成される場合と比較して、第一導体パッド３６及び第二導体パッド３７と外側ビルドアップ絶縁層２１との密着強度を高め得るものであればよく、シランカップリング剤に限定されない。第一導体パッド３６及び第二導体パッド３７の上に外側ビルドアップ絶縁層２１が直接形成される場合と比較して、第一導体パッド３６及び第二導体パッド３７は外側ビルドアップ絶縁層２１に対し、被覆膜１１２により、高い強度で密着する。
変形例の配線基板１１０の製造方法では、例えば第一ビルドアップ絶縁層１５Ａ上に第一導体パッド３６及び第二導体パッド３７が形成される状態（図４Ａ及図４Ｂ参照）の後で、且つ、外側ビルドアップ絶縁層２１が形成される状態（図５Ａ参照）の前に、被覆膜１１２が形成される。そして、外側ビルドアップ絶縁層２１に第一ビア孔４５Ａを形成する際に、第一ビア孔４５Ａに対応した部分の被覆膜１１２が除去される。同様に、外側ビルドアップ絶縁層２１に第二ビア孔４５Ｂを形成する際に、第二ビア孔４５Ｂに対応した部分の被覆膜１１２が除去される。
上記では、第一実施形態及び変形例の配線基板の製造方法において、第一デスミア処理を行うことの後に、第二ビア孔４５Ｂを形成する例を挙げている。しかしながら、外側ビルドアップ導体層２１に第一ビア孔４５Ａ及び第二ビア孔４５Ｂを形成すること、の後で、第一デスミア処理と第二デスミア処理と、を順に行ってもよい。この場合には、例えば第一デスミア処理を行う場合には、第二ビア孔４５Ｂに第一デスミア処理の影響が及ばないようにする。具体的には、第一デスミア処理を行う場合には第二ビア孔４５Ｂにマスクをかける等である。あるいは、デスミア処理液を用いてデスミア処理を行う場合には、第二ビア孔４５Ｂがデスミア処理液に浸漬されないようにしてもよい。また、第二デスミア処理を行う場合には、第一ビア孔４５Ａに第二デスミア処理の影響が及ばないようにする。具体的には、第二デスミア処理を行う場合には第一ビア孔４５Ａにマスクをかける等である。あるいは、デスミア処理液を用いてデスミア処理を行う場合には、第一ビア孔４５Ａがデスミア処理液に浸漬されないようにしてもよい。これにより、第一ビア孔４５Ａに施される第一デスミア処理の処理時間Ｔ１と、第二ビア孔４５Ｂの施される第二デスミア処理の処理時間Ｔ２との間に、Ｔ１＞Ｔ２の関係を満たすことができる。
次に、第二実施形態について説明する。第二実施形態の配線基板の製造方法によって製造される配線基板も、内部に設けられる導体パッドとして、複数の第一導体パッドと、複数の第二導体パッドと、を備える。そして、複数の第一導体パッドでは、第一導体パッドの間のパッド間距離が相対的に長いのに対し、複数の第二導体パッドでは、第二導体パッドのパッド間距離が相対的に短い。以下では、第二実施形態の配線基板を配線基板２００とする。第二実施形態において、第一実施形態と同様の要素、部材等については、同一符号を付して、詳細な説明を省略する。
図１０に示すように、第二実施形態の配線基板２００では、外側ビルドアップ絶縁層２１の上面に、第二上部絶縁層３９が積層されている。また、第二実施形態の配線基板２００では、外側ビルドアップ絶縁層２１に、第三外側パッド２３Ｃが形成されている。第三外側パッド２３Ｃは、例えば、第一実施形態の配線基板１００における第一外側パッド２３Ａと同様の配置及び形状に形成されている。第二実施形態において、第三外側パッド２３Ｃは第三導体パッドの一例である。そして、第二上部絶縁層３９は、上部絶縁層の一例としての外側ビルドアップ絶縁層２１の上面及び第三外側パッド２３Ｃを覆っている。なお、第二実施形態において、第二上部絶縁層３９はソルダーレジスト層であってもよい。
また、第二上部絶縁層３９には、第二上部絶縁層３９を貫通する複数の第三ビア孔４５Ｃが形成されている。第三ビア孔４５Ｃには第三ビア導体２５Ｃが形成されている。
第二実施形態では、第二ビア孔４５Ｂは、外側ビルドアップ絶縁層２１及び第二上部絶縁層３９の両方を貫通している。そして、第二ビア導体２５Ｂは、第二ビア孔４５Ｂに形成されている。
第一面めっき層４１は、第二ビア導体２５Ｂの上及び第三ビア導体２５Ｃの上に形成されている。
本開示の技術では、この第二実施形態の配線基板２００のように、第二上部絶縁層３９を備え、第二ビア孔４５Ｂが複数の絶縁層（外側ビルドアップ絶縁層２１及び第二上部絶縁層３９）を貫通して形成された構造も採り得る。
次に、第二実施形態の配線基板２００の製造方法について説明する。
第二実施形態の配線基板２００の製造方法では、第一実施形態の配線基板１００の製造方法と同様に、本体基板１０に対し、第一ビルドアップ絶縁層１５Ａ上の所定位置に、第一導体パッド３６及び第二導体パッド３７が形成される（図４Ａ及び図４Ｂ参照）。そして、第一ビルドアップ絶縁層１５Ａの上面、第一導体パッド３６の上面及び第二導体パッド３７の上面を覆うように、外側ビルドアップ絶縁層２１が形成される（図５Ａ参照）。さらに、外側ビルドアップ絶縁層２１に、例えば上側からレーザを照射することにより第一ビア孔４５Ａが形成される（図５Ｂ参照）。
そして、第一ビア孔４５Ａに対し第一デスミア処理が一定の処理時間Ｔ１で行われる（図５Ｃ参照）。さらに、必要に応じて第一導体パッド３６に対して粗化処理が行われる。
その後、第二実施形態の配線基板２００の製造方法では、図１１Ａに示すように、本体基板１０の第一面１０Ｆにおいて、第一ビア孔４５Ａ内に第一ビア導体２５Ａが形成される。
そして、図１１Ｂに示すように、外側ビルドアップ絶縁層２１の上面に、第二上部絶縁層３９が形成される。第二上部絶縁層３９は、例えば、フィルム状のエポキシ樹脂が、ラミネート加工によって外側ビルドアップ絶縁層２１上へ積層され、加熱及び加圧されることによって形成される。第二上部絶縁層３９は樹脂保護膜によって被覆される。
ここで、図１に示した第一実施形態と同様に、本体基板１０の第二面１０Ｂに外側ビルドアップ絶縁層２１が形成される。第二面１０Ｂの外側ビルドアップ絶縁層２１にレーザが照射され、第四ビア孔４６が形成される。第四ビア孔４６に第四ビア導体２６が形成され、第二面１０Ｂの外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２が形成される。さらに、第二面１０Ｂの第二面ソルダーレジスト層２９Ｂが形成される。
第二面ソルダーレジスト層２９Ｂには第三開口２８が形成される。そして、本体基板１０の第二面１０Ｂ側で第三外側パッド２４上に第二面めっき層４２が形成される。第二面ソルダーレジスト層２９Ｂが樹脂保護膜によって被覆される。そして、第二上部絶縁層３９を被覆している樹脂保護膜が除去される。
次に、図１１Ｃに示すように、第二上部絶縁層３９を貫通する第三ビア孔４５Ｃが形成される。第三ビア孔４５Ｃは、例えば、第二上部絶縁層３９に対し上側からレーザを照射することにより形成される。第三ビア孔４５Ｃを形成する場合に用いるレーザの波長は、後述する第二ビア孔４５Ｂを形成する場合に用いるレーザの波長よりも長い。第二上部絶縁層３９に第三ビア孔４５Ｃが形成されることにより、第三外側パッド２３Ｃの上面の一部が露出される。
次に、図１１Ｄに示すように、第三ビア孔４５Ｃに対し、第三デスミア処理を一定の処理時間Ｔ３で行う。第三ビア孔４５Ｃを形成することによって生じた樹脂残渣の全部又は一部が、第三デスミア処理によって、第三ビア孔４５Ｃ内から除去される。第三デスミア処理は、第一実施形態における第一デスミア処理及び第二デスミア処理と同様の方法、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いる。この段階では、第二ビア孔４５Ｂは形成されていないので、第二ビア孔４５Ｂに対しデスミア処理を行うことはない。
次に、図１１Ｅに示すように、外側ビルドアップ絶縁層２１及び第二上部絶縁層３９を貫通する第二ビア孔４５Ｂが形成される。第二実施形態においても、第二ビア孔４５Ｂは、外側ビルドアップ絶縁層２１及び第二上部絶縁層３９に対し上側からレーザを照射することにより形成される。第一実施形態の配線基板１００の製造方法と同様に、第二ビア孔４５Ｂを形成する場合に用いるレーザの波長は、第一ビア孔４５Ａを形成する場合に用いられるレーザの波長よりも短い。また、第二ビア孔４５Ｂを形成する場合に用いられるレーザの波長は、第三ビア孔４５Ｃを形成する場合に用いられるレーザの波長よりも短い。外側ビルドアップ絶縁層２１及び第二上部絶縁層３９に第二ビア孔４５Ｂが形成されることにより、第二導体パッド３７の上面の一部が露出される。
次に、図１１Ｆに示すように、第二ビア孔４５Ｂに対し第二デスミア処理を一定の処理時間Ｔ２で行う。第二ビア孔４５Ｂを形成することによって生じた樹脂残渣の全部又は一部が、第二デスミア処理によって、第二ビア孔４５Ｂ内から除去される。第二デスミア処理は、第一デスミア処理と同様の方法、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いる。第二実施形態では、第二デスミア処理の処理時間Ｔ２は、第三デスミア処理の処理時間Ｔ３よりも短く設定される。第二デスミア処理を行う場合、第三ビア孔４５Ｃに対してもデスミア処理が成される。この場合、第二ビア孔４５Ｂに対するデスミア処理の処理時間はＴ２であるのに対し、第三ビア孔４５Ｃに対するトータルのデスミア処理の処理時間は、Ｔ２＋Ｔ３となる。したがって、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２は、第三ビア孔４５Ｃに対するトータルのデスミア処理の処理時間（Ｔ２＋Ｔ３）よりも短い。
そして、図１０に示すように、第二ビア孔４５Ｂ内に第二ビア導体２５Ｂが形成され、第三ビア孔４５Ｃ内に第三ビア導体２５Ｃが形成される。第二ビア導体２５Ｂ及び第三ビア導体２５Ｃの形成と同時に、Ｃｕ層４１Ｌが形成される。続いて、Ｎｉ層４１Ｍ及びＳｎ層４１Ｎが形成され、本体基板１０の第一面１０Ｆ側に第一面めっき層４１が形成される。そして、第二面ソルダーレジスト層２９Ｂを被覆している樹脂保護膜が除去されて、配線基板２００が完成する。
第二実施形態では、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２は、第三ビア孔４５Ｃに対するトータルのデスミア処理の処理時間（Ｔ２＋Ｔ３）よりも短い。このため、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ２が、第三ビア孔４５Ｃに対するデスミア処理の処理時間以上である場合と比較して、第二導体パッド３７と、その上側にある外側ビルドアップ絶縁層２１との間におけるハローイングを抑制できる。
なお、第二実施形態において、図１２に示す変形例の配線基板２１０の構造とすることが可能である。
第二実施形態の変形例の配線基板２１０では、第一導体パッド３６及び第二導体パッド３７が被覆膜１１２で被覆され、さらに、第三外側パッド２３Ｃも被覆膜１１３で被覆されている。具体的には、被覆膜１１２は、外側導体回路層３５、第一導体パッド３６及び第二導体パッド３７の表面のうち、外側ビルドアップ絶縁層２１と向かい合っている表面を覆っている。さらに、被覆膜１１３は、第三外側パッド２３Ｃの表面のうち、第二上部絶縁層３９と向かい合っている表面を覆っている。
第三外側パッド２３Ｃを被覆している被覆膜１１３は、第三外側パッド２３Ｃと第二上部絶縁層３９との密着性を向上させる。被覆膜１１３は、例えば、第二上部絶縁層３９を構成する樹脂等の有機材料、及び第三外側パッド２３Ｃを構成する金属等の無機材料の両方と結合し得る材料によって形成される。被覆膜１１３は、例えば、有機材料と化学結合し得る反応基及び無機材料と化学結合し得る反応基の両方を含む材料によって形成される。被覆膜１１３の材料としては、トリアゾール化合物等のアゾールシラン化合物を含むシランカップリング剤が例示される。なお、被覆膜１１３の材料は、第一外側パッド２３Ｃの上に第二上部絶縁層３９が直接形成される場合と比較して、第一外側パッド２３Ｃと第二上部絶縁層３９との密着強度を高め得るものであればよく、シランカップリング剤に限定されない。第三外側パッド２３Ｃの上に第二上部絶縁層３９が直接形成される場合と比較して、第三外側パッド２３Ｃは第二上部絶縁層３９に対し、被覆膜１１３により、高い強度で密着する。
第二実施形態の変形例の配線基板２１０の製造方法では、被覆膜１１２は、図１３Ａに示すように、第一ビルドアップ絶縁層１５Ａ上に第一導体パッド３６及び第二導体パッド３７が形成される状態（図４Ａ及図４Ｂ参照）の後で、且つ、外側ビルドアップ絶縁層２１が形成される状態（図５Ａ参照）の前に形成される。そして、外側ビルドアップ絶縁層２１に第一ビア孔４５Ａを形成する際に、第一ビア孔４５Ａに対応した部分の被覆膜１１２が除去される。同様に、外側ビルドアップ絶縁層２１及び第二上部絶縁層３９に第二ビア孔４５Ｂを形成する際に、第二ビア孔４５Ｂに対応した部分の被覆膜１１２が除去される。
これに対し、被覆膜１１３は、図１３Ｂに示すように、外側ビルドアップ絶縁層２１上に第三外側パッド２３Ｃが形成される状態（図１１Ａ参照）の後で、且つ、第二上部絶縁層３９が形成される状態（図１１Ｂ参照）の前に形成される。そして、第二上部絶縁層３９に第三ビア孔４５Ｃを形成する際に、第三ビア孔４５Ｃに対応した部分の被覆膜１１３が除去される。
次に、第三実施形態について説明する。本開示の第三実施形態の配線基板は、内部に電子部品を備える電子部品内蔵配線基板である。以下では、第三実施形態の配線基板を配線基板３００とする。第三実施形態において、第一実施形態と同様の要素、部材等については、同一符号を付して、詳細な説明を省略する。
第三実施形態の配線基板３００では、図１４及び図１５に示すように、第一ビルドアップ絶縁層１５Ａ上に、保護層３４が積層されている。保護層３４は、第一ビルドアップ絶縁層１５Ａ上において、第一ビルドアップ導体層１６Ａが形成されていない部分と、第一ビルドアップ導体層１６Ａと、を覆っている。
保護層３４は、例えば、ビルドアップ絶縁層１５と同じ材料で構成されている。ただし、保護層３４の材料は、特に限定されず、例えば、弾性率１ＧＰａ以上１０ＧＰａ以下のアクリル樹脂、エポキシ樹脂、ポリイミド等を用いることもできる。
保護層３４の厚さは、一例として１５μｍ以上２５μｍ以下であり、ビルドアップ絶縁層１５よりも薄い。図１４に示すように、保護層３４は、本体基板１０の上面である第一面１０Ｆと、本体基板１０の下面である第二面１０Ｂと、を構成している。ただし、本体基板１０の第二面１０Ｂ側に保護層３４が形成されなくてもよい。
図１４及び図１５に示すように、第三実施形態の配線基板３００において、本体基板１０には、第一面１０Ｆ側に、キャビティ３０が形成されている。キャビティ３０は、第一ビルドアップ絶縁層１５Ａ及び保護層３４を貫通して形成されている。キャビティ３０は、上側に開口３０Ａ（図１５参照）を有している。
第三実施形態では、第一ビルドアップ絶縁層１５Ａ及び保護層３４が、本開示の技術における「絶縁層」の一例である。
コア基板１１の第一面１１Ｆ側に積層されるビルドアップ導体層１６のうち外側から２番目に位置する第二ビルドアップ導体層１６Ｂは、プレーン層３１Ａと、導体回路層３１Ｂと、を含んでいる。
プレーン層３１Ａは、グランド接続される層である。プレーン層３１Ａは、キャビティ３０の内側に位置している。そして、キャビティ３０の底面は、プレーン層３１Ａによって形成されている。プレーン層３１Ａ上には、不図示の接着層が形成されている。プレーン層３１Ａは、後述する電子部品８０を安定して搭載するための実装パッドとして機能する。
導体回路層３１Ｂは、キャビティ３０が形成されていない部分に位置している。導体回路層３１Ｂは所定のパターンで形成されている。
キャビティ３０には、電子部品８０が収容されている。電子部品８０は、プレーン層３１Ａ上に、不図示の接着剤によって固定されている。キャビティ３０が形成されていることにより、電子部品８０が絶縁層（第一ビルドアップ絶縁層１５Ａ）内に配置されている構造が実現されている。
電子部品８０の上面には複数の電極パッド３８が設けられている。電子部品８０は、電極パッド３８が上側を向くように、キャビティ３０に収容されている。
図示の例では、電極パッド３８の上面は、電子部品８０の上面、すなわち電極パッド３８が設けられていない部分と同一平面にある。そして、電極パッド３８は、後述する第一導体パッド３６よりも上方にある。
本体基板１０の上側には、第一ビルドアップ絶縁層１５Ａの上に、第一実施形態と同様に、複数の第一導体パッド３６が設けられている。そして、複数の第一導体パッド３６が、図示しない回路層によって電気的に接続され、さらに、他の導体層、例えば外側導体回路層３５等に電気的に接続されている。第一導体パッド３６は、第一ビルドアップ導体層１６Ａに含まれている。第三実施形態においても、第一導体パッド３６は、本開示の技術の導体パッドの一例である。
本開示の技術では、図２０に示すように、第一導体パッド３６は平面視にて円形である。電極パッド３８は平面視にて円形であり、第一導体パッド３６よりも小径である。
保護層３４の上には、外側ビルドアップ絶縁層２１と外側ビルドアップ導体層２２とが積層されている。外側ビルドアップ絶縁層２１は、本開示の技術の「上部絶縁層」の一例である。
第三実施形態において、第二ビア孔４５Ｂは、底部に向かって内径が漸減する形状であり、底部は所定の孔径Ｎ３（図２０参照）に形成される。第二ビア孔４５Ｂの孔径Ｎ３は電極パッド３８の直径Ｄ３よりも小さい。第三実施形態において、電極パッド３８の座残り量Ｚ３は、Ｚ３＝（Ｄ３－Ｎ３）／２である。そして、第一導体パッド３６の座残り量Ｚ１と、電極パッド３８の座残り量Ｚ３について、Ｚ１＞Ｚ３の関係がある。
なお、第三実施形態においても、この孔径Ｎ３は、第一ビア孔４５Ａの底部の孔径Ｎ１よりも小さい。
また、第三実施形態において、隣同士の電極パッド３８の間隔の長さがパッド間距離Ｌ３である。そして、第一導体パッド３６のパッド間距離Ｌ１と、電極パッド３８のパッド間距離Ｌ３について、Ｌ１＞Ｌ３の関係がある。
次に、第三実施形態の配線基板３００の製造方法を説明する。
図１７Ａ及び図１７Ｂに示すように、第三実施形態の配線基板３００の製造方法では、本体基板１０に対し、第一ビルドアップ絶縁層１５Ａ上の所定位置に、第一導体パッド３６が形成される。第一導体パッド３６は、無電解めっき処理、めっきレジスト処理、電解めっき処理、スパッタリング等により、例えばセミアディティブ法等で形成される。なお、本開示の技術では、第一導体パッド層３６は第一ビルドアップ導体層１６Ａに含まれる構成であり、実質的に第一ビルドアップ導体層１６Ａの形成によって第一導体パッド３６も形成されるようにしてもよい。
次に、図１８Ａ及び図１８Ｂに示すように、第一ビルドアップ絶縁層１５Ａ上に、第一ビルドアップ導体層１６Ａ（外側導体回路層３５及び第一導体パッド３６を含む）の上面を覆うように、保護層３４が形成される。
次に、図１９Ａに示すように、保護層３４及び第一ビルドアップ絶縁層１５Ａに、キャビティ３０が形成される。本開示の技術では、キャビティ３０は、保護層３４及び第一ビルドアップ絶縁層１５Ａに、例えば、炭酸ガスレーザが照射されることにより形成される。保護層３４と第一ビルドアップ絶縁層１５Ａとにキャビティ３０が形成されることにより、プレーン層３１Ａがキャビティ３０の底面として露出される。本開示の技術では、炭酸ガスレーザが照射される範囲は、プレーン層３１Ａと同じ範囲であるが、例えば、プレーン層３１Ａよりも狭い範囲であってもよい。また、本開示の技術において、キャビティ３０は、この段階では、底部へ近づくにつれて幅狭となる形状に形成されている。キャビティ３０の底面にはプレーン層３１Ａが露出している。このプレーン層３１Ａに対しデスミア処理が行われる。キャビティ３０を形成する際に生じた樹脂残渣がこのデスミア処理によって除去される。このデスミア処理には、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いることができる。さらに、必要に応じて、粗化処理によってプレーン層３１Ａの上面が粗化される。
次に、図１９Ｂに示すように、キャビティ３０内に、電子部品８０が収容される。プレーン層３１Ａ上には図示しない接着層が積層され、この接着層によって、電子部品８０がプレーン層３１Ａに接着される。電子部品８０は、電極パッド３８が上を向くようにキャビティ３０内に収容される。キャビティ３０は、底部へ近づくにつれて幅狭となる形状に形成されているので、この状態では、電子部品８０の側面とキャビティ３０の内側面との間に隙間が生じている。
次に、図１９Ｃに示すように、保護層３４の上面及び電子部品８０の上面（電極パッド３８の上面を含む）を覆うように、外側ビルドアップ絶縁層２１が形成される。すなわち、外側ビルドアップ絶縁層２１が、保護層３４の上面、電子部品８０の上面及び電極パッド３８の上面に積層される。外側ビルドアップ絶縁層２１は、例えば、フィルム状のエポキシ樹脂が、ラミネート加工によって保護層３４上へ積層され、加熱及び加圧されることによって形成される。外側ビルドアップ絶縁層２１の樹脂の一部は、電子部品８０の側面とキャビティ３０の内側面との間に隙間に入り込む。これによって、隙間に樹脂が充填される。すなわち、電子部品８０の側面に樹脂が位置する構造が実現される。
次に、図１９Ｄに示すように、外側ビルドアップ絶縁層２１及び保護層３４に、第一ビア孔４５Ａが形成される。本開示の技術では、第一ビア孔４５Ａは、外側ビルドアップ絶縁層２１に対し上側からレーザを照射することにより形成される。
第一ビア孔４５Ａを形成する場合に用いるレーザの波長は、例えば１μｍ以上１５μｍ以下である。第三実施形態においても、第一ビア孔４５Ａの形成には炭酸ガスレーザを用いる。外側ビルドアップ絶縁層２１に第一ビア孔４５Ａが形成されることにより、第一導体パッド３６の上面の一部が露出される。
第一ビア孔４５Ａは、底部に向かって内径が漸減する形状であり、底部は所定の孔径Ｎ１（図１６参照）に形成される。
次に、図１９Ｅに示すように、第一ビア孔４５Ａに対し第一デスミア処理が一定の処理時間Ｔ４で行われる。第一ビア孔４５Ａを形成することによって生じた樹脂残渣の全部又は一部が、第一デスミア処理によって、第一ビア孔４５Ａ内から除去される。第一デスミア処理には、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いることができる。
さらに、必要に応じて第一導体パッド３６に対して粗化処理が行われ、第一導体パッド３６の上面が粗化される。
次に、図１９Ｆに示すように、外側ビルドアップ絶縁層２１に、第二ビア孔４５Ｂが形成される。第三実施形態においても、第二ビア孔４５Ｂは、外側ビルドアップ絶縁層２１に対し上側からレーザを照射することにより形成される。
第二ビア孔４５Ｂを形成する場合に用いるレーザの波長は、第一ビア孔４５Ａを形成する場合に用いられるレーザの波長よりも短い。例えば、第二ビア孔４５Ｂを形成する場合に用いるレーザの波長は、１００ｎｍ以上５００ｎｍ以下である。本開示の技術では、第二ビア孔４５Ｂの形成に、紫外線レーザとして、ＹＡＧレーザ等の固体レーザを用いる。ＹＡＧレーザを用いた場合は、例えば、３５５ｎｍの波長のレーザを照射可能である。外側ビルドアップ絶縁層２１に第二ビア孔４５Ｂが形成されることにより、電極パッド３８の上面の一部が露出される。
このように、第三実施形態においても、第二ビア孔４５Ｂの形成に用いるレーザの波長は、第一ビア孔４５Ａの形成に用いるレーザの波長よりも短い。したがって、第二ビア孔４５Ｂの形成に用いるレーザの波長が第一ビア孔４５Ａの形成に用いるレーザの波長よりも長い場合と比較して、第一ビア孔４５Ａよりも孔径の小さい第二ビア孔４５Ｂを容易に形成できる。
次に、図１９Ｇに示すように、第二ビア孔４５Ｂに対し第二デスミア処理を一定の処理時間Ｔ５で行う。第二ビア孔４５Ｂを形成することによって生じた樹脂残渣の全部又は一部が、第二デスミア処理によって、第二ビア孔４５Ｂ内から除去される。第二デスミア処理は、第一デスミア処理と同様の方法を用いる。例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法である。第三実施形態においても、第二デスミア処理の処理時間Ｔ５は、第一デスミア処理の処理時間Ｔ４よりも短く設定される。
さらに、電極パッド３８に対して、必要に応じて粗化処理が行われ、電極パッド３８の上面が粗化される。
このように第二ビア孔４５Ｂに対し第二デスミア処理を行うと、実質的に、第一ビア孔４５Ａに対してもデスミア処理が行われることになる。
本開示の技術では、第一デスミア処理を行った後、第二ビア孔４５Ｂを形成することを行う。すなわち、第一デスミア処理を行う段階では、第二ビア孔４５Ｂは形成されていないので、第一デスミア処理において、第二ビア孔４５Ｂに対しデスミア処理を行うことはない。
そして、第一ビア孔４５Ａに対するデスミア処理のトータルでの処理時間Ｔ６について、Ｔ６＝Ｔ４＋Ｔ５となる。第一ビア孔４５Ａの樹脂残渣の除去を行うにあたっては、このトータルでの処理時間Ｔ６が、樹脂残渣の除去に十分な処理時間となるように設定される。これに対し、第二ビア孔４５Ｂのデスミア処理は処理時間Ｔ５である。したがって、例えば、まず第一ビア孔４５Ａに対するデスミア処理のトータルでの処理時間Ｔ６と、第二ビア孔４５Ｂに対するデスミア処理の処理時間Ｔ５と、が決まる。そして、これらから、Ｔ４＝Ｔ６－Ｔ５として、第一ビア孔４５Ａに対するデスミア処理の処理時間Ｔ４を決めることができる。
なお、図示は省略するが、本体基板１０の第二面１０Ｂにも、第一面１０Ｆと同様に、外側ビルドアップ絶縁層２１が形成される。そして、第二面１０Ｂの外側ビルドアップ絶縁層２１に、レーザが照射され、第三ビア孔４６が形成される。
次に、図１９Ｈに示すように、本体基板１０の第一面１０Ｆにおいて、第一ビア孔４５Ａ内に第一ビア導体２５Ａが形成され、第二ビア孔４５Ｂ内に第二ビア導体２５Ｂが形成される。本開示の技術では、第一ビア導体２５Ａが形成されることと、第二ビア導体２５Ｂが形成されることとは、同時に行われる。
そして、図示は省略するが、本体基板１０の第一面１０Ｆ及び第二面１０Ｂに、第一実施形態と同様の各種処理が施されて、第三実施形態の配線基板３００が完成する。
第三実施形態においても、第二デスミア処理の処理時間Ｔ５は第一デスミア処理の処理時間Ｔ４よりも短い。このため、第二デスミア処理の処理時間Ｔ５が第一デスミア処理の処理時間Ｔ４以上である場合と比較して、電極パッド３８と、その上側にある外側ビルドアップ絶縁層２１との間におけるハローイングを抑制できる。
特に、第一導体パッド３６の座残り量Ｚ１と、電極パッド３８の座残り量Ｚ３について、Ｚ１＞Ｚ３の関係がある場合であっても、電極パッド３８と外側ビルドアップ絶縁層２１とのハローイングによる剥離の発生を抑制できる。
また、第一導体パッド３６のパッド間距離Ｌ１と、電極パッド３８のパッド間距離Ｌ３について、Ｌ１＞Ｌ３の関係がある場合であっても、電子部品８０と外側ビルドアップ絶縁層２１とのハローイングによる剥離の発生を抑制できる。
なお、第三実施形態において、図２１に示す第三変形例の配線基板３１０の構造とすることが可能である。
第三変形例の配線基板３１０では、外側導体回路層３５、第一導体パッド３６及び電極パッド３８の表面に被覆膜１１２、１１４が形成されている。具体的には、被覆膜１１２は、外側導体回路層３５及び第一導体パッド３６の表面のうち、保護層３４と向かい合っている表面を覆っている。被覆膜１１４は、電極パッド３８の表面のうち、外側ビルドアップ絶縁層２１と向かい合っている表面を覆っている。なお、被覆膜１１２は、外側導体回路層３５及び第一導体パッド３６において、保護層３４と向かい合う表面の一部だけに形成されていてもよい。被覆膜１１４は、電極パッド３８において、外側ビルドアップ絶縁層２１と向かい合う表面の一部だけに形成されていてもよい。
被覆膜１１２は、外側導体回路層３５及び第一導体パッド３６と、保護層３４との密着性を向上させる。被覆膜１１２は、例えば、保護層３４を構成する樹脂等の有機材料、及び外側導体回路層３５及び第一導体パッド３６を構成する金属等の無機材料の両方と結合し得る材料によって形成される。被覆膜１１４は、電極パッド３８と、外側ビルドアップ絶縁層２１との密着性を向上させる。被覆膜１１４は、例えば、外側ビルドアップ絶縁層２１を構成する樹脂等の有機材料、及び電極パッド３８を構成する金属等の無機材料の両方と結合し得る材料によって形成される。
被覆膜１１２、１１４は、例えば、有機材料と化学結合し得る反応基及び無機材料と化学結合し得る反応基の両方を含む材料によって形成される。被覆膜１１２、１１４の材料としては、トリアゾール化合物等のアゾールシラン化合物を含むシランカップリング剤が例示される。
なお、被覆膜１１２の材料は、外側導体回路層３５及び第一導体パッド３６の上に保護層３４が直接形成される場合と比較して、外側導体回路層３５及び第一導体パッド３６と保護層３４との密着強度を高め得るものであればよい。また、被覆膜１１４の材料は、電極パッド３８の上に外側ビルドアップ絶縁層２１が直接形成される場合と比較して、電極パッド３８と外側ビルドアップ絶縁層２１との密着強度を高め得るものであればよい。したがって、被覆膜１１２、１１４は、シランカップリング剤に限定されない。外側導体回路層３５及び第一導体パッド３６の上に保護層３４が直接形成される場合と比較して、外側導体回路層３５及び第一導体パッド３６は保護層３４に対し、被覆膜１１２により、高い強度で密着する。また、電極パッド３８の上に外側ビルドアップ絶縁層２１が直接形成される場合と比較して、電極パッド３８は外側ビルドアップ絶縁層２１に対し、被覆膜１１４により、高い強度で密着する。
第三変形例の配線基板３１０の製造方法では、被覆膜１１２は、例えば第一ビルドアップ絶縁層１５Ａ上に第一導体パッド３６が形成される状態（図１７Ａ及図１７Ｂ参照）の後で、且つ、保護層３４が形成される状態（図１８Ａ及び図１８Ｂ参照）の前に形成される。そして、外側ビルドアップ絶縁層２１及び保護層３４に第一ビア孔４５Ａを形成する際に、第一ビア孔４５Ａに対応した部分の被覆膜１１２が除去される。
被覆膜１１４は、例えば電子部品８０がキャビティ３０に収容される状態（図１９Ｂ参照）の後で、且つ外側ビルドアップ絶縁層２１が形成される状態（図１９Ｃ参照）の前に形成される。そして、外側ビルドアップ絶縁層２１に第二ビア孔４５Ｂを形成する際に、第二ビア孔４５Ｂに対応した部分の被覆膜１１４が除去される。
第三実施形態の電子部品としては、半導体素子であってもよいし、チップコンデンサ、インダクタ、抵抗等の受動素子であってもよい。
第三実施形態では、キャビティ３０が形成されていることによって、電子部品８０が絶縁層内に配置された構造が実現されている。これに代えて、たとえば、絶縁層にキャビティ３０を形成することなく、絶縁層上に電子部品が配置されている構造でもよい。
上記では、本開示の技術の第一導体パッド３６及び第二導体パッド３７として、平面視で円形の形状を例示したが、第一導体パッド３６及び第二導体パッド３７を平面視した形状は、たとえば多角形状であってもよい。図２２には、第一導体パッド３６及び第二導体パッド３７が平面視で正方形である例が示されている。この場合、座残り量は、対象としているパッドの縁部と、このパッドに接触するビア導体の縁部との距離が最も短い部分における距離である。また、パッド間距離は、対象としている同種のパッドのうち２つのパッドが最も接近している部分の長さである。また、第三実施形態に係る電極パッド３８としても、平面視した形状は図２２に示した第二導体パッド３７と同様に多角形状であってもよい。
本開示の技術の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。前述したように、実施形態の配線基板は任意の積層構造を有し得る。例えば実施形態の配線基板はコア基板を含まないコアレス基板であってもよい。実施形態の配線基板は、任意の数の導体層及び絶縁層を含み得る。
本開示の技術の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、各導体層はフルアディティブ法によって形成されてもよい。また、各絶縁層は、フィルム状の樹脂に限らず、任意の形態の樹脂を用いて形成され得る。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。
１０ 本体基板
１０Ｆ 第一面（本体基板の第一面）
１０Ｂ 第二面（本体基板の第二面）
１１ コア基板
１１Ｆ 第一面（コア基板の第一面）
１１Ｂ 第二面（コア基板の第二面）
１１Ｋ 絶縁性基材
１２ コア導体
１３ スルーホール導体
１３Ａ スルーホール
１５ ビルドアップ絶縁層
１５Ａ 第一ビルドアップ絶縁層（「絶縁層」の一例）
１６ ビルドアップ導体層
１６Ａ 第一ビルドアップ導体層
１６Ｂ 第二ビルドアップ導体層
１７ ビア導体
２１ 外側ビルドアップ絶縁層（「上部絶縁層」の一例）
２２ 外側ビルドアップ導体層
２３ 外側パッド
２４ 第三外側パッド
２５Ａ 第一ビア導体
２５Ｂ 第二ビア導体
２６ 第三ビア導体
２７ 開口
２７Ａ 第一開口
２７Ｂ 第二開口
２８ 第三開口
２９ ソルダーレジスト層
３０ キャビティ
３０Ａ 開口
３１Ａ プレーン層
３１Ｂ 導体回路層
３４ 保護層（「絶縁層」の一例）
３５ 外側導体回路層
３６ 第一導体パッド
３７ 第二導体パッド
３８ 電極パッド
３９ 第二上部絶縁層
４１ 第一面めっき層
４２ 第二面めっき層
４５Ａ 第一ビア孔
４５Ｂ 第二ビア孔
４６ 第三ビア孔
８０ 電子部品
９０、９１ 半導体素子
１００ 配線基板
１００Ｆ 第一面（配線基板の第一面）
１００Ｂ 第二面（配線基板の第二面）
１１０ 配線基板
１１２、１１３、１１４ 被覆膜
２００ 配線基板
３００ 配線基板
Ｌ１ 第一導体パッドのパッド間距離
Ｌ２ 第二導体パッドのパッド間距離

Claims (7)

  1. 絶縁層の上面に形成されている複数の第一導体パッドと、
    前記絶縁層の上面に形成されている、又は前記絶縁層上若しくは前記絶縁層内の電子部品の上面に形成されている、複数の第二導体パッドと、
    前記絶縁層の上面、前記第一導体パッド及び前記第二導体パッドを覆っている上部絶縁層と、
    前記第一導体パッドの位置で前記上部絶縁層を貫通している第一ビア孔に形成されている第一ビア導体と、
    前記第二導体パッドの位置で前記上部絶縁層を貫通している第二ビア孔に形成されている第二ビア導体と、
    を有する配線基板であって、
    前記第一導体パッド及び前記第二導体パッドの直径と、対応する前記第一ビア導体及び前記第二ビア導体の直径と、の差の半分を座残り量とし、
    前記上部絶縁層の前記第一ビア孔及び前記第二ビア孔の内縁の端部から、前記上部絶縁層の前記第一導体パッド及び前記第二導体パッドからの剥離部分の先端までの距離をハローイング量として、
    前記第二導体パッドの前記座残り量が、前記第一導体パッドの前記座残り量よりも小さく、
    複数の前記第二導体パッドにおける前記ハローイング量が、複数の前記第一導体パッドにおける前記ハローイング量よりも小さい。
  2. 請求項１に記載の配線基板であって、前記第二ビア孔の孔径は、前記第一ビア孔の孔径よりも小さい。
  3. 請求項１に記載の配線基板であって、前記第二導体パッドのパッド間距離は、前記第一導体パッドのパッド間距離よりも短い。
  4. 請求項１に記載の配線基板であって、前記第二導体パッドのパッド間距離は、２μｍ以上８μｍ以下である。
  5. 請求項１に記載の配線基板であって、前記第二導体パッドの座残り量は、３μｍ以上１５μｍ以下である。
  6. 請求項１に記載の配線基板であって、前記第一導体パッド及び前記第二導体パッドにおいて前記上部絶縁層と向かい合う面を被覆する被覆膜を有する。
  7. 請求項６に記載の配線基板であって、複数の前記第二導体パッドにおける前記被覆膜のハローイング量は、複数の前記第一導体パッドにおける前記被覆膜のハローイング量よりも小さい。
JP2022168669A 2022-10-20 2022-10-20 配線基板 Pending JP2024061023A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022168669A JP2024061023A (ja) 2022-10-20 2022-10-20 配線基板
CN202311353448.7A CN117917919A (zh) 2022-10-20 2023-10-18 布线基板
US18/489,952 US20240234326A9 (en) 2022-10-20 2023-10-19 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022168669A JP2024061023A (ja) 2022-10-20 2022-10-20 配線基板

Publications (1)

Publication Number Publication Date
JP2024061023A true JP2024061023A (ja) 2024-05-07

Family

ID=90730026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022168669A Pending JP2024061023A (ja) 2022-10-20 2022-10-20 配線基板

Country Status (2)

Country Link
JP (1) JP2024061023A (ja)
CN (1) CN117917919A (ja)

Also Published As

Publication number Publication date
CN117917919A (zh) 2024-04-23
US20240136294A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
US9431347B2 (en) Wiring board and method for manufacturing the same
US9363891B2 (en) Printed wiring board and method for manufacturing the same
JP5931547B2 (ja) 配線板及びその製造方法
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
US8436252B2 (en) Printed wiring board and method for manufacturing the same
US20140360767A1 (en) Wiring board and method for manufacturing the same
JP2013214578A (ja) 配線板及びその製造方法
JPWO2007007857A1 (ja) 多層プリント配線板
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP2014082334A (ja) 配線板及びその製造方法
JP2013243227A (ja) 配線板及びその製造方法
US20220254693A1 (en) Electronic component built-in wiring board and method for manufacturing the same
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP4470499B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP2024061023A (ja) 配線基板
US20240237221A9 (en) Method for manufacturing wiring substrate
US20240138071A1 (en) Method for manufacturing wiring substrate
JP6082233B2 (ja) 配線板及びその製造方法
JP2022119416A (ja) 配線基板及び配線基板の製造方法
US20240234326A9 (en) Wiring substrate
JP2024061021A (ja) 配線基板の製造方法
US20240237231A9 (en) Method for manufacturing wiring substrate
JP2022119418A (ja) 配線基板及び配線基板の製造方法
JP2022164074A (ja) 配線基板及び配線基板の製造方法
JP2024002647A (ja) 配線基板及び配線基板の製造方法